ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES

Transcripción

1 Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Circuitos para multiplicación y división de números en coma fija Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa Bibliografía.. Multiplicación binaria en coma fija. 2. Multiplicación por una constante. 3. Multiplicación por suma - desplazamiento. 4. Multiplicación por grupos solapados. 5. Circuitos para multiplicación rápida. 6. División binaria en coma fija. 7. División por una constante. 8. División con restauración. 9. Instrucciones para multiplicación y división en ensamblador. 2

2 Bibliografía D.A. PATTERSON, J.L. HENNESSY. Estructura y Diseño de Computadores. Reverté, 2. DORMIDO, S. CANTO M.A., MIRA J., DELGADO A.E. Estructura y Tecnología de Computadores. 2ª edición. Sanz y Torres, 2. PARHAMI, B. Computer Arithmetic. Oxford University Press, 2. P. DE MIGUEL. Fundamentos de los Computadores. 7ª edición. Paraninfo, 999. W. STALLINGS. Organización y Arquitectura de Computadores. 5ª edición, Prentice Hall, Multiplicación binaria en coma fija La operación de multiplicación de números en coma fija no suele estar contemplada directamente por las UAL, sino que se suele realizar mediante circuitos específicos: Construir un circuito multiplicador rápido exige una circuitería compleja, y las UAL sólo realizan directamente las operaciones aritméticas y lógicas más básicas. La multiplicación se puede realizar en la UAL mediante una secuencia de sumas y desplazamientos controlados por la unidad de control (UC), si bien no resulta demasiado eficiente. La multiplicación puede realizarse también mediante un programa en ensamblador que conste de un bucle con una secuencia de sumas y desplazamientos, aunque esto es mucho menos eficiente aún. Terminología de la multiplicación: M x m = P M: multiplicando. m: multiplicador. P: producto o resultado. 4

3 Multiplicación binaria en coma fija B PRODUCTO BINARIO ( ) A M m R = 72 multiplicando multiplicador Productos parciales resultado M 3 M 2 M M m 2 m m M 3 m M 2 m M m M m M 3 m M 2 m M m M m multiplicando multiplicador Productos parciales M 3 m 2 M 2 m 2 M m 2 M m 2 R 6 R 5 R 4 R 3 R 2 R R resultado 5 Multiplicación binaria en coma fija La multiplicación en coma fija es una secuencia de desplazamientos y sumas con extensión de signo. Si los operandos están en binario puro, se rellenan con ceros a la izquierda. Los operandos en complemento a 2 se rellenan a su izquierda con el bit de signo. En cualquier caso, a la derecha se rellena con ceros. Ejemplo: multiplicar M= 2 =66 por m= 2 =25 M*m *2 = M*: M sin desplazar + M*m *2 = + M*m 2 *2 2 = + M*m 3 *2 3 = M*8: M desplazado 3 lugares + M*m 4 *2 4 = M*6: M desplazado 4 lugares + M*m 5 *2 5 = + M*m 6 *2 6 = + M*m 7 *2 7 = M*m El producto de dos números binarios de n bits produce un resultado que puede tener hasta 2n bits de ancho. 6

4 2. Multiplicación por un valor constante La multiplicación es una operación costosa en tiempo de ejecución. Por tanto, es aconsejable evitar las multiplicaciones en los programas siempre que sea posible. Si uno de los operandos (por ejemplo el multiplicador) es una constante conocida en tiempo de compilación (o ensamblaje), es frecuente que el compilador (o ensamblador) sustituya la multiplicación por otras operaciones. Cuando el multiplicador es una constante potencia de 2, la multiplicación se puede sustituir por un desplazamiento del multiplicando hacia la izquierda. Si el multiplicador es 2 k, se desplazará el multiplicando k lugares a la izquierda. N = a n- n a 2 N 2 m = a n- 2 n-+ m a 2 + m Ejemplo: = 2 7 Multiplicación por un valor constante Cuando el multiplicador es una constante que no es una potencia de 2, la multiplicación puede descomponerse en una secuencia de instrucciones de desplazamiento y de suma. Ejemplo: multiplicar M= 2 =66 por m= 2 =25 Descomponemos el multiplicador m=25=6+8+. Así, la operación será M*25 = M*(6+8+) = M*6+M*8+M que se traduce en dos desplazamientos (de 3 y 4 lugares respectivamente) y dos sumas (consumiríamos una variable intermedia). Desplazamiento de M cuatro posiciones + Desplazamiento de M tres posiciones + M sin desplazar Resultado de la suma (del producto) 8

5 3. Multiplicación por suma desplazamiento Vamos a ver: ) El algoritmo de lápiz y papel (o de suma-desplazamiento) para multiplicar números en binario puro (sin signo) de n bits. 2) Un circuito que permite realizar la operación utilizando dicho algoritmo. 3) Una versión optimizada del algoritmo, con el correspondiente circuito. 4) La versión final del algoritmo, aún más optimizada, acompañada del correspondiente circuito. Los circuitos se basan en: Un sumador, que puede ser el de la UAL. Varios registros de desplazamiento. Un circuito secuencial de control, que puede ser parte de la UC. 9 Multiplicación por S D: ª versión La multiplicación será un proceso iterativo, y en cada ciclo se realizarán las siguientes operaciones:. Se realiza el producto del multiplicando por el bit del multiplicador, con lo cual obtendremos productos parciales que pueden valer lo mismo que el multiplicando desplazado (cuando el bit del multiplicador sea ) o bien (cuando dicho bit sea nulo). 2. Se desplazará el multiplicando un lugar hacia la izquierda para alinear correctamente los productos parciales, que estarán convenientemente rellenados con ceros a la izquierda y/o a la derecha (para ello, doblaremos el tamaño del multiplicando, e inicialmente lo rellenaremos con ceros a la izquierda). 3. Se desplaza o se rota el multiplicador un lugar hacia la derecha (por esto siempre se multiplica por el bit del multiplicador). 4. Se sumará el producto parcial con la suma acumulada de los productos parciales obtenidos en los pasos anteriores (al principio el producto acumulado será ).

6 Multiplicación por S D: ª versión Circuitería necesaria: Un registro de 2n bits capaz de realizar desplazamientos unitarios hacia la izquierda para el multiplicando. Un registro de n bits capaz de realizar desplazamientos unitarios hacia la derecha para el multiplicador. Un registro de 2n bits para el producto. Un contador de a n para contar el número de iteraciones. Un sumador de 2n bits. Un controlador para generar la secuencia de señales necesaria. Multiplicand Shift left Circuito para n = con las conexiones y señales de control necesarias. 64-bit ALU Multiplier Product Control test No Multiplicación por S D: ª versión Producto Producto + Multiplicando Inicio Bit del Multiplicador =? Desplazamiento del registro Multiplicando a la izquierda Operaciones de la fase de inicio:. Iniciar el registro Multiplicando (mitad superior con todos los bits a, mitad inferior con el multiplicando) 2. Iniciar el registro Multiplicador 3. Producto 4. Contador Desplazamiento del registro Multiplicador a la derecha Multiplicand Shift left Contador Contador+ 64-bit ALU Multiplier Contador = n? Sí Product Control test Fin Ejercicio: dibujar el diagrama de estados del controlador del circuito. 2

7 Multiplicación por S D: ª versión Ejemplo: n=4, multiplicar M= 2 = por m= 2 =3 Iteración Paso Multiplicador Multiplicando Producto Valores iniciales Producto Producto + Multiplicando Desplazar Multiplicando a la izqda. Desplazar Multiplicador a la derecha 2 Producto Producto + Multiplicando Desplazar Multiplicando a la izqda. Desplazar Multiplicador a la derecha 3 Ninguna operación Desplazar Multiplicando a la izqda. Desplazar Multiplicador a la derecha 4 Ninguna operación Desplazar Multiplicando a la izqda. Desplazar Multiplicador a la derecha 3 Multiplicación por S D: 2ª versión En el circuito anterior sucede que: La mitad de los bits del registro Multiplicando siempre son, con lo cual sólo la mitad contiene datos útiles. También sobra la mitad de la UAL, pues está sumando en cada paso el doble de datos de lo estrictamente necesario. Por tanto, se ideó un algoritmo similar al anterior, pero sin duplicar el tamaño del multiplicador, y utilizando un sumador de n bits. Puesto que las sumas son de n bits, el registro Producto estará dividido en dos mitades (Producto izq : mitad izquierda; Producto der : mitad derecha; P: registro completo). En cada iteración se suma sólo sobre la mitad izquierda. Los desplazamientos se realizan sobre el registro completo. Deja de ser necesario desplazar el registro Multiplicando. Sigue siendo preciso desplazar el registro Multiplicador para consultar siempre su bit. 4

8 Multiplicación por S D: 2ª versión Circuitería necesaria: Un registro de n bits para el multiplicando. Un registro de n bits capaz de realizar desplazamientos lógicos unitarios hacia la derecha para el multiplicador. Un sumador de n bits. Un biestable para guardar el acarreo de las sumas (no aparece en el dibujo). Un registro de 2n bits para el producto, que pueda cargarse en paralelo en su mitad izquierda dejando intacta la mitad derecha; este registro admitirá desplazamientos lógicos unitarios hacia la derecha del registro completo concatenando el biestable de acarreo por la izquierda. Un contador de a n para contar el número de iteraciones. Un controlador para generar la secuencia de señales necesaria. Circuito para n = con las conexiones y señales de control necesarias. 32-bit ALU Multiplicand Multiplier Product Control test 5 Multiplicación por S D: 2ª versión Inicio Operaciones de la fase de inicio:. Iniciar el registro Multiplicando Producto izq Producto izq + Multiplicando Bit del Multiplicador =? 2. Iniciar el registro Multiplicador 3. Producto No Desplazamiento del registro Producto a la derecha 4. Contador Desplazamiento del registro Multiplicador a la derecha Contador Contador+ Multiplicand Contador = n? 32-bit ALU Multiplier Sí Product Control test Fin Ejercicio: dibujar el diagrama de estados del controlador del circuito. 6

9 Multiplicación por S D: 2ª versión Ejemplo: n=4, multiplicar M= 2 = por m= 2 =3 Iteración Paso Multiplicador Multiplicando Producto Valores iniciales Producto izq Producto izq + Multiplicando Desplazar Producto a la derecha Desplazar Multiplicador a la derecha 2 Producto izq Producto izq + Multiplicando Desplazar Producto a la derecha Desplazar Multiplicador a la derecha 3 Ninguna operación Desplazar Producto a la derecha Desplazar Multiplicador a la derecha 4 Ninguna operación Desplazar Producto a la derecha Desplazar Multiplicador a la derecha 7 Multiplicación por S D: 3ª versión En el circuito anterior sucede que: Al principio, el registro Producto tiene la mitad de sus bits desperdiciados. A medida que van realizándose pasos del algoritmo, el espacio desaprovechado del registro Producto se va reduciendo. Los bits del multiplicador van dejando de ser útiles a medida que se van realizando los productos parciales (en realidad se van perdiendo si hacemos desplazamientos sobre el registro Multiplicador y no rotaciones). El espacio desaprovechado del registro Producto es exactamente igual que el número de bits del multiplicador que necesitamos mantener en cada instante. Por tanto, se incorporó una mejora al circuito, de forma que el registro Multiplicador desaparece, y el multiplicador se carga inicialmente en la mitad derecha del registro Producto. En cada iteración, cuando vayamos a consultar un bit del multiplicador, consultaremos el bit menos significativo del registro Producto. 8

10 Multiplicación por S D: 3ª versión Circuitería necesaria: Un registro de n bits para el multiplicando. Un sumador de n bits. Un biestable para guardar el acarreo de las sumas (no aparece en el dibujo). Un registro de 2n bits para el producto, que pueda cargarse en paralelo en su mitad izquierda dejando intacta la mitad derecha, o cargarse en paralelo en su mitad derecha dejando intacta su mitad izquierda; este registro admitirá desplazamientos lógicos unitarios hacia la derecha del registro completo concatenando el biestable de acarreo por la izquierda. Un contador de a n para contar el número de iteraciones. Un controlador para generar la secuencia de señales necesaria. Multiplicand Circuito para n = con las conexiones y señales de control necesarias. 32-bit ALU Product Control test 9 Multiplicación por S D: 3ª versión Producto izq Producto izq + Multiplicando Inicio Bit del Producto =? Operaciones de la fase de inicio:. Iniciar el registro Multiplicando 2. Iniciar el registro Producto (mitad izquierda a, mitad derecha con el multiplicador) 3. Contador No Desplazamiento del registro Producto a la derecha Contador Contador+ Multiplicand Contador = n? 32-bit ALU Sí Product Control test Fin Ejercicio: dibujar el diagrama de estados del controlador del circuito. 2

11 Multiplicación por S D: 3ª versión Ejemplo: n=4, multiplicar M= 2 = por m= 2 =3 Iteración Paso Multiplicando Producto Valores iniciales Producto izq Producto izq + Multiplicando Desplazar Producto a la derecha 2 Producto izq Producto izq + Multiplicando Desplazar Producto a la derecha 3 Ninguna operación Desplazar Producto a la derecha 4 Ninguna operación Desplazar Producto a la derecha Los números utilizados están en binario puro. El algoritmo se puede adaptar a números en complemento a 2. Con multiplicador negativo en la última iteración hay que restar en vez de sumar. 2 Multiplicación por S D: ruta de datos 3ª versión CONTROLADOR Ini Fin Clr CE Contador -3 TC INICIO Cuenta Desplaza Carga BitZ A3 A2 A A L Multiplicando Sumador de 4 bits B3 B2 B B Reloj Clr D CE c Clr Producto L S Multiplicador L S Z7 Z6 Z5 Z4 Z3 Z2 Z Z 22

12 4. Multiplicación por grupos solapados El algoritmo de lápiz y papel (o suma desplazamiento) considera los bits del multiplicador uno a uno, y va generando productos parciales que va sumando y acumulando. Los algoritmos de multiplicación por grupos solapados (G-S) generan productos parciales considerando los bits del multiplicador por grupos. Los algoritmos de multiplicación por G-S analizan una ventana o grupo de n bits del multiplicador en cada iteración. En función de los bits de la ventana, se generan uno o varios productos parciales. De cara a la siguiente iteración, la ventana de bits analizados se desplaza un lugar hacia la derecha (las ventanas o grupos de bits del multiplicador se solapan en las sucesivas interaciones). El caso de G-S más sencillo es el algoritmo de Booth, que considera grupos solapados de 2 bits en el multiplicador para generar los productos parciales. 23 Algoritmo de Booth k k- j j El algoritmo de Booth presentado funciona para operandos en complemento a 2 (para binario puro habría que realizar una pequeña adaptación). En un número binario, una cadena de bits a equivale a una diferencia de dos potencias de 2 (es una suma de elementos de una progresión geométrica de razón 2).... = 2 k+ -2 j El algoritmo analiza los bits del multiplicador 2 a 2 de derecha a izquierda: Si detecta que está al final de una cadena de bits a resta la mitad izquierda del registro producto menos el multiplicando Si detecta que está al principio de una cadena de bits a suma la mitad izquierda del registro producto más el multiplicando. Multiplicador i Multiplicador i- Operación Nada (en medio de cadena de ceros) Sumar (inicio de cadena de unos) Restar (final de cadena de unos) Nada (en medio de cadena de unos) 24

13 Algoritmo de Booth En definitiva, el algoritmo de Booth se basa en recodificar el multiplicador y convertirlo en una secuencia de dígitos con valores, y (codificación de dígitos con signo). cuando comienza cadena de bits a (implica hacer una suma). - cuando termina cadena de bits a (implica hacer una resta). en otro caso. Ejemplo: recodificación del número C2 Número original Número recodificado - - Ejemplo: recodificación del número C2 Número original Número recodificado - - Los números en binario puro se recodifican añadiendo un bit a a la izquierda del todo (ejercicio: probarlo). 25 Algoritmo de Booth Ejemplo: multiplicar M= C2 =-9 por m= C2 =25 Recodificamos el multiplicador y realizamos la operación: Multiplicador original Multiplicador recodificado - - M*m *(-2 ) = -*M + M*m *2 = 2*M + M*m 2 *2 2 = + M*m 3 *(-2 3 ) = -8*M + M*m 4 *2 4 = + M*m 5 *2 5 = 32*M + M*m 6 *2 6 = + M*m 7 *2 7 = M*m 26

14 Algoritmo de Booth Podría emplearse la circuitería del algoritmo de suma-desplazamiento con algunas pequeñas modificaciones (se parte de la versión 3): Utilizar un sumador-restador. Despreciar el bit de acarreo superior, ya que se manejan datos en complemento a 2. Realizar desplazamientos aritméticos (extendiendo el signo). Añadir un bit que se concatenará a la derecha del registro Producto, iniciado con un y que se modificará cada vez que se haga un desplazamiento sobre Producto (la ventana de bits analizada en cada iteración está formada por el bit menos significativo del registro Producto y el bit añadido a su derecha). Multiplicand 32-bit ALU Product Control test 27 Algoritmo de Booth Inicio Multiplicand 32-bit ALU p p -? Product Control test Producto izq Producto izq - Multiplicando Producto izq Producto izq + Multiplicando No Desplazar Producto # p - a la derecha Contador Contador+ Contador =? Sí Operaciones de la fase de inicio:. Iniciar el registro Multiplicando 2. Iniciar el registro Producto (mitad izquierda a, mitad derecha con el multiplicador, bit p - a ) 3. Contador Fin Aclaraciones: p : bit menos significativo del registro Producto. p - : bit añadido a la derecha del registro Producto. Producto # p - : registro Producto concatenado con el bit p -. Ejercicio: dibujar el diagrama de estados del controlador del circuito. 28

15 Algoritmo de Booth Ejemplo: n=4, multiplicar M= C2 = -6 por m= C2 =3 El multiplicando cambiado de signo es M= C2 Iteración Paso Multiplicando Producto Valores iniciales Producto izq Producto izq - Multiplicando Desplazar Producto a la derecha 2 Ninguna operación Desplazar Producto a la derecha 3 Producto izq Producto izq + Multiplicando Desplazar Producto a la derecha 4 Ninguna operación Desplazar Producto a la derecha Los números utilizados están en complemento a 2. El algoritmo se puede adaptar a números en binario puro. Si el multiplicador comienza por, realizar un ajuste final sumando el multiplicador a la mitad izquierda del registro Producto Circuitos para multiplicación rápida En vez de ejecutar la multiplicación a través de un proceso iterativo de sumas y desplazamientos regulado por un controlador secuencial, el producto se puede realizar a partir de un sumador de múltiples sumandos (los productos parciales) convenientemente organizados. Para construir multiplicadores de altas velocidades caben dos posibilidades: Sumar los productos parciales rápidamente. Reducir el número de productos parciales que hay que sumar. Para sumar los productos parciales más rápido se puede recurrir por ejemplo a: Las matrices de sumadores. Los sumadores en árbol. Para reducir el número de productos parciales se puede recurrir por ejemplo a: Multiplicadores en base mayor que 2 (normalmente en base 4). Recodificación de Booth utilizando grupos solapados de 3 ó más bits. Otra técnica: guardar todos los posibles resultados en una ROM. La ROM tendría 2 2n posiciones de 2n bits cada una! 3

16 Matriz de sumadores con acarreo propagado Multiplicar consiste en sumar varios productos parciales desplazados. Primer enfoque para multiplicar rápidamente: ) Calcular los productos parciales mediante puertas AND 2) Sumar dichos productos parciales mediante sumadores tradicionales. Pega: retardo total grande. Para mejorar las prestaciones del circuito, pueden utilizarse otros enfoques: Matriz de CSA. Árbol de Wallace. Árbol de Dadda. También es posible multiplicar números con signo: Multiplicador de Pezaris. Multiplicador de Baugh-Wooley División binaria en coma fija La operación de división de números en coma fija no suele estar contemplada directamente por las UAL, sino que se suele realizar mediante circuitos específicos: Construir un circuito divisor rápido es aún más complicado que en el caso del multiplicador. La división se puede realizar en la UAL mediante una secuencia de sumas, restas, comparaciones y desplazamientos controlados por la unidad de control (UC), si bien no resulta demasiado eficiente. La división puede realizarse también mediante un programa en ensamblador que conste de un bucle con una secuencia de sumas, restas, comparaciones y desplazamientos, aunque esto es mucho menos eficiente aún. Antes de dividir, los circuitos deben comprobar obligatoriamente si el divisor es igual o distinto de para evitar desbordamientos. Terminología de la división: D / d = C d x C + R = D D: dividendo. d: divisor. C: cociente. R: resto. 32

17 División binaria en coma fija Es fácil elegir cada dígito del cociente, ya que sólo puede valer ó. Si el dividendo parcial es mayor o igual que el divisor, el siguiente dígito del cociente es, si no es dividendo resto divisor cociente División por un valor constante La división es una operación costosa en tiempo de ejecución. Por tanto, es aconsejable evitar las multiplicaciones en los programas siempre que sea posible. Si el divisor es una constante conocida en tiempo de compilación (o ensamblaje), el compilador (o ensamblador) puede sustituir la división por otras operaciones. Cuando el divisor es una constante potencia de 2, el cociente de la división se puede obtener mediante por un desplazamiento del dividendo hacia la derecha ( esto es cierto sólo para números en binario puro!). Si el divisor es 2 k, el cociente se obtiene desplazando el dividendo k lugares a la derecha. Los bits sobrantes (parte fraccionaria del resultado) constituirían el resto de la división entera, convenientemente escalado por 2 k. n- N = an a 2 N n- m m = an a 2 m 2 Ejemplo: 2 /2 3 cociente = 2, resto = 2 Si el divisor es una constante que no es potencia de 2, el cálculo es complicado. 34

18 8. División con restauración En primer lugar se presentará un algoritmo básico para dividir números en binario puro (sin signo) de n bits. A continuación se presentará un circuito que permite realizar la operación utilizando dicho algoritmo. Seguidamente se presentará una versión optimizada del algoritmo, con el correspondiente circuito. Se incluirá una tercera versión del algoritmo aún más optimizada acompañada del correspondiente circuito. Finalmente se indicarán las modificaciones que será preciso introducir en los circuitos para poder dividir números con signo. Los circuitos que vamos a ver a continuación se basan en: Un sumador/restador, que puede ser el de la UAL. Varios registros de desplazamiento. Un circuito secuencial de control, que puede ser parte de la UC. 35 División con restauración: ª versión La división se realizará más o menos igual que como se hace con lápiz y papel. Será un proceso iterativo de n+ ciclos, en cada uno de los cuales se realizarán las siguientes operaciones:. Se resta el dividendo parcial menos el divisor. Si la resta es positiva seguimos por el paso 2, y si es negativa vamos al paso Resta positiva: el dividendo parcial cabe en el divisor. Por tanto, se añade un al cociente, y se desplaza el mismo un lugar a la derecha. Ir a Resta negativa: el dividendo parcial no cabe en el divisor. Por tanto, se añade un al cociente y se desplaza el mismo un lugar a la derecha. Se restaura el dividendo parcial sumándole el divisor. Ir a Se desplaza el divisor un lugar a la derecha. 36

19 División con restauración: ª versión Circuitería necesaria: Un registro de 2n bits que inicialmente contendrá el dividendo. Un registro de 2n bits capaz de realizar desplazamientos unitarios hacia la derecha para el divisor. Un registro de n bits capaz de realizar desplazamientos unitarios hacia la izquierda para el cociente. Un contador de a n+ para contar el número de iteraciones. Un sumador / restador de 2n bits. Un controlador para generar la secuencia de señales necesaria. Divisor Circuito para n = con las conexiones y señales de control necesarias. 64-bit ALU Quotient Shift left Remainder Control test 37 No División con restauración: ª versión No Desplazar Cociente bit hacia la izquierda Cociente Inicio Resto Resto-Divisor Resto <? Desplazar Divisor bit hacia la derecha Contador Contador+ Sí Resto Resto+Divisor Desplazar Cociente bit hacia la izquierda Cociente Operaciones de la fase de inicio:. Iniciar el registro Resto (mitad superior con todos los bits a, mitad inferior con el dividendo). 2. Iniciar el registro Divisor (mitad superior con el divisor, mitad inferior con todos los bits a ). 3. Cociente 4. Contador Divisor Contador=n+? Sí 64-bit ALU Quotient Shift left Fin Remainder Control test Ejercicio propuesto: dibujar el diagrama de estados del controlador del circuito. 38

20 Ejemplo: n=4, dividir D= 2 = por d= 2 =3 División con restauración: ª versión Iteración Paso Cociente Divisor Resto Valores iniciales Resto Resto - Divisor Resto< +Divisor, sll Cociente, Cociente = Desplazar Divisor a la derecha 2 Resto Resto - Divisor Resto< +Divisor, sll Cociente, Cociente = Desplazar Divisor a la derecha 3 Resto Resto - Divisor Resto< +Divisor, sll Cociente, Cociente = Desplazar Divisor a la derecha 4 Resto Resto - Divisor Resto sll Cociente, Cociente = Desplazar Divisor a la derecha 5 Resto Resto - Divisor Resto sll Cociente, Cociente = Desplazar Divisor a la derecha 39 División con restauración: 2ª versión En el circuito anterior sucede que: La mitad de los bits del divisor no contienen información útil. Como consecuencia de lo anterior, también sobra la mitad de la UAL, pues está sumando y/o restando en cada paso el doble de datos de lo estrictamente necesario. Por tanto, se ideó un algoritmo similar al anterior, pero sin duplicar el tamaño del divisor, y utilizando un sumador / restador de n bits. Puesto que las sumas y restas son de n bits, el registro Resto estará dividido en dos mitades (Resto izq : mitad izquierda; Resto der : mitad derecha; Resto: registro completo). En cada iteración se suma y/o resta sólo sobre la mitad izquierda. Los desplazamientos se realizan sobre el registro completo. Deja de ser necesario desplazar el registro Divisor. Sigue siendo preciso desplazar el registro Cociente para escribir en su bit el nuevo dígito calculado en cada paso. El resto queda en la mitad izquierda del registro Resto. Nunca puede haber un en el primer dígito del cociente: por consiguiente, pueden reordenarse el desplazamiento y la resta de forma que se elimine una iteración del algoritmo. 4

21 División con restauración: 2ª versión Circuitería necesaria: Un registro de n bits para el divisor. Un registro de n bits capaz de realizar desplazamientos lógicos unitarios hacia la izquierda para el cociente. Un sumador / restador de n bits. Un registro de 2n bits para el resto, que pueda cargarse en paralelo en una mitad dejando intacta la otra mitad; este registro admitirá desplazamientos lógicos unitarios del registro completo hacia la izquierda. Un contador de a n para contar el número de iteraciones. Un controlador para generar la secuencia de señales necesaria. Divisor Circuito para n = con las conexiones y señales de control necesarias. 32-bit ALU Quotient Shift left Remainder Shift left Control test 4 No División con restauración: 2ª versión No Desplazar Resto bit hacia la izquierda Desplazar Cociente bit hacia la izquierda Cociente Inicio Desplazar Resto bit hacia la izquierda Resto izq Resto izq -Divisor Resto <? Sí Resto izq Resto izq +Divisor Desplazar Resto bit hacia la izquierda Desplazar Cociente bit hacia la izquierda Cociente Operaciones de la fase de inicio:. Iniciar el registro Divisor 2. Iniciar el registro Resto (mitad inferior con el dividendo, mitad superior con todos sus bits a ) 3. Cociente 4. Contador Divisor Contador Contador+ 32-bit ALU Quotient Shift left Contador=n? Sí Desplazar Resto izq bit hacia la derecha Remainder Shift left Control test Fin Ejercicio propuesto: dibujar el diagrama de estados del controlador del circuito. 42

22 División con restauración: 2ª versión Ejemplo: n=4, dividir D= 2 = por d= 2 =3 Iteración Paso Cociente Divisor Resto Valores iniciales Desplazar Resto a la izquierda Resto izq Resto izq Divisor Resto< +Divisor, sll Resto, sll Cociente, Cociente = 2 Resto izq Resto izq Divisor Resto< +Divisor, sll Resto, sll Cociente, Cociente = 3 Resto izq Resto izq Divisor Resto sll Resto, sll Cociente, Cociente = 4 Resto izq Resto izq Divisor Resto sll Resto, sll Cociente, Cociente = Ajuste final Desplazar Resto izq a la derecha 43 División con restauración: 3ª versión En el circuito anterior sucede que: Al principio, el registro Resto está completamente ocupado. A medida que van realizándose pasos del algoritmo, parte del contenido del registro Resto comienza a estar desaprovechado. Según realizamos pasos, obtenemos los bits del cociente uno a uno. El espacio desaprovechado del registro Resto es exactamente igual que el número de bits del cociente que tenemos calculados en cada instante. Por tanto, se incorporó una mejora al circuito, de forma que el registro Cociente desaparece. El dividendo se carga inicialmente en la mitad derecha del registro Resto. En cada iteración, cuando obtengamos un bit del cociente, lo almacenaremos en el bit menos significativo del registro Resto. Al final el cociente queda en la mitad menos significativa del registro Resto, mientras que el resto queda en la mitad más significativa de dicho registro. 44

23 División con restauración: 3ª versión Circuitería necesaria: Un registro de n bits para el divisor. Un sumador / restador de n bits. Un registro de 2n bits para el resto y el cociente, que pueda cargarse en paralelo en su mitad izquierda dejando intacta la mitad derecha, o cargarse en paralelo en su mitad derecha dejando intacta su mitad izquierda; este registro admitirá desplazamientos lógicos unitarios hacia la izquierda del registro completo. Un contador de a n para contar el número de iteraciones. Un controlador para generar la secuencia de señales necesaria. Divisor Circuito para n = con las conexiones y señales de control necesarias. 32-bit ALU Remainder Shift left Control test 45 División con restauración: 3ª versión No Inicio Desplazar Resto bit hacia la izquierda Resto izq Resto izq -Divisor Resto <? Sí Operaciones de la fase de inicio:. Iniciar el registro Divisor 2. Iniciar el registro Resto (mitad izquierda a, mitad derecha con el dividendo) 3. Contador No Desplazar Resto bit hacia la izquierda Resto Resto izq Resto izq +Divisor Desplazar Resto bit hacia la izquierda Resto Divisor Contador Contador+ 32-bit ALU Contador=n? Sí Desplazar Resto izq bit hacia la derecha Fin Remainder Shift left Ejercicio propuesto: dibujar el diagrama de estados del controlador del circuito. Control test 46

24 División con restauración: 3ª versión Ejemplo: n=4, dividir D= 2 = por d= 2 =3 Iteración Paso Divisor Resto Valores iniciales Desplazar Resto a la izquierda Resto izq Resto izq Divisor Resto< Resto izq Resto izq + Divisor Desplazar Resto a la izquierda Resto = 2 Resto izq Resto izq Divisor Resto< Resto izq Resto izq + Divisor Desplazar Resto a la izquierda Resto = 3 Resto izq Resto izq Divisor Resto Desplazar Resto a la izquierda Resto = 4 Resto izq Resto izq Divisor Resto Desplazar Resto a la izquierda Resto = Ajuste final Desplazar Resto izq a la derecha 47 División con restauración Los algoritmos y circuitos mostrados dividen números dados en binario puro. Puede hacerse división con restauración para números en complemento a 2, aunque el algoritmo es complicado. División de números en complemento a 2: se puede hacer pasando los operandos a positivos antes de hacer la división, y ajustando los signos del cociente y/o el resto si es preciso: Si el signo del dividendo y el del divisor coinciden, el cociente es positivo, y en caso contrario es negativo. El signo del resto es el mismo que el del dividendo. 48

25 9. Multiplicación y división en ensamblador MIPS La multiplicación y la división emplean dos registros especiales para guardar los resultados: Hi y Lo. En la multiplicación, la parte más significativa del resultado queda en Hi y la menos significativa en Lo. En la división, el cociente queda en Lo y el resto en Hi. Instrucciones de multiplicación: Con signo: mult. Sin signo: multu. Instrucciones de división: Con signo: div. Sin signo: divu. MC68: Multiplicación (muls, mulu): operandos de 6 bits, resultado de. División (divs, divu): dividendo de, divisor de 6 bits, cociente de 6 bits, resto de 6 bits. 49