1.1. Tecnologías de diseño de circuitos integrados

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamaño: px
Comenzar la demostración a partir de la página:

Download "1.1. Tecnologías de diseño de circuitos integrados"

Transcripción

1 1.1. Tecnologías de diseño de circuitos integrados Durante la década de los 80, varias compañías intentaron resolver el viejo compromiso de complejidad versus estandarización. Por un lado se tenía la opción barata del microprocesador, componente completamente estándar, y por otro lado los ASICS denominados full-custom, es decir, circuitos integrados de aplicación específica diseñados completamente a medida, óptimos pero muy caros. En estos, los ingenieros diseñaban todas las máscaras presentes en el proceso de fabricación de los circuitos integrados. También existía la posibilidad de realizar diseños denominados semi-custom, con las tecnologías denominadas Gate Array y Standard Cells [3]. En la tecnología Gate Arrays se estandarizan las etapas iniciales de fabricación, por lo que los clientes comparten una estructura similar en forma de filas de transistores sin interconexión. La conexión se realizaba a medida en las últimas fases del proceso de fabricación, diseñando a media una o más capas de metalizaciones, finalizando así el diseño. La tecnología Standard Cells, en cambio, no era un proceso premanufacturado, pero se dispone de células prediseñadas y estandarizadas, como RAMs, ALUs, multiplicadores, etcétera, con lo que se optimiza en densidad, velocidad y área respecto los Gate Arrays. Una de las maneras de caracterizar las prestaciones de un diseño digital es evaluar conjuntamente el área que ocupa, la velocidad máxima a la que puede operar y la potencia que consume, lo que se denomina figura ATP (área-tiempo-potencia). Teniendo esto en cuenta, los ASICs tienen mejores prestaciones que los componentes estándares tipo microprocesador, además de ser más confidenciales y fiables. Por el contrario, los ASICs son mucho más difíciles de depurar y tienen un coste fijo elevado, por lo que requieren un volumen de fabricación muy elevado. Pero lo peor era, sin duda, la imposibilidad de corregir errores, ya que una vez se enviaba el circuito a fabricar, era imposible hacer modificaciones. Los avances en la tecnología hacían que se pudieran elaborar sistemas cada vez más complejos, lo que hace inevitable la aparición de errores. Además, la propia complejidad de los sistemas hacía que su diseño supusiera cada vez un tiempo mayor. Por otra parte, la ley de Moore hacía obsoleto cualquier producto en dos años, que se veía reflejado en una presión adicional sobre los diseñadores. 1.. Dispositivos lógicos programables La crisis anteriormente citada hizo que algunos ingenieros buscaran ofrecer un producto, o una metodología de diseño que combinara el notable ATP de los ASICs con las ventajas centrales de los microprocesadores: bajo costo, alta estandarización, facilidad de corrección de errores y reducción del tiempo de salida al mercado. Varias compañías se lanzaron en los 80 a fabricar un ASIC reprogramable. La idea era sencilla: en primer lugar, reemplazar la interconexión fija de los Gate Arrays y Standard Cells por una serie de pistas metálicas conectables por transistores de paso controlados por un conjunto de bits de control almacenados en una memoria interna. Históricamente, los arreglos de lógica programable (PLA) fueron los primeros dispositivos lógicos programables. Los PLA contenían compuertas AND y OR con una estructura de dos niveles (figura 1.4), con conexiones programables por el usuario [4]. La estructura de los PLA sufrió mejoras y su costo disminuyó con la introducción de dispositivos lógicos de arreglo programable (PAL), en los que el array de puertas OR es fijo

2 (no programable) y los dispositivos de arreglos genéricos (GAL). Actualmente, tales dispositivos se denominan de manera genérica como dispositivos de lógica programable y se puede decir que son los MSI de la industria de la lógica programable. Figura 1.4a. PLA 4x6x3, arrays de puertas AND y OR programables. Figura 1.4b. PAL 4x6x3, array de puertas OR fija Estos dispositivos, antecesores de las FPGAs, ya se configuraban haciendo uso de un lenguaje de descripción de hardware, en los que se profundizará más adelante. Sin embargo, la configuración de los primeros circuitos se realizaba, inicialmente, mediante la destrucción física de unos fusibles y sólo se podían programar una vez, con todas las limitaciones que esto suponía. Con el paso del tiempo, la tecnología permitió el borrado o desconfiguración del dispositivo mediante exposición a rayos UV o bien eléctricamente y, por tanto, su reconfiguración. Los dispositivos lógicos programables evolucionaron con la idea de proporcionar al diseñador mayor flexibilidad y posibilidades de configuración, con lo que incorporaron registros, realimentaciones a los arrays programables, buffers tri-estado, etcétera (figura 1.5).

3 Figura 1.5. Diagrama lógico de una PAL16R8 La siempre creciente capacidad de los circuitos integrados creó una oportunidad para los fabricantes de diseñar PLDs más grandes para aplicaciones mayores de diseño digital. Sin embargo, un dispositivo demasiado grande usando una estructura alambrada del estilo de las figuras 1.4 y 1.5 sería demasiado lento y, desde el punto de vista del fabricante, no se haría un uso efectivo en cuanto al costo del área del chip [5]. Como escalar esta estructura resultaba irrealizable, los fabricantes idearon un dispositivo lógico programable complejo (CPLD) que consistía, básicamente, en una colección de PLD individuales en un simple chip, en compañía de una estructura de interconexión programable que permitía que los PLD fueran conectados entre sí en el chip de la misma manera que un diseñador conectaría externamente PLDs individuales (figura 1.6).

4 Figura 1.6. Arquitectura genérica de un CPLD Actualmente, las compañías ilinx, Altera y Lattice fabrican CPLDs que difieren en las PLDs internas (tanto el array de puertas AND como en las macroceldas de salida), en los bloques de entrada y salida, y en la interconexión programable FPGAs La invención del microprocesador retrasó al menos una década la aparición del primer dispositivo FPGA. Siempre teniendo en mente las ventajas e inconvenientes de los ASIC, ilinx sacó al mercado un Gate Array programable por campo, es decir, la sustitución de la interconexión fija de los Gate Arrays por una serie de pistas metálicas conectables por transistores de paso controlados por un conjunto de bits de control almacenados en una memoria interna. De hecho, la interconexión reconfigurable ya había sido detallada en un artículo de 1967 [6]. Así, estos dispositivos surgen en 1985 con el nombre de LCA (Logic Cell Array), aunque posteriormente se renombraron como FPGA (Field Programmable Gate Array) Arquitectura general Básicamente, en una FPGA la lógica se divide en un gran número de bloques lógicos programables que son individualmente más pequeños que un PLD (figura 1.7). Se encuentran distribuidos a través de todo el chip en un mar de interconexiones programables y todo el arreglo se encuentro rodeado de bloques de E/S programables (IOBs). Un bloque lógico programable (CLB o slice) de FPGA es menos eficiente que un PLD típico, pero un chip FPGA contiene muchos más bloques lógicos que los PLD que contiene un CPLD del mismo tamaño [5].

5 Celda lógica Bloque de memoria Multiplicador dedicado Bloque de E/S DCM Buffer de reloj Figura 1.7. Arquitectura general de una FPGA Slices: En los slices se realiza la mayor parte de la funcionalidad de la FPGA y suelen estar agrupados de en o de 4 en 4 formando bloques lógicos configurables (CLBs). Dentro de este componente encontramos los módulos LUT, registros y multiplexores programables en un número que depende de familia de FPGA, pero la arquitectura básica común es la que se muestra en la figura 1.8.

6 G 4 G 3 G LUT G SR D Q CE YQ G 1 H H 1 Y F 4 F 3 F LUT F SR D Q CE Q F 1 =multiplexor programable Figura 1.8. Slice simplificado de una FPGA Los elementos programables más importantes son los generadores reprogramables de función lógica, realizadas por las denominadas LUT (Look-up Table) o tablas de búsqueda, que son celdas de memoria SRAM y multiplexores para seleccionar la salida (figura 1.9) [7]. Figura 1.9. LUT de entradas, implementación de la función (AB) Los generadores de función pueden diseñarse para cualquier número de variables que se desee sin más que aumentar el tamaño de la memoria SRAM y la ubicación de selectores que escojan un solo valor almacenado para cada combinación de valores de las variables, de la manera que se muestra en la figura 1.10.

7 SRAM SRAM SRAM f f f b -LUT a c 3-LUT b a d c b a 4-LUT Figura LUTs de, 3 y 4 variables Sin embargo, el número de variables con que pueden diseñarse las LUTs no es trivial. Si intentamos realizar una LUT con un número de entradas elevado, el área que ocuparía sería relativamente grande, con lo que el número de slices dentro de la FPGA se reduciría. Si, por el contrario, se opta por LUTs con pocas entradas, cabrían muchos slices, pero la rutabilidad sería complicada, se necesitarían muchas conexiones por lo que el retardo debido al cableado entre los slices sería importante. Por lo que puede apreciarse en las figura 1.11, parece alcanzarse un compromiso entre el área y la velocidad usando LUTs de 4 entradas [8]. Área normalizada Retraso promedio (ns) Figura Tamaño óptimo de las LUTs Cualquier función lógica que se desee implementar con un número de variables mayor se realiza usando varias LUTs, ya que dicha función siempre podrá ponerse en función de varias funciones de 4 variables aplicando el conocido teorema de Shannon las veces que sea necesario [9]: F(,, K n ) = 1 F(1,, K n ) + 1 F(0,, K 1 n )

8 En general, los slices contienen alguna lógica adicional aparte de las LUTs para aumentar las prestaciones y la eficiencia de estos bloques, como biestables para obtener salidas registradas o lógica para implementar eficientemente comparadores, contadores o sumadores serie. Además, como las funciones lógicas se generan en realidad a través de memorias SRAM, los propios slices se pueden configurar para usarlos como bloques de memoria en lugar de lógica, es lo que se denomina memoria distribuida para diferenciarla de bloques de memoria específicos que pudiera haber en la FPGA. Los slices más próximos suelen agruparse siguiendo esta filosofía en grupos denominados CLBs o bloques lógicos configurables. IOBs: Los bloques de Entrada/Salida de las FPGAs cumplen la misma función que las macroceldas de salida en otros dispositivos lógicos programables, pero con más controles lógicos, entre los que se incluyen, configuraciones de entrada y salida combinacionales o registradas, alta impedancia, elementos de retardo, controles analógicos y otros. Interconexión programable: Según se mostró en la figura 1.7, cada CLB en la FPGA se encuentra incrustado en la estructura de interconexión, que se componen en realidad de cables con conexiones programables para ellos. Inicialmente, se disponía de unas interconexiones heterogéneas de propósito general, aunque en la década pasada se evolucionó hacia una estructura de interconexión jerárquica, tal como se muestra en la figura 1.1. Las líneas del grupo del reloj están optimizadas para su uso como entradas de reloj a los CLB, proporcionando un retardo corto. El conjunto de líneas simples se optimizan para conectividad flexible entre bloques adyacentes, pero en mayor cantidad y sin la limitación unidireccional de las líneas directas. 8 Simple 4 Doble 3 Larga CLB Conexión directa Larga Larga Doble Simple Reloj Global Conexión Directa Figura 1.1. Estructura de interconexión de una FPGA C4000 de ilinx Sería posible conectar dos CLBs no adyacentes usando líneas simples, pero deberían pasar por un conmutador programable para cada salto, lo que agregaría retardos adicionales. Las líneas de los grupos doble viajan pasados dos CLBs antes de llegar a un conmutador, de modo que proporcionan retardos más cortos para conexiones más largas. Para conexiones muy largas, se emplean los grupos largos, que no pasan por ningún conmutador programable y recorren todo la FPGA en vertical u horizontal.

9 Otros componentes dentro de una FPGA: Las FPGAs muchas veces se evalúan en función de la flexibilidad de sus arquitecturas y la consistencia de los resultados obtenidos de un ajuste después de que se han efectuado pequeños cambios de diseño. De esta manera, los fabricantes proporcionan recursos extra en sus arquitecturas para ayudar a asegurar resultados consistentes e implementar algunos sistemas de manera muy eficiente. Así, si las FPGAs más antiguas eran muy homogéneas, como las C4000 [10], las que imperan hoy en día, familias como la Spartan-3 [11-1] o Virtex-4 [13-14], representantes de la gama baja y la gama alta de las FPGA de ilinx respectivamente, disponen de diversos dispositivos embebidos dentro del dispositivo, como memorias, multiplicadores, DCMs (administradores de reloj), e incluso microprocesadores. La FPGA Spartan-3 C3S00 En la tabla 1.1 se muestran las características principales del dispositivo que puede extraerse de las especificaciones del fabricante. En este caso se dispone de columnas de 6 multiplicadores integrados en el dispositivo. También se dispone de 1 bloques de 18Kbits de RAM. En esta familia, los slices se agrupan de 4 en 4 formando los CLBs, teniendo un array de 4x0 de estos bloques. Cada slice contiene generadores de función (LUT) y flip-flops, acorde con la figura 1.8. Características de la Spartan-3 CS00 General Recursos CLBs Puertas equivalentes 50K Filas 4 DCMs 4 Columnas 0 CLBs 480 Total 480 Pines E/S 173 Slices 190 Multiplicadores 1 LUTs/Flip-Flops 3840 Módulos BRAM RAM16/SRL Columnas de RAM Memoria distribuida 30K Bloques de RAM por columna 6 Bloques de RAM 1 Memoria RAM disponible 16K Tabla 1.1. Características principales de la Spartan-3 C3S00 Cada LUT puede configurarse como una memoria de 16x1 bits o como un registro de desplazamiento que puede ser de 16 bits como máximo. Configurados como memoria distribuida, se puede almacenar hasta 30Kbits. La FPGA Virtex-4 C4VS35 Examinando los datos de la tabla 1. podemos observar que la Virtex-4 posee mayores recursos que la Spartan-3. En el caso de este dispositivo los multiplicadores han sido sustituidos por unos circuitos aritméticos más completos denominados DSP48s y vienen en mayor cantidad. Nuevamente los slices se asocian cada 4 formando un CLB, aunque estos difieren ligeramente de los que forman parte de la Spartan-3 y se dispone de mayor cantidad de memoria, tanto en módulos específicos (también de 18Kbits) como en memoria distribuida. Características de la Virtex-4 C4VS35 General Recursos CLBs

10 Celdas lógicas Filas 96 DCMs 8 Columnas 40 CLBs 3840 Total 3840 Pines E/S 448 Slices DSP48s 19 LUTs/Flip-Flops 3070 Módulos BRAM RAM16/SRL Columnas de RAM 8 Memoria distribuida 40K Bloques de RAM por columna 4 Bloques de RAM 19 Memoria RAM disponible 3456K Tabla 1.. Características principales de la Virtex-4 C4VS35 Circuitos aritméticos específicos en FPGA Algunos de los componentes específicos que más éxito están teniendo dentro de las FPGAs son aquellos pensados para resolver de manera eficiente cálculos matemáticos complejos. Según qué FPGA analicemos podemos tener circuitos aritméticos distintos, ya que estos se van mejorando según van apareciendo nuevas familias. Por ejemplo, la Spartan-3, contiene unos módulos denominados MULT18x18 bastante sencillos. La Virtex- 4, en cambio, contiene un módulo más avanzado, el DSP48, con mayores prestaciones. La familia más potente que tiene ilinx en el mercado, la Virtex-5, dispone de bloques DSP48 mejorados, los denominados DSP48E. Circuitos MULT18x18 Se trata de multiplicadores de números de 18 bits en complemento a dos. El resultado tiene una precisión de 36 bits. A continuación, en la tabla 1.3 se muestra en el número de estos circuitos en las FPGAs de la familia Spartan-3: Circuitos DSP48 Spartan-3 Dispositivo Multiplicadores C3S50 4 C3S00 1 C3S C3S C3S C3S C3S C3S Tabla 1.3. Número de multiplicadores en diferentes Spartan-3. En negrita aparece la FPGA disponible en el laboratorio Estos circuitos proporcionan un mayor nivel de integración de procesado de señales que las anteriores FPGAs del fabricante. Se suele disponer de un buen número de estos circuitos teniendo en mente un empleo mínimo de lógica genérica adicional, lo que conlleva a un menor consumo, alto rendimiento en términos de velocidad, y un uso eficiente de los recursos del dispositivo [15]. La figura 1.13 muestra dos circuitos DSP48. Estos módulos aparecen asociados en parejas pues comparten el puerto C, además de líneas de interconexión dedicadas.

11 Figura Aspecto de dos DSP48 El módulo fundamental de este circuito es el multiplicador 18x18 de números en complemento a dos. Este multiplicador viene acompañado de un sumador/restador/acumulador de 48 bits, el cual es necesario en multitud de aplicaciones dentro del procesado digital de señal. El resto de componentes de la figura proporcionan una enorme posibilidad de configuración del circuito, lo que se revierte una gran versatilidad y alta velocidad de funcionamiento. De esta manera, el DSP48 puede implementar funciones matemáticas básicas de manera sencilla y a alta velocidad, como sumadores/restadores, acumuladores, varios tipos de multiplicadores, multiplicadores/acumuladores (MAC), multiplexores, desplazadores, contadores, divisores y raíces cuadradas. Así, la asociación de varios de estos circuitos se presenta como un recurso muy potente para la implementación de funciones avanzadas de manera eficiente [16]. A continuación se muestra, en la tabla 1.4, los DSP48 que disponen las distintas FPGAs de la familia Virtex-4.

12 Virtex-4 Sub-Familia L Sub-Familia S Sub-Familia F Dispositivo DSP48 Dispositivo DSP48 Dispositivo DSP48 C4L15 3 C4VS5 18 C4VF1 3 C4L5 48 C4VS35 19 C4VF0 3 C4L40 64 C4VS55 51 C4VF40 48 C4L60 64 C4VF60 18 C4L80 80 C4VF C4L C4VF C4L C4L00 96 Tabla 1.4. Número de DSP48s en diferentes Virtex-4. En negrita aparece la FPGA disponible en el laboratorio La familia Virtex-4 S ofrece la más alta relación de DSP48s frente a slices, así que ésta es la familia adecuada para realizar aplicaciones donde existe un alto componente matemático.

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción Anexo A: FPGA Introducción Cuando se requiere del diseño de un sistema electrónico y surge la necesidad de implementar una parte con hardware dedicado son varias las posibilidades que hay. Una es un diseño

Más detalles

LÓGICA PROGRAMABLE. Introducción Simple PLDs Complex PLDs FPGAs. Dpto. Ingeniería Electrónica y Comunicaciones

LÓGICA PROGRAMABLE. Introducción Simple PLDs Complex PLDs FPGAs. Dpto. Ingeniería Electrónica y Comunicaciones Introducción Simple PLDs Complex PLDs FPGAs Diseño tradicional: basado en CIs estándar SSI/MSI Obtención de la función lógica Reducción a términos producto Minimización: Número de integrados Retardo de

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto

Más detalles

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos

Más detalles

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Qué son los FPGAs? Matriz de bloques lógicos configurables (CLB) y una matriz de interconexión. Los bloques lógicos

Más detalles

Alternativas de implementación: Estilos

Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos µprocesador INTEL 386: 3 estilos de layout Datapath: ALU 2-D arrays: Memoria Standard

Más detalles

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número

Más detalles

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas. Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.

Más detalles

Introducción a FPGAs. Contenido

Introducción a FPGAs. Contenido Introducción a FPGAs Dra. Claudia Feregrino cferegrino@inaoep.mx Contenido 1. FPGA 2. Arquitectura genérica 3. Celda lógica 4. Field Programmable 5. Cómo se programa un FPGA 6. Herramientas de diseño 7.

Más detalles

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES).

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). 1 1 FIELD PROGRAMMABLE GATE ARRAY Un FPGA (Field Programmable Gate Array) permite implementar cualquier circuito digital de aplicación específica. Las aplicaciones

Más detalles

Encuesta sobre utilización de la microelectrónica en la Argentina

Encuesta sobre utilización de la microelectrónica en la Argentina Encuesta sobre utilización de la microelectrónica en la Argentina Los dispositivos microelectrónicos forman el corazón de todo sistema electrónico de nuestros días. En ellos los circuitos alcanzan las

Más detalles

Laboratorio de Diseño de Sistemas Digitales

Laboratorio de Diseño de Sistemas Digitales Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?

Más detalles

Orientado a reducir costes en el proceso de fabricación disminuyendo el número de pasos de fabricación

Orientado a reducir costes en el proceso de fabricación disminuyendo el número de pasos de fabricación ESTILOS DE IMPLEMENTACIÓN & METODOLOGIAS DE DISEÑO SEMICUSTOM. Diseño basado en Arrays Orientado a reducir costes en el proceso de fabricación disminuyendo el número de pasos de fabricación CONTRAPARTIDA

Más detalles

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción SISTEMAS ELECTRÓNICOS DIGITALES OQUE 2 CIRCUITOS DIGITALES CONFIGURAES (PARTE 3: Tema 1) CONJUNTO CONFIGURAE DE PUERTAS Clasificación y descripción Enrique Mandado Pérez María José Moure Rodríguez Circuito

Más detalles

TEMA VII: DISEÑO SECUENCIAL PROGRAMABLE

TEMA VII: DISEÑO SECUENCIAL PROGRAMABLE TEMA VII: ISEÑO SECUENCIAL PROGRAMABLE e igual forma que podíamos disponer de dispositivos combinacionales programables para poder implementar funciones combinacionales en un solo integrado, en el dominio

Más detalles

DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA)

DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA) DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA) DIGITAL II ECA Departamento de Sistemas e Informática Escuela de Ingeniería Electrónica Rosa Corti 1 Preguntas a responder sobre FPGA Qué innovación

Más detalles

Sistemas Embebidos 1º Cuatrimestre de 2015

Sistemas Embebidos 1º Cuatrimestre de 2015 Sistemas Embebidos 1º Cuatrimestre de 2015 Clase 11: Contenido Introducción : concepto y tecnologías Categorías de SPLDs CPLDs FPGAs Procesadores Soft-Core Prof: Sebastián Escarza Dpto. de Ciencias e Ingeniería

Más detalles

Introducción 7. Introducción

Introducción 7. Introducción Introducción 7 Introducción En las últimas décadas hemos asistido a un rápido desarrollo de los sistemas electrónicos digitales, origen y consecuencia del crecimiento de las redes de comunicaciones, de

Más detalles

5. Metodologías de diseño de un ASIC

5. Metodologías de diseño de un ASIC 5. Metodologías de diseño de un ASIC 5.1. Introducción 5.2. Gate Arrays 5.3. Standard Cells 5.4. Seas of Gates 5.5. Dispositivos programables FPGAs Dispositivos programables El diseño de circuitos integrados

Más detalles

Electrónica Digital II

Electrónica Digital II Electrónica Digital II M. C. Felipe Santiago Espinosa Aplicaciones de los FPLDs Octubre / 2014 Aplicaciones de los FPLDs Los primeros FPLDs se usaron para hacer partes de diseños que no correspondían a

Más detalles

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO 3.1 INTRODUCCIÓN Las señales provenientes de una tarjeta de video de una computadora son formatos estandarizados que podemos emplear para desplegar información

Más detalles

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI Ingeniería Electrónica Francisco Pasadas Cantos Granada 01 Directores: Antonio García

Más detalles

El diseño de filtros digitales en FPGAs.

El diseño de filtros digitales en FPGAs. NÚMERO 20 SEPTIEMBRE DEL 2005 vol - 3 ISSN 1696-7208 El diseño de filtros digitales en FPGAs. Es cada vez mayor el uso que la industria da a las FPGAs, un tipo particular de circuito integrado de gran

Más detalles

UNIDAD 5 Arquitectura FPGA

UNIDAD 5 Arquitectura FPGA 22 UNIDAD 5 Arquitectura FPGA 5.1 Fundamentos Teóricos. Un FPGA (Field Programmable Gate Array - Arreglo de Compuertas Programable en Campo) es, al igual que un PLD y un CPLD, un ASIC programable, pero

Más detalles

PROGRAMA DE CURSO Modelo 2009

PROGRAMA DE CURSO Modelo 2009 REQUISITOS: HORAS: 3 Horas a la semana CRÉDITOS: PROGRAMA(S) EDUCATIVO(S) QUE LA RECIBE(N): IETRO PLAN: 2009 FECHA DE REVISIÓN: Mayo de 2011 Competencia a la que contribuye el curso. DEPARTAMENTO: Departamento

Más detalles

Laboratorio 4: Uso de una FPGA

Laboratorio 4: Uso de una FPGA Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar

Más detalles

TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA

TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA La Microelectrónica se puede definir como el conjunto de ciencias y técnicas con las que se realizan y fabrican circuitos electrónicos, sobre una pastilla de un

Más detalles

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:

Más detalles

ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES Y DE TELECOMUNICACIÓN

ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES Y DE TELECOMUNICACIÓN ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES Y DE TELECOMUNICACIÓN Titulación : INGENIERO TÉCNICO DE TELECOMUNICACIÓN, ESPECIALIDAD EN SONIDO E IMAGEN Título del proyecto: ENTORNO EDUCATIVO PARA

Más detalles

Capítulo 1: Diseño Estructurado:

Capítulo 1: Diseño Estructurado: Capítulo 1: Diseño Estructurado: Metodología General de Diseño Top-Down Herramientas Tecnologías de implementación Test de Circuitos y Sistemas DEA SED 1-1 Metodologías General de Diseño Análisis del Sistema

Más detalles

Procesado digital de señales mediante circuitos integrados reconfigurables.

Procesado digital de señales mediante circuitos integrados reconfigurables. Trabajo Fin de Grado Grado en Ingeniería electrónica Procesado digital de señales mediante circuitos integrados reconfigurables. Filtros de respuesta impulso finita (FIR) Autora: Itsaso Artetxe Querejeta

Más detalles

Curso S08 para Cavernícolas

Curso S08 para Cavernícolas Curso S08 para Cavernícolas Tema ORIGENES DE LOS MICROCONTROLADORES FREESCALE, 2014 Todos los derechos reservados INTRODUCION Desde sus inicios como Motorola, esta empresa ha sido reconocida mundialmente

Más detalles

FIELD PROGRAMMABLE GATE ARRAYS (FPGAS)

FIELD PROGRAMMABLE GATE ARRAYS (FPGAS) FIELD PROGRAMMABLE GATE ARRAYS (FPGAS) Cátedra: Sistemas Digitales II / Electrónica Digital II Autor: Cristian Sisterna, MSc Tabla de contenido 1. Introducción... 1 2. Principales Características de un

Más detalles

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica) CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales

Más detalles

Dispositivos Lógicos Programables

Dispositivos Lógicos Programables Dispositivos Lógicos Programables Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Indice Tecnologías de implementación de circuitos programables Circuitos

Más detalles

Metodologías de diseño de hardware

Metodologías de diseño de hardware Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción

Más detalles

costes asociados Elena Valderrama Universitat Autònoma de Barcelona Curso académico 2009-10 Diseño de Circuitos Integrados I Ingeniería Informática

costes asociados Elena Valderrama Universitat Autònoma de Barcelona Curso académico 2009-10 Diseño de Circuitos Integrados I Ingeniería Informática página >>1 al Diseño de CIs Universitat Autònoma de Barcelona Curso académico 2009-10 Capítulo 4: y Capítulo 4: y costes página >>2 Capítulo 4: y costes En este capítulo se estudian las distintas alternativas

Más detalles

Dispositivos Lógicos Programables

Dispositivos Lógicos Programables Electrónica Digital Departamento de Electrónica Dispositivos Lógicos Programables Bioingeniería Facultad de Ingeniería - UNER Circuitos programables / configurables Arquitectura no configurable Microprocesador

Más detalles

8 abril 2014 IFEMA Madrid spain.ni.com/nidays. spain.ni.com

8 abril 2014 IFEMA Madrid spain.ni.com/nidays. spain.ni.com 8 abril 2014 IFEMA Madrid /nidays 1 Tendencias y novedades de la arquitectura RIO Matteo Bambini El enfoque de NI hacia el hardware flexible Procesador de Tiempo Real o basado en PC Tecnología FPGA comercial

Más detalles

CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S

CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S 152 CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S La manipulación la información binaria en la mayoría de los procesos lógicos en electrónica digital y en general en los sistemas de cómputo,

Más detalles

0 0 0.. 0 1 0 0 0. 0 0 0 0 0.. 0 0 1 1 0. 1 0 ... 1 1 1.. 1 1 1 1 1. 1 1 1 1 1.. 1 1 0 0 1. 0 1

0 0 0.. 0 1 0 0 0. 0 0 0 0 0.. 0 0 1 1 0. 1 0 ... 1 1 1.. 1 1 1 1 1. 1 1 1 1 1.. 1 1 0 0 1. 0 1 6 MEMORIAS ROM 6.1 Introducción En este capítulo analizaremos un circuito combinatorio especial, que por su variedad de aplicaciones merece un tratamiento diferenciado del resto. Este circuito tiene m

Más detalles

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos

Más detalles

PLCs de Seguridad frente a PLCs de Propósito General

PLCs de Seguridad frente a PLCs de Propósito General PLCs de Seguridad frente a PLCs de Propósito General MANUEL LÁZARO GALLARDO SIEMENS RESUMEN Mediante el presente trabajo se pretenden analizar las aplicaciones de automatización en general, particularizando

Más detalles

Tipos de Dispositivos Controladores

Tipos de Dispositivos Controladores Tipos de Dispositivos Controladores PLC Allen Bradley Siemens Schneider OMRON PC & Software LabView Matlab Visual.NET (C++, C#) FPGAS Xilinx Altera Híbridos Procesador + FPGA (altas prestaciones) µcontrolador

Más detalles

Capítulo 5. Álgebra booleana. Continuar

Capítulo 5. Álgebra booleana. Continuar Capítulo 5. Álgebra booleana Continuar Introducción El álgebra booleana fue desarrollada por George Boole a partir del análisis intuición y deducción. En su libro An investigation of the laws of Thought,

Más detalles

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Componentes básicos de memorización

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Componentes básicos de memorización Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 17. Componentes básicos b de memorización Existe La necesidad de memorizar información obliga

Más detalles

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos

Más detalles

DISEÑO DIGITAL MODERNO

DISEÑO DIGITAL MODERNO DISEÑO DIGITAL MODERNO MODERN DIGITAL DESIGN Por Jaime Orlando Ruiz Pazos Ingeniero Electrónico, Universidad del Cauca MSc. Sistemas Digitales, Instituto Superior Politécnico José Antonio Echeverría, La

Más detalles

Ivan Dario posso 20081283019 Diana K. Avella 20071283004 ÍNDICE ÍNDICE DE FIGURAS

Ivan Dario posso 20081283019 Diana K. Avella 20071283004 ÍNDICE ÍNDICE DE FIGURAS 1 Diseño de una unidad de control para una red de informadores electronicos con algoritmos de multiples efectos de visualizacion incorporando CPLD y FPGAs para la empresa Ciel Ingenieria Ltda. Ivan Dario

Más detalles

Introducción a los Dispositivos FPGA. Análisis y ejemplos de diseño

Introducción a los Dispositivos FPGA. Análisis y ejemplos de diseño Facultad de Ingeniería Universidad Nacional de la Plata Departamento de Electrotecnia Cátedra de Trabajo Final Introducción a los Dispositivos FPGA. Análisis y ejemplos de diseño Autor: Bozich, Eduardo

Más detalles

Facultad de Informática

Facultad de Informática Facultad de Informática Grado de Ingeniería Informática Proyecto Fin de Grado Ingeniería de Computadores Marco-Reloj-Despertador basado en FPGA David Anda Lorza Septiembre del 2015 Director de proyecto:

Más detalles

VHDL. El arte de programar sistemas digitales. David G. Maxinez Jessica Alcalá Jara

VHDL. El arte de programar sistemas digitales. David G. Maxinez Jessica Alcalá Jara VHDL El arte de programar sistemas digitales David G. Maxinez Jessica Alcalá Jara Instituto Tecnológico y de Estudios Superiores de Monterrey Campus Estado de México PRIMERA EDICIÓN MÉXICO, 2002 COMPAÑÍA

Más detalles

Tipos de Memoria. Microprocesadores. Microprocesadores. Carlos Canto Q. MEMORIA DE ALMACENAJE ALAMCEN SECUNDARIO ALAMACEN DE RESPALDO

Tipos de Memoria. Microprocesadores. Microprocesadores. Carlos Canto Q. MEMORIA DE ALMACENAJE ALAMCEN SECUNDARIO ALAMACEN DE RESPALDO Tipos de Memoria TIPOS TIPOS DE DE DE DE LECTURA/ESCRITURA LECTURA/ESCRITURA RAM RAM ( ( VOLÁTIL) VOLÁTIL) PRINCIPAL PRINCIPAL DE DE SOLO SOLO LECTURA LECTURA ROM ROM (NO (NO VOLÁTIL) VOLÁTIL) DE ALMACENAJE

Más detalles

Aquí vemos como una PLD no programada (donde todos sus fusibles están intactos), así para la salida O1 tenemos:

Aquí vemos como una PLD no programada (donde todos sus fusibles están intactos), así para la salida O1 tenemos: PLD PLD son las siglas de Programmable Logic Design o dispositivos de lógica programable. Estos circuitos integrados permiten generar dentro del mismo funciones que no disponemos en los C.I. comerciales

Más detalles

RESUMEN INFORMATIVO PROGRAMACIÓN DIDÁCTICA CURSO 2012/2013

RESUMEN INFORMATIVO PROGRAMACIÓN DIDÁCTICA CURSO 2012/2013 RESUMEN INFORMATIVO PROGRAMACIÓN DIDÁCTICA CURSO 2012/2013 FAMILIA PROFESIONAL: ELECTRICIDAD-ELECTRÓNICA_ MÓDULO: Electrónica Digital y Microprogramable _ CURSO 1º E.E.C._ OBJETIVOS: Analizar funcionalmente

Más detalles

11 Número de publicación: 2 231 042. 21 Número de solicitud: 200400068. 51 Int. Cl. 74 Agente: Díez de Rivera y Elzaburu, Ignacio

11 Número de publicación: 2 231 042. 21 Número de solicitud: 200400068. 51 Int. Cl. 74 Agente: Díez de Rivera y Elzaburu, Ignacio 19 OFICINA ESPAÑOLA DE PATENTES Y MARCAS ESPAÑA 11 Número de publicación: 2 231 042 21 Número de solicitud: 00068 1 Int. Cl. G06F 11/34 (06.01) 12 PATENTE DE INVENCIÓN CON EXAMEN PREVIO B2 22 Fecha de

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs. Clase 1: Lógica Configurable

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs. Clase 1: Lógica Configurable Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 1: Lógica Configurable Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Organización del curso Clases teórico/prácticas: 1

Más detalles

Breve Curso de VHDL. M. C. Felipe Santiago Espinosa. Profesor Investigador UTM

Breve Curso de VHDL. M. C. Felipe Santiago Espinosa. Profesor Investigador UTM Breve Curso de VHDL M. C. Felipe Santiago Espinosa Profesor Investigador UTM Noviembre de 2007 1 Orden del curso 1. Introducción al diseño con VHDL. 2. Unidades de diseño en VHDL. 3. Señales. 4. Especificación

Más detalles

La Unidad Procesadora.

La Unidad Procesadora. La Unidad Procesadora. En un sistema digital complejo, la capa de hardware de la máquina es el nivel más bajo del modelo de capas de un sistema microcomputarizado. La unidad procesadora es una parte del

Más detalles

Implementación de DSP en FPGAs

Implementación de DSP en FPGAs Implementación de DSP en FPGAs Disertantes: Marcos Cervetto Ingeniero Electrónico - UBA Laboratorio de Radiocomunicaciones - INTI Edgardo Marchi Ingeniero Electrónico - UBA Laboratorio de Radiocomunicaciones

Más detalles

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT.

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT. Tema 3 Parte 1: Field Programmable Gate Array Parte 2: Lenguajes de descripción de Hardware#3 FPGA (Field Programmable Gate Array) Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Diagrama en bloques

Más detalles

Memorias no volátiles

Memorias no volátiles Memorias no volátiles Todo circuito secuencial dispone de una memoria de algún tipo, ya que cada biestable, registro o contador, permite almacenar un determinado número de bits de información. Sin embargo,

Más detalles

Las fábricas automatizadas deben

Las fábricas automatizadas deben ARTICULO DE TAPA PLC LOSCONTROLADORES LÓGICOS PROGRAMABLES Las fábricas automatizadas deben proporcionar en sus sistemas, alta confiabilidad, gran eficiencia y flexibilidad. Una de las bases principales

Más detalles

ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO FACULTAD DE INFORMÁTICA Y ELECTRÓNICA ESCUELA DE INGENIERÍA ELECTRÓNICA EN TELECOMUNICACIONES Y REDES

ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO FACULTAD DE INFORMÁTICA Y ELECTRÓNICA ESCUELA DE INGENIERÍA ELECTRÓNICA EN TELECOMUNICACIONES Y REDES ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO FACULTAD DE INFORMÁTICA Y ELECTRÓNICA ESCUELA DE INGENIERÍA ELECTRÓNICA EN TELECOMUNICACIONES Y REDES ANÁLISIS E IMPLEMENTACIÓN DE SISTEMAS DE MODULACIÓN DIGITAL

Más detalles

MEMORIAS DE SEMICONDUCTORES

MEMORIAS DE SEMICONDUCTORES MEMORIAS DE SEMICONDUCTORES Se ha visto anteriormente que un registro (latch o flip-flop) puede almacenar un bit. Para almacenar una gran cantidad de bits, se recurre al uso de memorias. Una memoria, en

Más detalles

TECNOLOGÍAS PARA LA INTEGRACIÓN DE CIRCUITOS

TECNOLOGÍAS PARA LA INTEGRACIÓN DE CIRCUITOS TECNOLOGÍAS PARA LA INTEGRACIÓN DE CIRCUITOS INTRODUCCIÓN El Incremento de popularidad y de utilización de los dispositivos lógicos programables o PLDs está siguiendo un proceso solamente comparable al

Más detalles

MANUAL COMPLETO TTL I N D I C E

MANUAL COMPLETO TTL I N D I C E I N D I C E - CARACTERÍSTICAS DE LOS CIRCUITOS DIGITALES - ESCALAS DE INTEGRACIÓN DE LOS CIRCUITOS DIGITALES - SSI, MSI, LSI, VLSI. MANUAL COMPLETO TTL - FAMILIAS LOGICAS DE LOS CIRCUITOS DIGITALES - CARACTERÍSTICAS

Más detalles

Electrónica Digital II. Arquitecturas de las Celdas Lógicas. Octubre de 2014

Electrónica Digital II. Arquitecturas de las Celdas Lógicas. Octubre de 2014 Electrónica Digital II Arquitecturas de las Celdas Lógicas Octubre de 2014 Estructura General de los FPLDs Un FPLD típico contiene un número de celdas dispuestas en forma matricial, en las cuales se pueden

Más detalles

Constructor Virtual y Simulador de Circuitos Digitales con Chips TTL

Constructor Virtual y Simulador de Circuitos Digitales con Chips TTL Constructor Virtual y Simulador de Circuitos Digitales con Chips TTL Manual de Usuario (Versión 0.9.7) Ing. Arturo J. Miguel de Priego Paz Soldán www.tourdigital.net Chincha Perú, 24 de mayo de 2011 Este

Más detalles

[9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA

[9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA [9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA Emiliano F. Alba Blanco Jaime Ruiz Instituto Superior Politécnico José A. Echeverría (ISPJAE) emiliano@electrica.cujae.edu.cu RESUMEN En este trabajo se

Más detalles

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN I. P. N. ESIME Unidad Culhuacan INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA UNIDAD CULHUACAN INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN LABORATORIO

Más detalles

UF0512: Transmisión de información por medios convencionales e. informático. TEMA 1. Conexión y funcionamiento

UF0512: Transmisión de información por medios convencionales e. informático. TEMA 1. Conexión y funcionamiento UF0512: Transmisión de información por medios convencionales e informáticos TEMA 1. Conexión y funcionamiento operativo del equipamiento informático TEMA 2. Transmisión interna personal de documentación.

Más detalles

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,

Más detalles

Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León

Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León Programa. Introducción. 2. Elementos de almacenamiento. 3. Elementos de proceso. 4. Elementos de interconexión.

Más detalles

ELECTRÓNICA DIGITAL. Sistemas analógicos y digitales.

ELECTRÓNICA DIGITAL. Sistemas analógicos y digitales. ELECTRÓNICA DIGITAL El tratamiento de la información en electrónica se puede realizar de dos formas, mediante técnicas analógicas o mediante técnicas digitales. El analógico requiere un análisis detallado

Más detalles

HOY en día, los arreglos de compuertas

HOY en día, los arreglos de compuertas ENINV IE 2010 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 25 26, 2010 Plataforma para la implementación de algoritmos de Procesamiento Digital de Imágenes en arquitecturas

Más detalles

Introducción a las FPGA

Introducción a las FPGA Introducción a las FPGA Introducción a la Microfabricación y las FPGA Instituto Balseiro 12 de Agosto 2013 Hoy veremos... Menú del Día Qué es una FPGA. Para qué se usan. Arquitecturas. Flujo de diseño.

Más detalles

Introducción TEMA 1 TECNOLOGÍA DE LOS CI. ME Tema 1 Lección 1 Aspectos generales sobre diseño microelectrónico 1

Introducción TEMA 1 TECNOLOGÍA DE LOS CI. ME Tema 1 Lección 1 Aspectos generales sobre diseño microelectrónico 1 Introducción TEMA 1 TECNOLOGÍA DE LOS CI 1 ÍNDICE TEMA 1 ASPECTOS GENERALES SOBRE DISEÑO MICROELECTRONICO Evolución del diseño electrónico Proceso de fabricación y métricas de diseño Estrategias de diseño

Más detalles

PROYECTO CURRICULAR. Electrónica Digital y Microprogramable

PROYECTO CURRICULAR. Electrónica Digital y Microprogramable PROYECTO CURRICULAR Electrónica Digital y Microprogramable Ciclo Formativo Grado Medio Equipos Electrónicos de Consumo CAPACIDADES TERMINALES 1 Analizar funcionalmente circuitos electrónicos digitales,

Más detalles

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT.

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT. Tema 4 Parte 1: Tecnologías de configuración Parte 2: Lenguajes de descripción de Hardware#4 TECNOLOGÍA Tipo de elemento de configuración utilizado. La tecnología de los elementos de configuración influye

Más detalles

UNIVERSIDAD AUTONOMA DE QUERETARO

UNIVERSIDAD AUTONOMA DE QUERETARO UNIVERSIDAD AUTONOMA DE QUERETARO FACULTAD DE INGENIERIA Traducción de un modelo de control de 38 estados en Redes de Petri a VHDL Tesis Que como parte de los requisitos para obtener el grado de Ingeniero

Más detalles

Temario de Electrónica Digital

Temario de Electrónica Digital Temario de Electrónica Digital TEMA 1. INTRODUCCIÓN A LOS SISTEMAS DIGITALES. Exponer los conceptos básicos de los Fundamentos de los Sistemas Digitales. Asimilar las diferencias básicas entre Sistemas

Más detalles

CONTENIDO Capitulo 2. DE CONMUTACION

CONTENIDO Capitulo 2. DE CONMUTACION CONTENIDO 1.1. Introduccion 1 1.2. Postulados del Algebra de Boole 5 1.3. Algebra de Boole de dos elementos... 7 1.4. Dualidad 8 1.5. Teoremas del Algebra de Boole 8 1.6. La teoria de conjuntos como un

Más detalles

ANEXO 1 ESPECIFICACIONES TECNICAS DE LOS MÓDULOS. La propuesta técnica y económica debe contener los siguientes módulos con estándar ICDL:

ANEXO 1 ESPECIFICACIONES TECNICAS DE LOS MÓDULOS. La propuesta técnica y económica debe contener los siguientes módulos con estándar ICDL: ANEXO 1 ESPECIFICACIONES TECNICAS DE LOS MÓDULOS. La propuesta técnica y económica debe contener los siguientes módulos con estándar ICDL: Módulo 1: Conceptos Básicos de Tecnologías de Información Identificar

Más detalles

Familias de microcontroladores de radio frecuencia.

Familias de microcontroladores de radio frecuencia. CAPITULO 3 Familias de microcontroladores de radio frecuencia. 3.1 Familias de rfpics. MICROCHIP ha desarrollado unas familias de microcontroladores con un anexo, que es una unidad transmisora de ASK o

Más detalles

MEMORIAS FLASH. 1.-Introduccion. 2.-Tipos y sus caracteristicas. 3.-Principios del funcionamiento. 4.-Memorias flash en la actualidad.

MEMORIAS FLASH. 1.-Introduccion. 2.-Tipos y sus caracteristicas. 3.-Principios del funcionamiento. 4.-Memorias flash en la actualidad. MEMORIAS FLASH CASTAÑEDA CENTENO, SEBASTIAN ANDRES RAMOS, SERGIO RIZO SOLA, JAVIER 1.-Introduccion 1.1Historia 2.-Tipos y sus caracteristicas 2.1Según su formato 2.1 Según su funcionamiento interno 3.-Principios

Más detalles

Generación automática de VHDL mediante Simulink HDL Coder y aplicación al procesado de señales

Generación automática de VHDL mediante Simulink HDL Coder y aplicación al procesado de señales Generación automática de VHDL mediante Simulink HDL Coder y aplicación al procesado de señales Proyecto Fin de Carrera 7dejuliode2015 Josu López Fernández Director: Andoni Arruti Illarramendi Agradecimientos

Más detalles

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T INTRODUCCIÓN AL DISEÑO FPGA-DSP Cristian Sisterna, MSc UNSJ-C7T AGENDA Introducción Bloques DSPs en ilinx FPGAs MatLab/Simulink Simulink ilinx System Generator Ejemplo de Diseño con SysGen 2 ALGORITMOS

Más detalles

TEMA 1. INTRODUCCIÓN. 1. Diferentes niveles en la arquitectura de un computador

TEMA 1. INTRODUCCIÓN. 1. Diferentes niveles en la arquitectura de un computador TEMA 1. INTRODUCCIÓN 1. Diferentes niveles en la arquitectura de un computador.» Máquinas virtuales 2. Máquinas multinivel actuales. 3. Evolución histórica de las máquinas multinivel. 1 1. Diferentes niveles

Más detalles

Tema 11: Instrumentación virtual

Tema 11: Instrumentación virtual Tema 11: Instrumentación virtual Solicitado: Tarea 09: Mapa conceptual: Instrumentación Virtual M. en C. Edgardo Adrián Franco Martínez http://www.eafranco.com edfrancom@ipn.mx @edfrancom edgardoadrianfrancom

Más detalles

18. Camino de datos y unidad de control

18. Camino de datos y unidad de control Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 18. Camino de datos y unidad de control Un La versatilidad una característica deseable los Los

Más detalles

LIBRO BLANCO. El acceso más fácil al vídeo en red Los codificadores de vídeo ofrecen ventajas inmediatas de vigilancia IP

LIBRO BLANCO. El acceso más fácil al vídeo en red Los codificadores de vídeo ofrecen ventajas inmediatas de vigilancia IP LIBRO BLANCO El acceso más fácil al vídeo en red Los codificadores de vídeo ofrecen ventajas inmediatas de vigilancia IP ÍNDICE 1. El acceso más fácil al vídeo en red 3 1.1 Cambio tecnológico 3 1.2 Cómo

Más detalles

Curso Completo de Electrónica Digital

Curso Completo de Electrónica Digital CURSO Curso Completo de Electrónica Digital Departamento de Electronica y Comunicaciones Universidad Pontifica de Salamanca en Madrid Prof. Juan González Gómez Capítulo 4 CIRCUITOS COMBINACIONALES 4.1.

Más detalles

ESCUELA DE INGENIERÍA TÉCNICA INDUSTRIAL DE HUELVA SISTEMAS DIGITALES. Programa de la asignatura optativa. Curso 2001 2002

ESCUELA DE INGENIERÍA TÉCNICA INDUSTRIAL DE HUELVA SISTEMAS DIGITALES. Programa de la asignatura optativa. Curso 2001 2002 SISTEMAS DIGITALES Programa de la asignatura optativa Curso 2001 2002 Huelva, 8 de Octubre de 2001 SISTEMAS DIGITALES OPTATIVA DE ELECTRICIDAD. Curso Académico 2001/02. TITULACIÓ N: Ingeniero Técnico Industrial

Más detalles

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i.

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. Filtros Digitales Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. En electrónica, ciencias computacionales y matemáticas, un filtro

Más detalles

Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *.

Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. José Luis Camps, Vicente Herrero, Rafael Gadea, Joaquín Cerdà, Marcos Martínez, Ricardo Colom Universidad Politécnica de Valencia.

Más detalles

TÉCNICO SUPERIOR UNIVERSITARIO EN MANTENIMIENTO ÁREA INDUSTRIAL

TÉCNICO SUPERIOR UNIVERSITARIO EN MANTENIMIENTO ÁREA INDUSTRIAL TÉCNICO SUPERIOR UNIVERSITARIO EN MANTENIMIENTO ÁREA INDUSTRIAL HOJA DE ASIGNATURA CON DESGLOSE DE UNIDADES TEMÁTICAS 1. Nombre de la asignatura Electrónica digital 2. Competencias Supervisar el reemplazo

Más detalles

Diseño de Hardware con VHDL

Diseño de Hardware con VHDL Diseño de Hardware con VHDL Facultad de Ingeniería Laboratorio Electrónica Segundo Semestre, 2015 Field Programmable Gate Array (FPGA) De una manera superficial podemos decir que las FPGA son chips de

Más detalles

Arreglo de Compuertas Programables en el Campo. Field Programmable Gate Array (FPGA)

Arreglo de Compuertas Programables en el Campo. Field Programmable Gate Array (FPGA) Arreglo de Compuertas Programables en el Campo Field Programmable Gate Array (FPGA) Introducción ASICs: Costo. Tiempo de Desarrollo. PLDs: Muy buena aceptacion. Pero muy chicos. CPLDs: Muy rapidos, pero

Más detalles

Arquitectura Von Neumann

Arquitectura Von Neumann Arquitectura Von Neumann Arquitectura Von Neumann Establecida en 1945 por Von Neumann Modelo básico de arquitectura utilizado en la mayoría de los computadores Su idea es la de conectar permanentemente

Más detalles