Diseño de Hardware y Software en FPGAs, Nivel 2

Transcripción

1 . 1 de 14 Información general del curso: Diseño de Hardware y Software en FPGAs, Nivel 2 Procesador Nios II & Verilog. Septiembre del Revisión: 0. Quartus II Web Edition y Nios II son marcas registradas de Altera Corp. ModelSim PE Student Edition s es uan marca registrada de Mentor Graphics Corp.

2 2 de 14 Contenido I Información General. 3 1 Introducción. 3 2 Objetivo. 4 3 Destinatarios. 4 4 Conocimientos previos. 4 5 Nivel y duración. 5 6 Fechas y horarios. 5 7 Temario. 5 8 Precios. 6 9 Formas de realizar el pago Junta informativa Instructor Tarjetas de desarrollo Equipo de cómputo y software Requisitos para aprobar el curso y recibir constancia Reposición de clases Lugar, página, teléfono, mail y redes sociales Mapa Nuestra empresa. 9 II Temario. 10 III Currículum del Instructor. 11 IV Características de las tarjetas de desarrollo. 13

3 3 de 14 Parte I Información General. 1 Introducción. Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo semiconductor que contiene bloques lógicos, cuya interconexión y funcionalidad puede ser congurada 'in situ' mediante un lenguaje de descripción de hardware, VHDL o Verilog. La lógica programable puede reproducir desde funciones tan sencillas como las llevada a cabo por una compuerta lógica, hasta complejos sistemas como un microprocesador. NIOS II es un procesador para FPGAs de la marca Altera; éste es congurable y puede ser adaptado para cumplir necesidades especícas. ¾Qué benecios obtiene con este curso? ˆ Mayor control en sus diseños. Desarrolle el Hardware y Software a la medida de sus necesidades. Cree interfaces de entrada-salida personalizadas. ˆ Combine el poder del paralelismo del Hardware y la rapidez de la implementación en Sotware. Las partes de su diseño menos críticas pueden implementarse en software. Usted evaluará después si algo necesita implementarse en hardware. Desarrolle sus aceleradores de hardware para las tareas más críticas utilizando Verilog o VHDL (este curso se imparte con Verilog). ˆ Tendrá una visión más amplia del desarrollo de sistemas embebidos on-chip, y podrá aplicar sus nuevas habilidades a sus prototipos de manera inmediata.

4 4 de 14 ¾Qué podrá hacer al nalizar el curso? ˆ Podrá hacer una conguración básica del procesador NIOS II de 32 bits. ˆ Utilizará los periféricos on-chip prediseñados. ˆ Integrará sus periféricos descritos en Verilog, así como los periféricos externos (o-chip), a un sistema NIOS. ˆ Desarrollará en lenguaje C drivers y programas para su sistema personalizado. 2 Objetivo. Desarrollar los conocimientos y habilidades necesarias para diseñar sistemas embebidos utilizando un ujo de diseño basado en Verilog y el soft processor NIOS II de Altera. 3 Destinatarios. Profesionales y estudiantes de las siguientes áreas: Electrónica Telecomunicaciones Computación Biónica Mecatrónica 4 Conocimientos previos. ˆ Es deseable que haya cursado el curso Diseño Digital en FPGAs con Verilog N1, o tener conocimiento de la implementación en FPGAs utilizando Verilog de circuitos combinacionales, secuenciales y máquinas de estados, así como de su simulación. En la primera sesión se dará un breve repaso de Verilog. ˆ Conocimientos básicos de lenguaje C. En la primera sesión se dará un breve repaso de éste. ˆ Conocimientos básicos de electrónica digital. Durante el curso se revisan los conceptos y ejemplos necesarios para su pleno aprovechamiento.

5 5 de Nivel y duración. ˆ Nivel 2 (el curso Diseño Digital en FPGAs con Verilog N1 se considera el primer peldaño en nuestra serie de cursos sobre FPGAs). ˆ 40 horas. 6 Fechas y horarios. Existen las siguientes modalidades de cursos: Modalidad. Distribución Días. Horas por clase Horarios. Regular 4 semanas lunes a viernes 2 Cambian en Semi intensivo 2 semanas lunes a viernes 4 cada mes. Intensivo 1 semana lunes a viernes 8 9 a.m. a 6 p.m. Sabatino 8 sábados sábados 5 9 a.m. a 2 p.m. y de 3 a 8 p.m. No todas las modalidades están disponibles cada mes. Puede conocer nuestras fechas de inicio de cursos, fechas límites de inscripción y horarios de grupos a través de las siguientes medios: ˆ requiriéndonos esta información por correo electrónico 16, ˆ a través de nuestra página de internet 16 (ocasionalmente las más recientes fechas de cursos no se encuentran actualizadas en este medio), ˆ o por vía telefónica 16. Asimismo, si usted está interesado en comenzar en una fecha y horario que no esten programados en nuestro calendario, puede mandarnos la solicitud de apertura; ésta dependerá de la disponibilidad del instructor y si existe(n) otro(s) interesado(s) en comenzar en esa fecha y horario. 7 Temario. El temario se anexa en la Parte II de este documento. Las prácticas pudieran llegar a fusionarse si lo cree conveniente el instructor, dependiendo del rendimiento del grupo y para concluir con éxito el curso; sin que ello repercuta en una disminución de la calidad y el cumplimiento de los objetivos señalados en la Sección 2.

6 6 de Precios. ˆ Los precios mostrados en la siguiente tabla no incluyen IVA. ˆ Se adicionará el IVA si requiere factura. ˆ Si un estudiante requiere factura, y aplicó al precio con descuento a estudiantes, ésta se expedirá a su RFC personal. ˆ El pago a meses sin intereses se realiza únicamente a través de la página de XITA 16. Modalidad. Tipo de Participante Precio. Sin crédito. Semi intensivo o regular. Intensivo o Sabatino Estudiante $4,000 $4,350 Profesionista $5,700 $6,200 Estudiante $4,200 $4,600 Profesionista $5,700 $6,200 Precio. Con crédito. 3 meses sin intereses. Si requiere de una cotización para que el curso se imparta a un grupo, en su lugar de trabajo o en nuestras instalaciones, escríbanos a contacto@grupoxita.com.mx, y díganos el número de participantes, el lugar, y la fecha de inicio que solicita. 9 Formas de realizar el pago. Existen tres medios a través de los cuales puede realizar su pago: 1. Pago en efectivo. Directamente en nuestras ocinas Depósito bancario. 3. A través de nuestra página web Sin crédito Con crédito. Deberá de cubrir el pago del IVA en una sóla emisión a lo largo del curso si requiere factura; ésto incluye el caso en que haya pagado a meses sin intereses, éste monto no está cubierto por el crédito. Excepto para la modalidad Intensivo, si le resulta conveniente puede realizar su pago en dos partes (en efectivo o por depósito bancario) de acuerdo al siguiente esquema: Modalidad. Regular Semi intensivo. Sabatino. Primer pago del 50% Hasta la fecha límite de inscripción. Segundo pago del 50% Lunes de la tercera semana del curso. Lunes de la segunda semana del curso. Tercera sesión.

7 7 de Junta informativa. Si lo desea, podemos concertar una junta informativa con usted, sin compromiso de inscripción, en la cual podrá platicarnos de sus expectativas del curso, y en la que le expondremos con mayor amplitud el contenido de éste. 11 Instructor. El currículum del instructor se encuentra en la Parte III de este documento. A lo largo del curso será el mismo, salvo causa de fuerza mayor. Todos nuestros instructores tienen la formación y experiencia necesarias para impartir los cursos. 12 Tarjetas de desarrollo. Las tarjetas de desarrollo empleadas durante el curso son la DE1 y DE2-115 con FPGAs de la Marca Altera; en la Parte IV se encuentran sus características técnicas. El participante podrá hacer uso de ellas durante el tiempo que dure el curso y en el horario de éste. 13 Equipo de cómputo y software. El participante deberá de asistir con su computadora al curso. El participante deberá de asistir con el software instalado: Quartus II Web Edition, Nios II Software Build Tools for Eclipse y ModelSim PE Student Edition. El software para uso académico del participante que se instalá es el proporcionado de manera gratuita por las compañías Altera Corp. y Mentor Graphics Corp. desde su sitio de internet; por lo que Grupo XITA no cobra este software. 14 Requisitos para aprobar el curso y recibir constancia. 1. Concluir satisfactoriamente cada una de las prácticas vistas en clase. 2. Tener al menos un 90% de asistencia. 3. Entregar la práctica nal del curso. 15 Reposición de clases. Si llegara a faltar a una sesión, puede apartar una clase de reposición. ˆ Éstas tendrán un costo de $300 más IVA, ˆ una duración de dos horas; ˆ y se calendarizarán de acuerdo a la disponibilidad del instructor.

8 8 de Lugar, página, teléfono, mail y redes sociales. ˆ Grupo XITA Av. Ribera de San Cosme 22, Despacho 204, Col. San Rafael, C.P , México D.F. Cerca del cruce de Av. Insurgentes y Av. Ribera de San Cosme. Lugares de referencia: * Metrobús Revolución. * Sucursal de Bancomer, de VIPs, y de Bisquets Obregón. Usted puede visitarnos previa cita de * lunes a sábado en un horario de 8 a.m. a 8 p.m. ˆ Página web: ˆ Teléfono: Horario de atención telefónica: Lunes a sábado de 8 a.m. a 8 p.m. ˆ Mail: contacto@grupoxita.com.mx ˆ Redes sociales: Facebook: Xita Grupo Xita Twitter: GrupoXITAmx 17 Mapa.

9 9 de Nuestra empresa. Grupo Xita lo conformamos una red de profesionistas con experiencia industrial y académica. Uno de nuestros objetivos principales es compartir con usted experiencia y conocimientos en tecnologías avanzadas y de la información a través de nuestros cursos, buscando hacerlo siempre con alto nivel. Si desea conocernos mejor, participar en uno de nuestros cursos, ó incluso formar parte de nuestra red de conocimiento, no dude en ponerse en contacto con nosotros. Esperamos tener el gusto de conocerle. Reciba un afectuoso saludo. Grupo XITA Cursos Tecnológicos con Alto Nivel

10 10 de 14 Parte II Temario. 1. Repaso de Verilog. Práctica Introducción al procesador NIOS II. Práctica Repaso del lenguaje C. Práctica Desarrollo de Software para el procesador NIOS II. Práctica 4. Práctica 5. Práctica Periféricos. Práctica 7. Práctica 8. Práctica Interrupciones y Rutinas de Servicio. Práctica 10. Práctica Desarrollo de Aceleradores de Hardware. Práctica 12. Práctica Proyecto Final. Practica 14.

11 11 de 14 Parte III Currículum del Instructor. Nombre. Israel Jerónimo Rodríguez. Educación. ˆ CINVESTAV. Centro de Entrenamiento en Alta Tecnología. Zapopan, Jalisco. Programa Avanzado en Diseño de Tecnología de Semiconductores. Especialidad en Software Embebido y Diseño de Circuitos Integrados. El programa PADTS es patrocinado por el Gobierno del estado de Jalisco, el Cinvestav y la empresa Intel Corporation ˆ CINVESTAV. Sección de Mecatrónica. México, D.F. M. en C. en Ingeniería Eléctrica ˆ Instituto Politécnico Nacional. UPIITA. México, D.F. Ingeniero en Mecatrónica Cursos impartidos. ˆ Diseño Digital en FPGAs con Verilog, N1. ˆ Diseño Digital en FPGAs con VHDL, N1. ˆ Diseño de Hardware y Software en FPGAs, N2 (NIOS II & Verilog). ˆ Diseño de Hardware y Software en FPGAs, N2 (NIOS II & VHDL). ˆ Vericación de Circuitos Digitales con System Verilog. ˆ Matlab para Ingenieros. ˆ Simulink para Ingenieros. ˆ Métodos Numéricos con Matlab. ˆ Control Lineal con Matlab. ˆ Robótica con Matlab. El M. en C. Israel Jerónimo, ha impartido el curso que se presenta en esta propuesta a personal docente y alumnado de diferentes instituciones, entre ellas:

12 12 de 14 ˆ Sección de Estudios de Posgrado e Investigación de la ESIME del Instituto Politécnico Nacional. ˆ Centro de Investigación de Cómputo. ˆ Escuela Militar de Ingenieros. ˆ Departamento de Electrónica y Mecatrónica del Tecnológico de Estudios Superiores de Ecatepec. ˆ entre otras. Empresas para las que ha trabajado. ˆ Grupo XITA Bros S.A. de C.V. Ingeniero de Diseño y Capacitación. ˆ Samsung Electronics. Querétaro. Ingeniero de Diseño. ˆ Hare Internacional S.A. de C.V. Ingeniero de Diseño. ˆ Diseños y Proyectos S.A. de C.V. México. Ingeniero de Diseño.

13 13 de 14 Parte IV Características de las tarjetas de desarrollo. Marca: Terasic Modelo: DE1 FPGA: Cyclone II 2C20 FPGA with LEs 8Mbyte (1M x 4 x 16) SDRAM 4Mbyte Flash Memory 512Kbyte(256Kx16) SRAM SD Card Socket 4 Push-button switches 10 DPDT switches 8 Green User LEDs 10 Red User LEDs 4 Seven-segment LED displays 50MHz oscillator,24mhz oscillator,27mhz oscillator and external clock sources 24-bit CD-Quality Audio CODEC with line-in, line-out, and microphone-in jacks VGA DAC (4-bit R-2R per channel) with VGA out connector RS-232 Transceiver and 9-pin connector PS/2 mouse/keyboard connector Two 40-pin Expansion Headers Tabla 1: DE1

14 14 de 14 Marca: Terasic FPGA: Cyclone IV EP4CE115F29C7 with LEs Built-in USB-Blaster for FPGA conguration Line In/Out, Microphone In (24-bit Audio CODEC) Video Out (VGA 8-bit DAC) Video In (NTSC/PAL/Multi-format) RS232 I/O Interfaces: Infrared input port PS/2 mouse or keyboard port Two 10/100/1000 Ethernet USB 2.0 (type A and type B) Expansion headers (one 40-pin header) HSMC high-speed header 128 MB SDRAM, 2 MB SRAM, 8 MB Flash Memory SD memory card slot Eight 7-segment displays Displays 16 x 2 LCD display 18 toggle switches 18 red LEDs Switches and LEDs 9 green LEDs Four debounced pushbutton switches 50 MHz clock Clocks External SMA clock input External SMA clock output Tabla 2: DE2-115