Introducción a FPGA Dispositivos y Herramientas

Transcripción

1 Introducción a FPGA Dispositivos y Herramientas DCSE Índice (Dispositivos FPGA) 1. Introducción 2. Antecedentes 3. Tecnologías de programación 4. Dispositivos comerciales 1. Xilinx 2. Altera 5. Resumen (DCSE ) 2

2 Algunos inventos J. Bardeen, W. Brattain & W. Shockely (Bell Labs) inventaron el transistor bipolar en J. Kilby (Texas Inst) & R. Noyce (Fairchild) inventaron el circuito integrado en 1958 (varios transistores interconectados en el mismo substrato). En 1971 INTEL presenta el primer microprocesador: 4004 (20 transistores). En 1980 Mead & Conway publican Introduction to VLSI Systems, proponiendo el diseño de ASIC: Application Specific Integrated Circuits. En 1985 se presentan los FPGA: Field Programmable Gate Array. (DCSE ) 3 Ley de Moore En 1965, Gordon Moore predijo que el número de transistores en un circuito integrado se duplicaría cada meses (crecimiento exponencial). Se ha cumplido desde entonces 2300 transistores, reloj 1 MHz (Intel 4004) Millón transistores (Ultra Sparc III) 42 Millón, reloj 2 GHz (Intel P4) Millón transistores (HP PA-8500) (DCSE ) 4

3 Microprocesador Intel 4004 (DCSE ) 5 Intel Pentium IV (DCSE ) 6

4 Moore s Law in Microprocessors Transistors on lead microprocessors double every 2 years X growth in 1.96 years! Transistors (MT) Year (DCSE ) Courtesy, Intel P6 Pentium proc Evolution in DRAM Chip Capacity Kbit capacity/chip human memory human DNA 4X growth every 3 years! book µm µm µm µm µm page (DCSE ) 8 Year 0.13 µm µm 0.1 µm 0.07 µm encyclopedia 2 hrs CD audio 30 sec HDTV

5 Die Size Growth 0 Die size grows by 14% to satisfy Moore s Law Die size (mm) P6 486 Pentium proc ~7% growth per year ~2X growth in years Year (DCSE ) Courtesy, Intel 9 Clock Frequency 000 Lead microprocessors frequency doubles every 2 years 00 2X every 2 years Frequency (Mhz) P6 Pentium proc Year (DCSE ) Courtesy, Intel

6 Power Dissipation Lead Microprocessors power continues to increase 0 Power (Watts) P6 Pentium proc Year Power delivery and dissipation will be prohibitive Courtesy, Intel (DCSE ) 11 Power Density Power Density (W/cm2) Lineal con f clk y con V 2 dd Rocket Nozzle Nuclear Reactor Hot Plate P6 Pentium proc Year Power density too high to keep junctions at low temp Courtesy, Intel (DCSE ) 12

7 Evolución ASIC y MPU [ITRS 2000] Año de producción nm nm nm nm nm nm Funciones por chip ( 6 transistores) Tamaño chip (mm 2 ) Transistores 6 / cm 2 19,7 27,8 39,4 53,2 71,9 97, Nº pads On-chip frec. (MHz) Niveles conexionado (DCSE ) 13 Límites de la Ley de Moore? Disipación de potencia en los circuitos. Monitorización temperatura. Tecnologías de interconexión. Problemas asociados al aluminio (resistividad, electromigración e inducción de tensiones mecánicas). Retardo de los hilos: porcentaje elevado del retardo de las señales (en procesos < 0,25 µm y frecuencias de 1 GHz, la resistencia de las pistas de conexión provoca que una gran parte del chip sea inalcanzable en un solo ciclo de reloj). Calidad de los aislantes Umbral de ruido térmico (~0.25 v). Tamaño de las obleas. Mejor productividad, si reducido número de defectos. Complejidad, test, (DCSE ) 14

8 Mobile Pentium 3 (Intel 2001) (DCSE ) 15 Mobile Pentium 3 (Intel 2001) 512K L2 Advanced transfer cache 133 MHz System Bus Data prefetch logic Clock & enhanced SpeedStep Instruction Fetch Instruction decode & Dynamic execution Data cache Integer unit Streaming SIMD MMX Floating Point unit (DCSE ) 16

9 Heterogeneity SoC Systems-on-chip Digital Control µp DSP Interfaces Memory SRAM DRAM FLASH Analog RF Power MEMs IP (DCSE ) 17 Diseño de Sistema Imaginemos: Sistema de comunicaciones digitales Dominio Dominio Funcional Estructural Algoritmo Procesador FSM ALU Módulo Celda Ecuación Booleana Transistor? Dominio Físico Mask Floorplan Cell Floorplan Module Floorplan Chip Floorplan (DCSE ) 18

10 Diseño de Sistema PCB ANALOG FPGA CPU CUSTOM FPGA Processor bus MEM Some Stuff Stuff More Stuff Stuff (DCSE ) 19 Panorama de los IC Circuitos Integrados Full-Custom ASICs Semi-Custom ASICs User Programmable PLD FPGA PAL PLA GAL (DCSE ) 20

11 Dos aproximación a la implementación ASIC Application Specific Integrated Circuit Diseño completo desde la descripción funcional al layout físico. Un fabricante (foundry) encarga de su producción: coste de la máscara Económicamente viable para producción a gran escala: (~$1M/diseño) FPGA Field Programmable Gate Array off the shelf. El diseñador se limita a la configuración Layout físico predefinido, el diseño finaliza con la descarga del programa de configuración (bitstream) (DCSE ) 21 Qué opción escoger? ASICs Elevadas Prestaciones Bajo Consumo Economía de escala FPGAs Off-the-shelf Coste de desarrollo Short time-to-market Reconfigurabilidad (DCSE ) 22

12 Qué es una FPGA? Consiste en una un IC cuya funcionalidad es configurable Matriz de puertas lógicas. Dos alternativas 1. PAL, GAL, PLD, CPLD matriz tradicional en las que las puertas están predeterminadas y tan sólo se programa la interconexión. 2. En la FPGA se programa tanto la funcionalidad como la interconexión. (DCSE ) 23 Qué es una FPGA?: Ventajas Las FPGAs son un elemento de desarrollo ideal para la realización de prototipos digitales El ciclo de desarrollo y fabricación de un ASIC es costoso y largo, involucrando a mucho personal especializado (manpower) La experiencia industrial ha mostrado que pueden: 1. Reducir significativamente el coste de desarrollo de sistemas digitales especializados de baja tirada. 2. Competir en prestaciones con los microprocesadores comerciales más avanzados del momento. Además la reprogramabilidad acerca el diseño HW al SW 1. Posibilidad de descarga actualizaciones con nuevas funcionalidades o que corrijan errores detectados -> reducción del time-to-market (DCSE ) 24

13 Qué es una FPGA?? Bloque configurable Bloque E/S Matriz de componentes cuya funcionalidad y conectividad es programable (DCSE ) 25 Índice 1. Introducción 2. Antecedentes 3. Tecnologías de programación 4. Dispositivos comerciales 1. Xilinx 2. Altera 5. Resumen (DCSE ) 26

14 Antecedentes PROMs: Se puede emplear los bits de direcciones como entradas y el contenido como salida. (solución ineficiente) (DCSE ) 27 Antecedentes Algebra de Boole Toda función combinacional como suma de productos o productos de sumas PLAs (Programmable Logic Arrays): Philips 1970 Suma de productos (SOP): Plano AND programable Plano OR fijo Disponen de un biestable a la salida de la puerta OR de manera que se pueden desarrollar circuitos secuenciales. (DCSE ) 28

15 Antecedentes: PLA D C B A OR array (hard-wired) Circuitos combinacionales Circuitos secuenciales FSM s AND array (programmable) O 1 O 2 O 3 O 4 (DCSE ) 29 Antecedentes: PLA A B 2-to-4 decoder AND array A A B B AB AB AB AB AB AB Product lines AB AB Input lines OR array Fuse If blown, OR input is logic 0. Suma de productos en una PLD O O O O Sum of product outputs (DCSE ) 30

16 Índice 1. Introducción 2. Antecedentes 3. Tecnologías de programación 4. Dispositivos comerciales 1. Xilinx 2. Altera 5. Resumen (DCSE ) 31 Tecnologías de programación Fusibles con tecnología EPROM/EEPROM PLA Conexiones SRAM FPGA Fusibles && Antifusibles Muy especifica (espacio o entornos radioactivos) (DCSE ) 32