MODELADO SIMPLE DEL TRANSISTOR MOS PARA TECNOLOGIA 1.2µm. A. Herrera-Favela y F. Sandoval-Ibarra

Transcripción

1 MODELADO SIMPLE DEL TRANSISTOR MOS PARA TECNOLOGIA.2µm A. Herrera-Favela y F. Sadoval-Ibarra Electroics Desig Grou CINESTA, Guadalajara Uit Prol. Lóez-Mateos Sur 590, Guadalajara JAL. (México) aherrera@gdl.civestav.mx sadoval@cts-desig.com RESUMEN E este documeto se reseta u modelado matemático del trasitor MOS. El roósito es roorcioar, a todo estudiate que icursioa al diseño de sistemas aalógicos, ua aroximació que le ermita co su diseño a-mao reroducir -e buea medida- los resultados que se obtiee de rogramas de simulació de circuitos de roósito geeral, como Sice. Se roorcioa resultados comarativos que ermite observar la utilidad de los modelos rouestos. Este modelado, extesivo a otras tecologías, corresode a u roceso de fabricació de circuitos itegrados CMOS,.2µm, ozo N, dos iveles de oly y dos metales. SUMMARY I this aer a MOS trasistor mathematical model is reseted. The goal is to rovide, to udergraduate studets, a aroximatio that allows him/her to calculate -by had aalysis- results as similar as Sice rovides. Comarative results that show the usefuless of the roosed model are give. The roosed model, which ca be matched to other techologies, is focused to a CMOS techology,.2µm, N-well, two metal levels ad two olysilico layers.

2 MODELADO SIMPLE DEL TRANSISTOR MOS PARA TECNOLOGIA.2µm A. Herrera-Favela y F. Sadoval-Ibarra Electroics Desig Grou CINESTA, Guadalajara Uit Prol. Lóez-Mateos Sur 590, Guadalajara JAL. (México) aherrera@gdl.civestav.mx sadoval@cts-desig.com RESUMEN E este documeto se reseta el modelado matemático del trasitor MOS. El roósito es roorcioar, a todo estudiate que icursioa al diseño de sistemas aalógicos, ua aroximació que le ermita co su diseño a-mao reroducir -e buea medida- los resultados que se obtiee de rogramas de simulació de circuitos de roósito geeral, como Sice. Se roorcioa resultados comarativos que ermite observar la utilidad de los modelos rouestos. Este modelado, extesivo a otras tecologías, corresode a u roceso de fabricació de circuitos itegrados CMOS,.2µm, ozo N, dos iveles de oly y dos metales.. INTRODUCCION E la actualidad, el diseño físico es ua actividad que evolucioa co el desarrollo de la tecología de fabricació de circuitos itegrados. E el asado, el diseño de circuitos e tecología MOS o cosideraba diversas o-idealidades debido al uso de trasistores de gra caal, es decir, mucha de la tarea del diseñador cosistía e el diseño deomiado to-dow y, e muy ocas situacioes, se ivolucraba e el diseño a ivel trasistor. La razó es simle, los modelos simlificados o aroximados e rogramas de simulació de circuitos de roósitos geerales, como SPICE, reroduce bie el desemeño de los circuitos y/o de los sistemas. Luego, co el adveimieto de tecologías de caal corto, diversos factores físicos está resetes y, el desarrollo de modelos comactos de alta cofiabilidad se covirtió e ua ecesidad. E la ráctica, tato el modelado del trasistor MOS como el desarrollo de modelos matemáticos costituye eormes camos de alicació, los cuales o será descritos e este documeto or cuestioes de esacio. Pero, el roósito del resete documeto es mostrar ua aroximació simle que ermita al estudiate que icorora or rimera vez al diseño de circuitos y sistemas e tecología MOS, reroducir de maera ráida los resultados que se obtiee de rogramas de simulació de roósitos geerales. Adicioalmete, se retede que al usar modelos aroximados la motivació e el diseño se icremete de modo que se cultive el iterés e el diseño de sistemas de mayor comlejidad. Por otro lado, si bie es cierto que u adecuado modelado del trasistor debe estár basado e la física del disositivo [], tambié es cierto que u modelo matemático aroximado es u vehiculo de diseño que ermite efretar las limitacioes tato de la eficiecia del roceso de diseño como de las caacidades del roducto termial. Por lo aterior, el modelado del MOS que se reseta e este documeto corresode a la tecología CMOS.2µm, ozo N, dos iveles de oly y dos metales. Este artículo está estructurado de la siguiete maera. La secció 2 reseta los cocetos básicos que da lugar al modelo rouesto. El desarrollo y el rocedimieto de ajuste de cada térmio del modelo matemático es descrito e la secció 3, mietras que u ejemlo de la utilidad del modelo rouesto se da e la secció 4. Fialmete, la secció 5 reseta las coclusioes del resete trabajo. 2. CONCEPTOS BASICOS Para el aálisis de circuitos aalógicos se asume que los trasistores MOS oera e su regió de saturació. El modelo simle ara el trasistor NMOS e esta regió de oeració es W 2 I D = µ Cox T 2 L ( ) ( + λ ) dode µ es la movilidad de ortadores, C ox la caacitacia del óxido de comuerta, W y L rereseta el acho y largo del caal de coducció, resectivamete. Fialmete T es el otecial de ecedido del trasistor y λ es el factor de modulació de caal. Para trasistores de gra caal el factor λ reseta obre ifluecia y el trasistor, e efecto, uede cosiderarse como el equivalete a ua fuete de corriete cotrolada or voltaje. Si embargo, ara trasistores de caal corto la DS ()

3 aroximació dada e () o rereseta u modelo de diseño adecuado. A artir del modelo simle se cosidera que el límite etre la regió lieal y la de saturació está dada or DSAT =( - T ), térmio que se deomiará de aquí e adelate DSAT-SIMPLE. E la ráctica, al cosiderar el modelo tecológico del trasistor -roorcioado or el fabricate- se obtiee los resultados mostrados e la Fig., dode cada curva corresode al otecial de comuerta idicado. Se uede observar que el DSAT-SPICE obteido del simulador (mostrado co flecha e la figura) o corresode al que se obtedría mediate DSAT-SIMPLE. geometría, estará formados or la coexió e aralelo de tatos trasistores como sea ecesarios. Del uto de vista del simulador, éste usará úicamete los algorítmos asociados al trasistor atró. Por lo aterior, el modelo que se rooe está dado or (2), dode la obteció de ' DS, DSAT-MOD, λ MOD y Π se describirá e las siguietes seccioes. I D, W 2 = µ Cox Π DSAT MOD 2L ' [ + λ MOD DS ] (2) 3. DESCRIPCION DEL MODELO PROPUESTO Como se mecioó co aterioridad, el voltaje de saturació determia la frotera etre las regioes líeal y de saturació del trasistor. Este otecial se deota como DSAT-MOD y, e efecto, es u arámetro que es fució del otecial comuerta-fuete. Por otro lado, ara ser cogruete co la modulació de caal, se defie el otecial ' DS qué es fució tato del otecial de comuerta como de DS. Fig. Simulació sice ara u trasistor NMOS co geometría W=6.0µm y L=3.0µm U uto imortate a destacar es el aumeto de la ediete de la curva que se reseta e la regió de saturació coforme la logitud de caal se miimiza. Es claro que la logitud míima es L MIN =.2µm, dada usualmete or 2λ, dode λ se deotará de aquí e adelate como λ' ara difereciarla del factor de modulació de caal. Es claro que λ' es la logitud míima de diseño a ivel layout. Luego, a artir de () y usado los arámetros del trasistor MOS es osible determiar la geometría ecesaria ara obteer ua corriete I D. Cuado este trasistor es simulado se obtiee ua corriete I D-SPICE que es muy diferete de la requerida. Aquí, alguos diseñadores defie u arámetro de ajuste geométrico α = I D / I D-SPICE, co lo cual se modifica el acho W del trasistor y realizado ua ueva simulació se obtiee, geeralmete, ua corriete cercaa a la requerida. E térmios geerales este es u método deomiado ruebay-error que o siemre roorcioa resultados adecuados. El roblema de fodo so los algorítmos co los que el simulador geera los arámetros del uto de olarizació del trasistor [2]. Por lo aterior, si el roósito es reroducir, e buea medida, los resultados del simulador a través del trabajo a-mao que se realiza e el aula, es ecesario defiir u rocedimieto que ermita realizar tal tarea. Para ello e este documeto se rooe realizar todo diseño a artir de u trasistor atró, el cual estará defiido or ua relació (W/L) P. E cosecuecia, todo diseño osterior cuyos trasistores resulte de gra 3. Potecial de saturació Para determiar ua forma aalítica simle ara este otecial, se catura DSAT-SPICE ara diversos oteciales de comuerta-fuete, de maera que co el cojuto de utos mostrados e la Tabla se rocede a obteer ua regresió otecial. De ello se deduce la siguiete exresió DSAT MOD = ( ) (3) dode =0.8938, =0.777 y ( - T ) es básicamete DSAT-SIMPLE. Aquí es u arámetro que está bajo el cotrol del diseñador, mietras que T es u arámetro roorcioado or el fabricate. T DSAT-SIMPLE DSAT-SPICE Tabla. Tabulació del otecial de saturació roorcioado or SPICE e fució del otecial comuerta-fuete. Los valores e la columa itermedia so ara roósitos comarativos. 3.2 Carcaterística I D - DS Para trasistores de caal corto, oerado e la regió de saturació, el trasistor MOS o solo es ua fuete de corriete cotrolada or sio tambié or DS. Esta última deedecia es meor coforme el valor de sea

4 meor, si embargo, es rudete determiar esta característica ara oteciales de hasta 5. Para DS DSAT-MOD la característica I D - DS es aroximadamete ua recta de ediete m, de maera que existe u cojuto de valores {m} que so fució de. Para determiar ua forma aalítica simle que ermita reresetar el efecto de la modulacio de caal, se catura las curvas de resuesta Sice ara diversos oteciales de comuerta-fuete, de maera que co este cojuto de curvas se rocede a obteer ua regresió otecial. De ello se obtiee la siguiete exresió. λ MOD = E este resultado el segudo sumado es adecuado ara ajustar la característica corriete-voltaje ara oteciales de hasta 5. Luego, el valor asociado a ' DS es (4) ' ( ) DS = DS T (5) Si embargo, se sabe que ara diferetes valores del otecial, la regió de iversió exerimeta diferetes iveles de disersió, e otras alabras, la movilidad de ortadores es fució del ivel de iversió e la suerficie del material semicoductor. Por esa razó, los simuladores asocia diversos valores de movilidad, cuya selecció deede de las codicioes de olarizació del trasistor. Por lo tato, ara evitar e el trabajo a-mao tal dificultad es que se itroduce la costate Π cuyo valor aroximado es 7/6. La Fig. 2 muestra la característica I D - DS roorcioada or el simulador y la obteida de (2) ara el trasistor atró. W 2 I D, = µ C ox Π DSAT MOD 2L DSAT MOD ' SD ' [ + λ MOD SD ] (6) = ( ) (7) SG = ( ) (8) SD SG T dode =0.7569, =0.968, П =7/6 y ( SG - T ) es básicamete DSAT-SIMPLE, µ es la movilidad ara ortadores de carga ositiva y T es el otecial de ecedido del trasistor. T 4. ESPEJO DE CORRIENTE SIMPLE A maera de ejemlo, cosiderar el diseño de circuitos e modo corriete. E esta técica de diseño el bloque activo es el deomiado esejo de corriete. La Fig. 3 muestra el esejo de corriete simle comuesto or ua fuete de corriete I BIAS y los trasistores M y M 2. Aquí, mi es el otecial míimo ecesario ara que M 2 coduzca ua corriete de saturació I D =I BIAS. Como se muestra e la figura M 2 roorcioa ua corriete idética a M, y este esejo se deomia :. Para que el esejo coduzca ua corriete de 0µA es ecesario, a artir de (2), obteer la geometría del trasistor NMOS. Asumir que el trasistor oera e la regió de saturació, etoces a artir de (.) se determia el valor de W/L. Es imortate recordar que C ox es ua razó de valores dada or ε ox /t ox dode ε ox (0.35x0-0 F/m) es la costate dieléctrica del óxido de comuerta. Se uede asumir que u valor tíico ara el otecial de saturació es del orde de 200 m, de modo que ara asegurar que el trasistor oera más allá de ese valor se rooe usar el doble (400m). De esta maera la geometría resultate es W/L= 2.4µm/.8µm. Fig. 2 Gráfica comarativa de simulació sice ara u trasistor NMOS y del modelo del trasistor atro co geometría W=.8µm y L=.8µm. Siguiedo u rocedimieto aálogo al descrito, el modelo rouesto ara u trasistor PMOS está dado or Fig. 3 Esejo de corriete simle. E la ráctica, la fuete de corriete I BIAS es u trasistor PMOS. A maera de comaració, usado () la razó geométrica que se obtiee es W/L=.63. Luego, si L=.8µm el valor de W es 2.93µm. Tal dimesió o uede ser fabricada

5 debido a que ese valor o es múltilo de λ'. Para ua tecología.2µm, λ'=0.6µm, y el valor de W deberá ser 5λ' (3.0µm). Para W=3.0µm la simulació roorcioa ua coriete de.6µ A, siedo ésta diferete del valor requerido. Cabe señalar, que e el roceso de diseño es imortate cosiderar diversas o-idealidades que uede afectar el desemeño del circuito bajo aálisis. Alguas de ellas se refiere a los efectos o deseados que itroduce los PADs de salida [3] y aquellos debidos al ecasulado y e geeral al deomiado set-u [4]. Si embargo, si bie es cierto que e el diseño del esejo simle o se cosidera tales efectos, tambié es cierto que el roósito iicial de este documeto es roorcioar u modelo simle que ermita al estudiate dimesioar y obteer resultados similares, del uto de olarizació, a los roorcioados or Sice. 5. CONCLUSIONES Cosiderado que los algorítmos que se icorora e rogramas de simulació de circuitos de roósitos geeral, como Sice, o siemre está al alcace del diseñador y orque los modelos que el simulador alica a cada trasistor deede de su geometría, e este artículo se reseta u modelado matemático ara el trasitor MOS. Este último se deomia trasistor atró y, se recomieda, usarlo ara realizar todo circuito de mayor comlejidad. E cosecuecia, todo diseño cuyos trasistores resulte de gra geometría, estará formados or la coexió e aralelo de tatos trasistores como sea ecesarios. Del uto de vista del simulador, éste usará úicamete los algorítmos asociados al trasistor atró. Por lo aterior, el roósito es roorcioar, a todo estudiate que icursioa al diseño de sistemas aalógicos, ua aroximació que le ermita co su diseño a-mao reroducir -e buea medida- los resultados que se obtiee de rogramas de simulació de circuitos de roósito geeral. Este modelado, extesivo a otras tecologías, corresode a u roceso de fabricació CMOS,.2µm, ozo N, dos iveles de oly y dos metales. Agradecimietos Uo de los autores (A. Herrera-Favela) agradece el aoyo ecoómico otorgado or CONACyT-México. Esta ivestigació se realizó co fiaciamieto del CONACyT-Mexico (coveio 3895-A). Referecias [] Daiel Foty, Re-geeralizig the MOS trasistor for imroved aalog desig ad extesio to aotechology: New rules for a ew cetury, Proc. of the 4 th Electroic Circuits ad Systems Coferece, , Setember -2, 2003, Bratislava, Slovakia [2] Philli E. Alle ad Douglas R. Holberg, CMOS Aalog Circuit Desig, Oxford Uiversity Press, New York, 2002 [3] J.B. Cob-Sulub, Diseño de PADs aalógicos: Ua Revisió, Acetado ara su resetació e el X Worksho Iberchi, Marzo 0-2, 2004, Cartagea, Colombia [4] R. Rodríguez-Calderó ad F. Sadoval-Ibarra, Exlaiig the Uexected Performace of a Switched- Curret Σ Modulator, Proc. of the 4 th Electroic Circuits ad Systems Coferece ECS'03, , Setember -2, 2003, Bratislava, Slovakia