ANÁLISIS Y DISEÑO COMBINACIONAL Tema 3: CIRCUITOS DE CONMUTACIÓN: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

Transcripción

1 Tema 3: CIRCUITOS DE CONMUTACIÓN: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES Contenido * Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación. * Análisis lógico de circuitos combinacionales. * Objetivos y conceptos básicos en el diseño de circuitos de conmutación. * Pasos en el proceso de diseño. Obtención de tlas de verdad a partir de otras descripciones. * Realizaciones en dos niveles. Método de reducción mediante el mapa de Karnaugh. * Funciones incompletamente especificadas. Bibliografía - M. Morris Mano y Charles R. Kime: Caps. 2 y 3 - V. P. Nelson et al: Caps. 2 y 3 - C.H. Roth: Caps 5, 6, 7, 8 - J. Wakerly: Caps. 3 y 4 - C. Baena et al: Caps. 3y 4 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 1

2 Puertas y Circuitos de conmutación PUERTAS (gates): Circuitos electrónicos que hacen una operación simple INVersor (NOT); AND; OR; XOR; NAND; NOR CIRCUITOS DE CONMUTACIÓN: Circuitos formados por puertas y conexiones. Las salidas son funciones de las entradas: COMBINACIONALES (sin memoria) SECUENCIALES (con memoria) a b >1 >1 F = a b G = a + b S R >1 >1 q q F, G = función (a, b) q, q = función (S, R, historia pasada) En los próximos temas nos centramos en los circuitos combinacionales Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 2

3 Tecnologías electrónicas El componente electrónico básico es el transistor. Hay diferentes tecnologías para fricar transistores y, para cada tipo, diferentes formas de hacer puertas. Familia lógica: Conjunto de puertas con una determinada tecnología, que hace que los parámetros eléctrico-temporales de todas las puertas sean similares. Dentro de una familia, hay subfamilias. Grupo IV { { { {ECL Ge Si BJT MOSFET TTL { pmos nmos CMOS estándar S LS... BiCMOS BJT:Bipolar Junction Transistor TTL: Transistor Transistor Logic S: Shottky (speed) LS: Low power, Shottky ECL: Emitter Coupled Logic MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor CMOS: Complementary MOS BiCMOS: Bipolar-CMOS Grupo III - V GaAs Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 3

4 DIP o SOIC Encapsulados de Circuitos Integrados Muesca Identificador pin 1 T i p o Chip Encapsulado de plástico Pines Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 4

5 Placa DIGILAB con distintos encapsulados Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 5

6 6 bits Flash A/D Converter [Weste] Core Pad Cle Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 6

7 [Hennessy & Patterson] Obleas de 6 pulgadas 80 dados de 1.6 x 1.0 cm 2 Intel dados de 0.86 x 0.6 cm 2 Cypress CI7C601 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 7

8 Microfotografía del primer circuito integrado comercial Un biestle con 4 transistores y 2 resistencias (Fairchild 1961) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 8

9 Procesador MIPS 4000 con 1.3Mtransistores Dado de 1.5 x 1.1 cm 2 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 9

10 Longitud de puerta (nm) Evolución de los Circuitos Integrados Número de Transistores por chip (x10 6 ) Área del chip (mm 2 ) ASIC Microprocesador Número de terminales I/O ASIC Microprocesador Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 10

11 Términos por la densidad de integración SSI (Small-Scale Integration) ~ 10 puertas Ejemplos: Puerta integradas (ver página siguiente) MSI (Medium-Scale Integration) ~ 100 puertas Ejemplos: Subsistemas integrados: multiplexores, decodificadores, contadores, registros, PLDs simples LSI (Large-Scale Integration) ~ 10 4 transistores (miles de puertas) Ejemplos: Primeros microprocesadores, Memorias RAM/ROM de gran capacidad, PLDs (Programmle Logic Devices) y FPGAs (Field-Programmle Gate Arrays) VLSI (Very Large-Scale Integration)/ULSI (Ultra Large-Scale Integration) > 10 4 puertas Ejemplos: Los actuales microprocesadores, memorias, SOCs (Systems On Chip), ASICs (Applied Specific Integrated Circuits), FPGAs,... Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 11

12 Representación lógica de los Circuitos Integrados: + 5V TTL Tipo 7400 (4xNAND2) & & & & Información en hojas de características Alimentación: V cc[1/2 ], V dd (4xNOR-2) ECL (3xXOR/NOR) GND GND, V EE, V SS + 5V Tipo 7404 (6xINV) GND CMOS serie 40xx 4002 (2xNOR-4) 4050 (6xBuffer) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 12

13 Parámetros de conmutación Niveles lógicos H y L. Márgenes de ruido Lógica positiva y negativa Tiempos: 1/de propagación o retraso/retardo y 2/ de transición Fan-out y Fan-in Potencia consumida Tipo de salida: estándar; wired-or/and; Alta Impedancia (HI: High Impedance) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 13

14 x Comportamiento lógico x z Vcc Vin Vcc ANÁLISIS Y DISEÑO COMBINACIONAL z Vout VH típ VO Hmín Niveles de tensión Comportamiento temporal (x atípica) x z 5 volt 0 volt H L Característica de transferencia (Vx cuasiestática) Vz (Vout) H VI Hmín Compatibilidad In/Out 0 VI Lmáx 0 VO Lmáx VL típ L L H Vx (Vin) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 14

15 Vcc Vin ANÁLISIS Y DISEÑO COMBINACIONAL Márgenes de ruido Vout Vcc VH típ VO Hmín NMH: Noise Margin H VI Hmín 0 VI Lmáx 0 VO Lmáx VL típ NML: Noise Margin L Valores en tipo 74LSxx VI Hmín = 2 V VI Lmáx = 0.8 V VO Hmín = 2.4 V VI Lmáx = 0.4 V MNH = 0.4 V MNL = 0.4 V Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 15

16 a b ANÁLISIS Y DISEÑO COMBINACIONAL Qué puerta es?? Lógicas positiva y negativa z Comportamiento observado en loratorio a b z L L L H L L H H H Lógica Positiva H=1 y L=0 Lógica Negativa H=0 y L=1 a b z AND a b z a b z OR & >1 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 16

17 Tiempos de transición y de propagación o retraso/retardo Transiciones en una señal Propagación por una puerta 90% 10% 100% out in 5 0% t r t f t r o t LH : Tiempo de subida (rise) o de L hacia H t f o t HL : Tiempo de bajada (fall) o de H hacia L t PHL t PLH t Pxx : Es el tiempo de Propagación o de retraso (delay: t d, δ, Δ, etc.) Valores en tipo 74LSxx: t PLH : 11 ns (típico) y 22 ns (máximo) t PHL : 7 ns (típico) y 15 ns (máximo) (Carga 400 Ω y 15 pf) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 17

18 Fan-out y Fan-in Fan-out: Carga (máxima) a la salida de una puerta. Suele darse en número de conexiones nmáx Si se necesitan más conexiones hay que usar Buffers Fan-in: Número (máximo) de entradas a una puerta nmáx Si se necesitan más entradas hay que hacer un circuito que funcione asociando la función de la puerta Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 18

19 Potencia consumida CONSUMO DE POTENCIA: Gasto energético al operar. Se disipa en forma de calor. P = Vcc Icc Vcc Icc COMPONENTES DE POTENCIA: Estática, Pstatic: Consumo cuando a, b, z son constantes Vcc a z b GND Dinámica, Pdynamic: Consumo cuando a, b, z conmutan (actividad de conmutación). El consumo de potencia disminuye al bajar Vcc y la actividad de conmutación (menor frecuencia). El consumo de potencia es uno de los más graves problemas de los circuitos integrados VLSI/ULSI. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 19

20 Comparación cualitativa de las familias Parámetro TTL ECL CMOS Inmunidad al ruido Media-baja Muy baja Muy alta Velocidad Alta Muy alta Media-alta Densidad de integración Media Muy baja Muy alta Consumo de potencia Medio Muy alto Muy bajo Presencia actual Bajando; aún es aprecile en SSI/MSI Sólo en aplicaciones muy específicas Muy alta en VLSI/ULSI Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 20

21 Tipos de salida ESTÁNDAR: No interconectar salidas entre sí ALTA IMPEDANCIA, HI: (High Impedance) Salida triestado (tristate): 0, 1 y HI Símbolo Similar a un En interruptor Uso E1 eléctrico a b En z 1 z(a, b,...) = 0 o 1 0 HI z Funcionalidad HI E2 E3 z1 z2 z3 z E1 E2 E3 z z z z HI Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 21

22 Estándar Ejemplos General Símbolo dispositivo a a b 1 & z = a z = a b a a a b 1 1 >1 z = a z = a z = a + b a a a b 1 1 =1 z = a z = a z = a b Entradas ** ** ** ** * Califica terminal Flujo por defecto Salidas a b & z = a b a b >1 z = a + b a b =1 z = a b a & >1 a & >1 b c d z = a b + c + d b c d z = a b + c d Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 22

23 Tema 3: CIRCUITOS DE CONMUTACIÓN: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES Contenido * Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación. * Análisis lógico de circuitos combinacionales. * Objetivos y conceptos básicos en el diseño de circuitos de conmutación. * Pasos en el proceso de diseño. Obtención de tlas de verdad a partir de otras descripciones. * Realizaciones en dos niveles. Método de reducción mediante el mapa de Karnaugh. * Funciones incompletamente especificadas. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 23

24 * Tipos de análisis: ANÁLISIS Y DISEÑO COMBINACIONAL Análisis de circuitos combinacionales Estructura (circuito) Análisis Diseño Funcionalidad (operación) ** Lógico: Debe dar una expresión algebraica, un mapa o una tla y, en algunos casos, una descripción verbal. Se realiza avanzando de entrada hacia salida con tlas o/y expresiones (otras formas: de salida hacia entrada; por razonamiento lógico) ** Temporal: Debe dar un cronograma (dibujo en el tiempo) de entradas y salidas. Se realiza avanzando de entrada hacia salida por niveles de puertas Cada puerta usa un modelo de retraso: ideal, unitario, etc. ** Coste: número de niveles, de puertas y de conexiones ** Otros: Consumo de potencia, eléctrico, etc. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 24

25 Ejemplos de analísis lógicos Baena 3-7a x y z 1 & & A B > 1 > 1 C D & f Para describir verbalmente: a i Ej. 1 =1 S HA =1 Ej. 2 S i a & b i & & >1 c i+1 & & F c i b & c HA Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 25

26 Modelos de retraso Real Modelo simple usual (Back-End) a b c & z a b c & Ideal Nudo interno Δ z Modelo ideal: Δ = 0 Modelo unitario: Δ = 1 Nudo interno no observle a = 1, y b c Nudo interno = z ideal z Δ = 1 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 26

27 Ejemplos de análisis temporal Analice temporalmente el circuito de la figura, para los modelos ideal y de retraso unitario, cuando las excitaciones de entrada son: a/ b = 1; c = 0; y a una señal cuadrada b/ b = 0; c = 1; y a una señal cuadrada c/ b = 1; c = 1; y a una señal cuadrada a b c 1 & & z Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 27

28 Tema 3: CIRCUITOS DE CONMUTACIÓN: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES Contenido * Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación. * Análisis lógico de circuitos combinacionales. * Objetivos y conceptos básicos en el diseño de circuitos de conmutación. * Pasos en el proceso de diseño. Obtención de tlas de verdad a partir de otras descripciones. * Realizaciones en dos niveles. Método de reducción mediante el mapa de Karnaugh. * Funciones incompletamente especificadas. Bibliografía M. Morris Mano y Charles R. Kime: Caps. 2 y 3; P. Nelson et al: Caps. 2 y 3; C.H. Roth: Caps 5, 6, 7, 8; J. Wakerly: Caps. 3 y 4; C. Baena et al: Caps. 3y 4 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 28

29 OBJETIVOS Y CONCEPTOS BÁSICOS EN EL DISEÑO DE C.C. Diseño o síntesis: Dada la DESCRIPCIÓN FUNCIONAL, obtener el CIRCUITO Objetivos: Encontrar un proceso de diseño válido para cualquier función combinacional El circuito debe ser ÓPTIMO frente a algún criterio de diseño El proceso debe ser lo más sistemático posible Criterios de diseño: Son posibles muchos criterios realistas (reducir retraso o consumo, o aumentar la testilidad o robustez o fiilidad,...) pero aquí adoptamos el siguiente Criterio de coste: 1. Reducir el número de puertas 2. Reducir el número de conexiones Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 29

30 Restricciones: ANÁLISIS Y DISEÑO COMBINACIONAL Restricciones y Redefinición del Criterio de coste Independencia de tecnologías, empaquetados o librerías de celdas Disponibles las entradas en doble rail (x, x) No se consideran limitaciones de fan-in ni de fan-out Circuitos en dos niveles de puertas: AND-OR y OR-AND Redefinición del Criterio de coste: 1. Reducir el número de puertas Menor número de términos-p (Expresiones sp) Menor número de términos-s (Expresiones ps) 2. Reducir el número de conexiones Menor número de literales Las expresiones sp (o ps) que cumplen 1 y 2 son las óptimas Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 30

31 PROCESO DE DISEÑO: Pasos en el proceso de diseño 1. De la primera descripción, obtener alguna descripción formal 2. De la descripción formal, obtener la descripción formal adecuada al procedimiento que se va a usar: Mapas de Karnaugh Σ(mi) o Π(Mi) para Quine-McCluskey Otros (Εsp/Εps para Tysson, etc.) 3. Aplicar el procedimiento y obtener la Εsp (Εps) óptima 4. Implementar el circuito AND-OR (OR-AND) Aquí desarrollaremos el método de Mapas de Karnaugh Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 31

32 Obtención de tlas de verdad a partir de otras descripciones Guías para obtener la primera descripción formal: Determinar las variles (booleanas) de entrada y especificar el significado de sus valores 0 y 1 Igual, para las variles (booleanas) de salida Obtener alguna descripción formal. Para ello elegir la más adecuada a la descripción del enunciado De esa descripción, obtener el mapa de Karnaugh (o, si se usa otro método, la descripción formal correspondiente) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 32

33 Ejemplo 1 Una información de 3 bits debe ser enviada mediante mensajes con paridad par. Obtenga la función que genera el bit de paridad par. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 33

34 Ejemplo 2 Se reciben grupos de 4 bits que corresponden a un mensaje con paridad par. Determine la función E, la cual indica si el mensaje es erróneo. Determine también la función V, la cual indica que el mensaje es válido. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 34

35 Ejemplo 3 Un producto viene en cajas con 4 paquetes, con 3 unidades cada uno de ellos. Determine la función lógica que indique el número mínimo de paquetes a rir ante una solicitud de N unidades (0 < N < 12). Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 35

36 Ejemplo 4 Ana ve la televisión (TV) los días festivos, si es antes de las 11 de la noche y no es un reality show. También la ve los días lorles si ha terminado sus deberes, pero nunca desde las 11 de la noche en adelante. Determine una función que indique cuándo Ana ve la TV. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 36

37 Tema 3: CIRCUITOS DE CONMUTACIÓN: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES Contenido * Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación. * Análisis lógico de circuitos combinacionales. * Objetivos y conceptos básicos en el diseño de circuitos de conmutación. * Pasos en el proceso de diseño. Obtención de tlas de verdad a partir de otras descripciones. * Realizaciones en dos niveles. Reducción mediante el mapa de Karnaugh. * Funciones incompletamente especificadas. Bibliografía M. Morris Mano y Charles R. Kime: Caps. 2 y 3; P. Nelson et al: Caps. 2 y 3; C.H. Roth: Caps 5, 6, 7, 8; J. Wakerly: Caps. 3 y 4; C. Baena et al: Caps. 3y 4 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 37

38 REALIZACIONES EN DOS NIVELES IMPLICANTES/IMPLICADAS IMPLICACIÓN/CUBRIMIENTO: Para dos funciones F y G de las mismas variles, G implica a F si y sólo si todos los 1 s de G son también 1 s de F O sea, G(x) F(x) x/ G(x) = 1 F(x) = 1 También se dice que F cubre a G o que G está cubierta por F Ejemplos: c G G F c c F H F H Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 38

39 Y lo dual?: Todos los 0 s de G* son también 0 s de F*, dedicamos otra definición a este caso, como G* 0-implica a F* ( G* 0 F*)? No vamos a hacer el desarrollo dual (implica 1 y 0-implica 0 ) por ser innecesariamente complejo, aunque perderemos algo de rigor (ver ajo). En adelante sólo usaremos la definición de implicación dada (implica 1 ) Para funciones completamente especificadas, si una función F 1 implica a otra F 2, entonces es totalmente correcto decir, o bien que F 2 0- implica a F 1, o bien que F 2 está implicada por F 1 -esto es, que todos los 0 s de F 2 son también 0 s de F 1. En el ejemplo de las funciones anteriores se observa que G implica a F [esto es F está implicada por G] y que F 0-implica a G: Completamente especificadas: G 1 F F 0 G El siguiente ejemplo muestra que eso no es correcto para funciones incompletamente especificadas: c F 3 F 4 c d 0 d 0 d d 0 1 F d 0 3 F F 3 Incompletamente especificadas: G 1 F F 0 G F 4 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 39

40 ANÁLISIS Y DISEÑO COMBINACIONAL Definiciones básicas para una función F Implicante, I I es una implicante de F si y sólo si: 1) I es un término producto Implicada, I 0 I 0 es una implicada de F si y sólo si: 1) I es un término suma 2) I implica a F, I F 2) I está implicada por F, F I EJEMPLOS para la función H(cd): cd cd cd b c d H b c d es Implicante de H a + c es Implicada de H Ejercicio. Verifique que las siguientes expresiones no son ni implicantes ni implicadas de H: b+c+d ; b d ; b c d + a c a + c Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 40

41 Orden de las Implicantes (igual para implicadas) Orden Número de 1 s que cubren Nº de literales F de n vbles. Ejemplos 5 vbles. Implicante Cuántas hay: 0 (mintérminos) 1 = 2 0 n a b c d e = 2 1 n - 1 a b d e = 2 2 n - 2 a b e = 2 3 n - 3 b e = 2 4 n - 4 b = 2 5 n k 2 k n - k Adyacencia: 2 mintérminos adyacentes forman una Implicante-orden1; 2 Implicantesorden1 adyacentes forman una Implicante-orden2; y así sucesivamente. Siempre cubren 2 k celdas: a mayor k, menor nº de literales ( menor coste) Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 41

42 Ejemplos de (Implicantes e implicadas) c c c a b c a a c a b b c b c a+b+c a a+c a+b b+c b c Los mapas de 4 variles contienen varios mapas de cd cd cd Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 42

43 cd cd cd cd cd cd Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 43

44 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 44

45 cde Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 45

46 ...y más definiciones de implicantes * Implicante prima de F, IP: Es una Implicante de F que no está cubierta por ninguna otra Implicante de F * Mintérmino distinguido de F: Un mintérmino de F es distinguido si sólo es cubierto por una sola Implicante Prima * Implicante prima esencial de F: Una IP de F es esencial si cubre a algún mintérmino distinguido cd F a b d es I, pero no IP: a b d a b cd F 1 : mint. distinguido IPs esenciales IP, pero no esencial Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 46

47 TEOREMA: ANÁLISIS Y DISEÑO COMBINACIONAL Expresión suma de productos óptima La expresión suma de producto óptima de una función F se obtiene sumando-or un conjunto de implicantes primas (IPs) de F de forma que: 1. Contenga al menor número de IPs que cubran completamente a F 2. Contengan el menor número de literales PROPIEDADES * Todas las IPs esenciales están en la expresión suma de producto óptima * El menor número de literales se consigue eligiendo las IPs de mayor orden. Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 47

48 Expresión producto de sumas óptima * Es una extensión dual de lo referido para la suma de productos: 1 0; sumas productos Implicante Implicada [informalmente, implicantes de 0 s] * Los otros conceptos son comunes: agrupaciones de celdas, IP esencial, expresión mínima,... Expresión óptima Es la de menor coste entre las expresiones sp mínima y ps mínima Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 48

49 Procedimiento mediante mapas de Karnaugh * Sobre el mapa-k, seleccionar todas las IP s esenciales * Seleccionar el menor número de IP s para cubrir la función, eligiendo para ello las de mayor orden * Escribir la expresión sp resultante No dibujar todas las IP s, sino sólo las que se necesiten * Ejemplo: F = Σ (0, 2, 3, 4, 5, 10, 11, 13, 14, 15) cd F cd º 2º 3º F F = a c + b c + a c d + b c d Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 49

50 Realizaciones dos niveles Las realizaciones en 2 niveles tienen muchas estructuras distintas. Las básicas son: 1. Cubriendo los 1 s de F: F = Fsp = P1 + P2 + P ; con Pn = x y... Estructuras AND-OR; NAND-NAND; AND-wiredOR 2. Cubriendo los 0 s de F: F = Fps = S1 S2 S3... ; con Sn = x + y +... Estructuras OR-AND; NOR-NOR; OR-wiredAND Siendo G = F (los 1 s de G son los 0 s de F y los 0 s de G son los 1 s de F): 3. Obteniendo Gsp (cubrir los 0 s de F como si fueran implicantes de 1 s): F = NOT (G) Estructuras AND-OR-INV (AOI), AND-NOR, NAND-AND 4. Obteniendo Gps (cubrir los 1 s de Fcomo si fueran implicadas -implicantes de 0 s-): F = NOT (G) Estructuras OR-AND-INV (OAI), OR-NAND, NOR-OR Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 50

51 FUNCIONES INCOMPLETAMENTE ESPECIFICADAS Las celdas Φ se usan como más conviene: Se incluyen para formar las agrupaciones de mayor orden ( con más celdas) No hay que cubrirlas (aunque puede hacerse) Ejemplo: F = Σ (1, 13, 14, 15) + d(5, 8, 12) cd F F sp = a b + a c d 5 y 12 se hacen 1 F ps = (a+c) (c+d) (a+b) 8 y 12 se hacen 0 F sp y F ps son distintas, aunque ambas sean solución de F Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 51

52 CUESTIONES FINALES Realización de funciones de múltiples salidas * Las funciones de múltiple salida dependen de las mismas variles. Los circuitos tienen varias salidas que dependen de las mismas entradas. Se ahorran puertas compartiendo implicantes ** Qué hacer? Usaremos el método aproximado siguiente: 1.- Cada función se optimiza por separado 2.- Si resultan implicantes comunes, hay que compartirlas c F c G a b c a & >1 >1 F G Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 52

53 Eliminación de las restricciones de único rail, fan-in y fan-out Siempre se obtiene la forma sp/ps mínima y se corrige sobre ese circuito Único rail: Se usa un INV para x Fan-in limitado Se asocian puertas para formar una del mismo tipo lógico: Asociativas (AND, OR): Fan-out limitado Se usan buffers x x x... No-asociativas (NAND, NOR): Hay que formar el circuito en cada caso & & & Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 53

54 Realizaciones con Circuitos Integrados SSI/MSI Los circuitos integrados comerciales SSI/MSI tienen varias puertas del mismo tipo: Por ejemplo: el CI tiene 4 puertas NAND de 2 entradas Si, p. ej. sólo se utilizan dos NAND-2, sobrarán otras dos puertas (el 50% del CI) Hay que buscar reutilizar las puertas de los CI s, esto es, hacer el mayor número de operaciones con las puertas de los CI s que se hayan utilizado ya Ejemplo: En único rail a & ¼ 7400 F = a b + a c b ¼ 7400 ¼ 7400 & F & 1 & c ¼ 7400 Sólo un 7400 Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 54

55 Otras formas de obtener las expresiones óptimas Los mapas-k sólo son útiles para hacer a mano funciones de pocas variles (<6) Las formas sp/ps se pueden obtener mediante otros procedimientos como: 1.- Método Tular o de Quine-McCluskey 2.- Método de Tisson o basado en el consenso Otras formas en dos niveles universales, como la de Reed-Muller para AND-XOR Son muy importantes las formas multiniveles (más de 2 niveles): Formas suma de productos de sumas [de productos de sumas de...] Formas productos de sumas de productos [de sumas de productos de...] Con sólo NAND (o sólo NOR), incluso con fan-in limitado Con XOR-XOR-... y/o XOR Dpto. Tecnología Electrónica, U. Sevilla. Fundamentos de Computadores A&D Combinacional 55