Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. Introducción. Fabricantes. Elevada complejidad. Facilitar tareas de diseño

Transcripción

1 Introducción Fabricantes Elevada complejidad Facilitar tareas de diseño Herramientas CAD

2 DESCRIPCIÓN GRÁFICA DEL MODELO DE DISEÑO DE SISTEMAS COMPLEJOS

3 Proceso de diseño Simplificado Antes de realizar un prototipo de un sistema digital complejo hay que comprobar que funciona de acuerdo con las especificaciones (Requirements). Esto da lugar a que su proceso de diseño se pueda dividir de forma simplificada en tres fases: Especificación de la función Descripción del sistema Verificación Comprobación del funcionamiento Optimización Realización física del sistema en alguna FPGA Implementación

4 Descripción del sistema digitales complejos - Descripción estructural (Structural modeling) Especifica los elementos y sus interconexiones -Descripción funcional o de comportamiento (Behavioural modeling) Describe el funcionamiento -Descripción física o geométrica (Physical design) Genera los datos para la realización física

5 LENGUAJES DE DESCRIPCIÓN DE LOS SISTEMAS DIGITALES HDL (acrónimo de Hardware Description Language) Existen múltiples formas de describir los sistemas digitales complejos, que tienen como objetivo facilitar su implementación y la comprobación de su funcionamiento mediante herramientas (Tools) de diseño asistido por computador conocido como CAD (Computer Aided Design) o EDA (Electronic Design Automation). LENGUAJES HDL -HDL sencillos no estructurados orientados a la realización de un único circuito o módulo por fichero. -HDL estructurados o complejos que permiten definir submódulos y enlazarlos jerárquicamente en un único fichero.

6 Lenguajes de descripción de sistemas digitales Lenguajes de descripción de hardware (Descripción Funcional, Estructural y Física) HDL No estructurados Estructurados Único circuito o módulo Permite definir submódulos Jerarquías Bibliotecas

7 HDL no estructurados No estructurados Único circuito o módulo ABEL ABEL (A+PLUS) XABEL ABEL DataI/O Altera ipls Xilinx Lattice Altera para Intel

8 HDL estructurados Estructurados Submódulos o Subcircuitos VHDL (Very High Descrition Lenguage) Veriilog Otros Departamento de Defensa de los EEUU Cadence AHDL Altera Norma IEEE 1076 (1987) Norma IEEE (1995)

9 Características de los HDL estructurados Capacidad multinivel Niveles de jerarquías Capacidad de combinar descripción funcional y de comportamiento Instrucciones que definen una sintaxis independiente del nivel Independencia tecnológica. No depende de la forma de realización física posterior Universalidad Compatibles con gran número de herramientas CAD Facilidad de comprensión y lectura Simplifica la documentación

10 Sistemas CAD CAD Altera Xilinx Lattice MAX+PLUS II Quartus Foundation ispdesignexpert

11 Diagrama básico de un proceso de diseño

12 Diagrama detallado de un proceso de diseño Diseño Lógico I

13 Diseño Jerárquico en HDL El diseño de sistemas digitales complejos se simplifica si se lo divide en módulos mas sencillos. Se encuentran las soluciones de estos módulos simples. Luego se las une y se encuentra la solución global. Entre las alternativas par a unir las soluciones simples se tiene: 1) Unir en un diseño esquemático dos módulos HDL 2) Unir en un único diseño HDL, mediante la incorporación de componentes, los HDLs de componentes mas simples. 3) También es posible combinar módulos descriptos en HDL, gráficamente o temporalmete. PROYECTO

14 Diseño Jerárquico en HDL. Ejemplo: Decodificador de un contador mod 5 Un decodificador detecta un estado de conteo mediante un patrón de bits únicos para ese estado. La tabla de funcionamiento del decodificador de contador es: Clock (entrada) Conta (Señal intermedia) Deco (Salida)

15 Diseño Jerárquico en HDL. Ejemplo: Decodificador de un contador mod 5. Componentes simples Contador + Decodificador

16 Diseño Jerárquico en HDL. Ejemplo: Decodificador de un contador MOD 5. Componentes simples. Simulación Contador Decodificador

17 Diseño Jerárquico en HDL. Decodificador de un contador mod 5. Editor gráfico y simulación

18 Diseño Jerárquico en HDL. Decodificador de un contador MOD 5. HDL y simulación Diseño Lógico I