SISTEMAS DE ADQUISICIÓN Y TRATAMIENTO DIGITAL DE SEÑALES

Transcripción

1 SISTEMAS DE ADQUISICIÓN Y TRATAMIENTO DIGITAL DE SEÑALES 1. Ventajas de las técnicas digitales Tendencia a la sustitución de los sistemas analógicos de procesamiento de señales por otros digitales basados en procesadores integrados (en particular DSP - digital signal processor). Ventajas de los sistemas digitales: $ Programabilidad: cambio en la función sin modificaciones en el hardware. Facilidad en las actualizaciones por la flexibilidad de las estructuras digitales. $ Estabilidad: en funcionamiento continuo, los componentes analógicos quedan afectados por temperatura y edad. En particular, las R quedan afectadas por la temperatura y los C son susceptibles a modificaciones en las características de los dieléctricos. Esto implica introducir mecanismos a veces complejos de compensación. Los procesadores digitales son más robustos frente a variaciones de los componentes; además, pueden incluir los mecanismos de compensación necesitados por componentes analógicos y mecánicos de todo el sistema. $ Repetibilidad: en el caso de los sistemas digitales, ante una entrada dada toda copia de una sistema da el mismo resultado. Los componentes analógicos tienen tolerancias (dispersión de valores en el proceso de manufacturación), que producen diferentes salidas ante una misma entrada. Esto exige el tener que realizar un ajuste previo (calibración). $ Implementación sencilla de algoritmos adaptativos: los sistemas digitales pueden adaptarse fácilmente a cambios de entorno, actualizando los parámetros de procesamiento. $ Códigos correctores de errores: en funciones de recuperación y transmisión de señales (inclusión de redundancia en la señal). $ Prestaciones (performance): ciertas técnicas no pueden ser implementadas por medio de sistemas analógicos, como ciertos filtros banda eliminada o de fase estrictamente lineal. $ Compresión de datos: Mediante las técnicas digitales, puede llevarse a cabo una compresión sin pérdidas de señales o imágenes (para transmisión o almacenamiento), lo que no es posible con los analógicos. Limitaciones prácticas: $ Sobre todo la velocidad de proceso: mayores velocidades comportan mucho mayor coste, sólo justificable en ciertas aplicaciones. En resumen: Las mejoras más significativas en los sistemas de tratamiento de señales pueden atribuirse a la disponibilidad de procesadores integrados con cada vez mayores prestaciones de procesamiento, cuya viabilidad económica ha sido facilitada por las mejoras en las tecnologías microelectrónicas y la reducción de las geometrías de los dispositivos. Tal fue la euforia sobre la influencia venidera de la tecnología digital a comienzo de los años 80, que se decía que los únicos componentes analógicos que pronto se necesitarían serían: amplificadores operacionales ideales (ancho de banda infinito y características DC impecables), y convertidores analógico-digitales (convertidores A/D) multibit sin errores de conversión. Sin embargo, los avances paralelos en las técnicas y sistemas analógicos condiciona todavía el que hayan de hacerse consideraciones cuidadosas sobre la arquitectura y el 1

2 particionamiento de los sistemas. La realidad hoy día es una tendencia hacia la fabricación de sistemas mixtos (analógicos-digitales) en un solo integrado.. Esquema general de un sistema digital de procesamiento de señales Dificultad a solventar: $ Transformación de señales de naturaleza continua en secuencias de valores de un código numérico. $ A la salida de estos sistemas ha de recuperarse la naturaleza continua de las señales. Las funciones relacionadas con estas transformaciones corresponden a la categoría de funciones de adquisición de datos. El esquema general de un sistema digital de procesamiento de señales se muestra en la transparencia #7, y en él se incluyen las funciones de adquisición de datos. Antes de esta cadena estarían las funciones estrictamente analógicas de acondicionamiento de las señales procedentes de los sensores (aislamiento, amplificación, filtrado, excitación de transductores, linealización, etc.). 3. Muestreo y cuantización de una señal analógica El cambio de naturaleza de una señal analógica (continua en tiempo y en valor) para transformarla en una secuencia de valores numéricos, requiere someterla a una doble operación: muestreo (discretización en tiempo) y cuantización (discretización en valor). La cadena de operaciones necesarias para estas transformaciones, y un aspecto del efecto que producen, se muestra en la transparencia # Muestreo de una señal analógica Muestreo: transformación de una señal analógica en una secuencia de muestras, representativas del valor que toma la función en instantes discretos de tiempo, normalmente equiespaciados. El muestreo puede ser: $ Muestreo en tiempo real (ideal uniforme). Todas las muestras se obtienen de forma sucesiva en el tiempo, y la frecuencia de muestreo impone el límite del ancho de banda reproducible. Es el único método cuando se trata de adquirir señales aleatorias o procesos transitorios. $ Muestreo en tiempo equivalente. La señal se va formando después de sucesivos ciclos de muestreo sobre diferentes instancias de la señal de entrada, que debe ser repetitiva. Pueden conseguirse anchos de banda de la señal promedio netamente superiores a la frecuencia de muestreo. Muestreo por un tren de pulsos: el aspecto gráfico de la señal muestreada en el dominio del tiempo se muestra en la transparencia #10. La expresión de la señal muestreada por el tren de pulsos, y su transformada de Fourier expresada en términos de la transformada de la señal continua, se desarrolla en las expresiones de la transparencia #11. Se comprueba que el efecto del muestreo por un tren de pulsos en el dominio de la frecuencia da lugar a una repetición del espectro de la señal continua, que se muestra en la transparencia #1. Se define la frecuencia de Nyquist como el mínimo valor de frecuencia de muestreo necesario para poder reconstruir la señal de entrada sin pérdida de información; su valor es dos veces la frecuencia máxima de la señal de entrada, lo que implícitamente exige que la señal analógica esté limitada en banda. Si el muestreo se realiza por medio de un tren de impulsos (pulsos infinitamente estrechos), el espectro resultante consiste en la repetición de espectros idénticos en amplitud (coeficientes c k

3 idénticos). El efecto de una frecuencia de muestreo menor que la frecuencia de Nyquist producirá un solapamiento (aliasing) de espectros. El aliasing es un efecto que queda patente en cualquier película; los álabes del rotor de un helicóptero parece que rotan lentamente, y a veces al revés. El efecto del aliasing en una señal armónica pura conlleva en la reconstrucción la consideración del alias como la señal real; en otras palabras, la reconstrucción por filtrado pasa-baja recuperará este alias y no la señal original. Si el aliasing opera sobre una señal de espectro complejo, el resultado será una suavización de la señal reconstruida, lo que puede significar la pérdida de eventos de interés. La suposición de limitación en banda de la señal de entrada normalmente no se cumple; incluso aunque las frecuencias de interés sí verifiquen esta condición, el ruido de alta frecuencia puede propiciar el aliasing. Para limitar de forma efectiva en banda la señal de entrada a un sistemas de adquisición de datos de cara al muestreo, es necesario utilizar filtros anti-aliasing, que eliminan componentes armónicos por encima de la máxima frecuencia de interés. Más que eliminar, realmente se trata de hacer que los niveles de estos armónicos de hagan inferiores al umbral de discernibilidad de la señal de entrada. El orden del filtro dependerá de la forma del espectro de la señal analógica, de la frecuencia de sobremuestreo, en relación con la máxima frecuencia de interés de la señal, y del número de bits de cuantización, que impone un límite superior al ruido permisible de entrada. Ejemplo 1. Suponer que tenemos una señal con una banda de frecuencias de interés entre DC y 100Hz (en la que cae -3dB), a partir de cuya frecuencia cae con 1dB/octava. Suponer que la señal será digitalizada con un ADC de 10 bits de resolución (1/104), y que tiene una banda de frecuencias de interés que llega a 00Hz. Diseñar el filtro anti-aliasing. Lo primero es seleccionar la frecuencia de muestreo, que deberá ser superior a 400Hz; cuanto más cercana sea esta frecuencia a estos 400Hz más complicado será el diseño del filtro; por el contrario, cuanto más alta sea la frecuencia mayor será el número de muestras a procesar. Los diseños prácticos normalmente tienen frecuencias de muestreo entre 3 y 10 veces la mayor frecuencia de interés. Así, la frecuencia de muestreo podemos seleccionarla a 800Hz (4 veces la frecuencia de interés). La frecuencia de corte del filtro anti-aliasing deberá ser en torno a los 00Hz (o superior). Para obtener un error de solape mínimo, la atenuación del filtro debe ser lo suficientemente alta a 600Hz (cuyo alias viene a los 00Hz, que es la máxima frecuencia de interés de la señal) como para que la señal residual sea menor que la amplitud correspondiente a la mitad del bit menos significativo (ver el apartado de requisitos de la relación señal-ruido). De la tabla de SNR en función de los bits de cuantización, para 10 bits de cuantización esto representa un factor de atenuación de aproximadamente 60dB respecto a escala completa en una entrada bipolar. Sin embargo, ya se obtiene aproximadamente 31dB de atenuación del propio espectro de la señal a 600Hz, por lo que sólo quedan 9dB a consignar para el filtro. Es decir, este filtro debe tener una caída de 3dB a 00Hz y 9dB a los 600Hz.Con un filtro de Butterworth de 4º orden se conseguirían unos 38dB a esa frecuencia, lo que soluciona el problema. 1 Una aproximación alternativa a los filtros anti-aliasing consiste en el filtrado digital, posterior a la conversión A/D. Se introduce un filtro sencillo analógico anterior al muestreo, y la frecuencia de muestreo se elige muy alta para conseguir un pequeño error de solape. A continuación, la secuencia de muestras se filtra digitalmente al ancho de banda mínimo permitido, y finalmente las muestras de salida del filtro digital son decimadas en tiempo (se toma 1 de cada n muestras y el resto se ignoran). En telefonía suelen utilizarse este tipo de esquemas. Finalmente, si el sistema devuelve señales analógicas como consecuencia de una conversión D/A de secuencias de muestras, a la salida del sistema es necesario un filtro de reconstrucción, para recomponer la señal analógica de salida, que es ofrecida por el sistema en escalones (retención de orden cero). Para ello se aplica un filtro pasa-baja que selecciona el primer espectro. 1 Este ejemplo de diseño de filtro anti-aliasing puede verse en el texto Signal Processing Handbook. C.H. Chen. Marcel Dekker (página 3). 3

4 3.. Cuantización de las muestras Una vez obtenidas las muestras (discretización de la señal en tiempo), es necesario asignar a cada muestra de un código binario que permita su tratamiento digital, para lo que es necesaria una discretización de su valor. Esta operación se denomina cuantización y se lleva a cabo mediante un convertidor A/D. Para la cuantización se definen unas bandas en las que se clasifican las muestras obtenidas; cuantas más bandas se establezcan, la señal analógica quedará descrita de forma más precisa. Según sean estas bandas, la cuantización puede ser de dos tipos: $ Uniforme: todas las bandas tienen la misma anchura. $ No uniforme: la anchura de las bandas varía en función de la zona del rango de entrada. En relación con la cuantización se pueden definir los siguientes conceptos: $ Margen de entrada (M): diferencia entre el mayor y menor valor aceptados en la entrada. $ Intervalo de cuantización (q): diferencia entre el mayor y menor valor de la entrada a los que se le asigna el mismo código de salida. $ Resolución (n): Número de códigos de salida. Tomando como referencia una cuantización uniforme, si se comparan los niveles resultado de la cuantización con la forma de onda original, se aprecia que se produce un error (o ruido) de cuantización, tal y como queda patente en las transparencias #0 y #1. Este error puede disminuirse en términos absolutos en casi todo el margen de entrada introduciendo en la cuantización un offset de la mitad del intervalo de cuantización (ver transparencia #). A veces, para mejor representar la señal analógica original, incrementar el número de niveles no es lo mejor. Es necesario recurrir a esquemas no uniformes de cuantización, con más niveles donde hay más variaciones, y menos niveles donde no hay mucho cambio (esquemas logarítmicos de conversión A/D); de esta manera se hace variar la cuantificación de forma proporcional al nivel de entrada. Este es el caso de las señales de voz, con gran diferencia de niveles entre los sonidos intensos y los débiles, y cuya cuantización puede optimizarse mediante operaciones directas e inversas de pre-énfasis Requisitos de la relación señal-ruido (SNR) La calidad de los datos introducidos por un sistema de adquisición de datos depende de la relación señal-ruido (SNR) y de la resolución de la cuantización. Las contribuciones al ruido incluyen: el ruido del amplificador, el ruido por solape de espectros, las fuentes de banda ancha que mezclan componentes de ruido con el espectro de la señal, y el ruido en modo común. Para conseguir un SNR compatible con una cuantización de n bits (resolución 1/ n ) se requiere que el ruido sea menor que la mínima señal discernible (p.e., menor de 0.5/ n si la escala completa es 1). Así, si la tensión de ruido (V n ) es tratada como una onda seno equivalente, esto es, V n (rms)=0.5/( n 1/ ), mientras la señal es una entrada continua de escala completa, el SNR puede escribirse como: Ps Vs 1 n+ 3 n+ 3 SNR = = = = SNR(dB) = 10log = 6.0n + 9dB 1/ P V n n n ( 0.5 / ) Para 10 bits de cuantización, el SNR de entrada requerido resulta aproximadamente 69dB. Si la señal es una sinusoidal con excursiones positivas y negativas de escala completa, cada una igual a la mitad del rango de entrada del convertidor, el requisito de SNR es: V 0.5 / 1/ s n n SNR = = SNR(dB) = 10log = n 1/ V = n 0.5 / 6.0n db La tabla de la transparencia #5 muestra los requisitos mínimos del SNR de entrada para cumplir 4

5 con una calidad de n bits de la señal de entrada. Los valores SNR mostrados en la tabla son valores rms, adecuados si se refiere a un uso estadístico (colectivo) de las muestras. Cuando el valor de cada muestra es importante individualmente, debe considerarse el SNR de cada muestra, en cuyo caso hay que considerar que el ruido es normalmente una señal aleatoria con una relación elevada pico-rms. Para ruido gaussiano, la probabilidad (o nivel de confianza) de que el SNR instantáneo sea igual o mayor que el valor rms es el 68% (1σ). Conseguir un nivel de confianza mejor requiere que el nivel de ruido rms se disminuya. Elevar la probabilidad en las muestras individuales al 99.9% exige ir hasta un valor de 3.3σ en la distribución gaussiana, lo que da lugar a que en las muestras individuales el SNR deba ser 3.3 veces mayor que el valor rms. En decibelios esto significa que el SNR debe ser 0log3.3/ 1/ =7.4dB mayor que los valores dados en la tabla. Si no se puede conseguir este SNR mínimo de entrada, puede realizarse un post-procesamiento digital para mejorar el SNR, siempre que la señal de entrada sea repetitiva y el ruido aleatorio. El SNR puede incrementarse promediando sobre un número de ciclos de los datos. Dado que los ciclos repetitivos de la señal se suman de manera coherente, la tensión de la señal procesada puede considerarse proporcional a m (número de ciclos promediados). El ruido aleatorio, sin embargo, se suma de forma no coherente, resultando en una adición rms (adición de potencia, no de valor instantáneo, en este caso). Así, a la entrada del promediador: V s Vsm SNR = in y a la salida: SNR promediado = = m( SNRin ) V 1 / n Vnm Claramente, cuanto mayor sea el número de ciclos (mayor intervalo temporal de señal), mayor será el SNR que puede conseguirse. Este promediado es en cierto sentido el equivalente digital (para señales repetitivas) a la integración analógica SNR intrínseco de la cuantización (SER) Cuando la señal de entrada a la cuantización excede los requisitos mínimos del SNR, el factor limitativo del SNR es el error de cuantización. El error de cuantización puede contemplarse como una señal de ruido e(n) añadida a la secuencia de muestras representativa de la señal de entrada (ver transparencia #6). La potencia P e, o valor cuadrático medio de e(n), puede evaluarse directamente integrando sobre un periodo: + q / 1 q e ( n) = ( q) dq = avg q 1 q / donde q es la resolución del cuantizador, es decir, 1/ n. El SNR intrínseco o SER es P s /P e. Para una señal de entrada tipo seno, cuya amplitud se extienda en todo el rango dinámico de entrada: SER = V s e ( q) avg = ( 1/ ) 0.5/ 1.5 ( n = ) q /1 n ( ) = 6.0n dB SNR(dB) = 10 log1.5 expresión que se refieren a valores rms. Así, para una cuantización de 10 bits el SER será de 6dB para una señal tipo seno. Si la señal presenta relaciones pico-rms elevadas (como el el caso de voz, música o procesos aleatorios), el SER queda reducido. Para señales gaussianas, se aplicará el mismo razonamiento del apartado anterior, disminuyéndose 7.4dB el SER para conseguir un nivel de confianza del 99.9%; en el caso de una cuantización de 10 bits se pasarían de los 6dB de la expresión para la entrada seno a 54.6dB. 5

6 La tabla de la transparencia #7 proporciona los valores de SER de diferentes resoluciones de cuantización, para una entrada seno. Representan los mayores valores que pueden conseguirse de SNR en la salida del cuantizador, con independencia cuán alto sea el SNR de entrada. 4. Funciones electrónicas previas a la conversión A/D Antes de abordar la cuantización de muestras mediante un convertidor A/D, es necesario contar con una serie de funciones electrónicas que preparen las señales analógicas procedentes de los transductores. Son las funciones previas en todo sistema de adquisición de datos y se agrupan en tres tipos: $ Funciones de acondicionamiento analógico: constituyen el interfaz entre la salida de cada sensor y el sistema de adquisición de señales. $ Multiplexor analógico: que permite adquirir varios canales de señal utilizando un único A/D. $ Amplificador de muestreo-retención (sample-hold): que ha de mantener las muestras el tiempo suficiente para garantizar la operación del conversor A/D. La disposición de estas funciones en un sistema de adquisición de datos puede ser diferente, según las necesidades, siendo posibles al menos cuatro configuraciones: $ Cada sensor cuenta con su propio subsistema de acondicionamiento de señal, cuya salida es multiplexada para entrar a un único S&H. Esta configuración se usa en aplicaciones donde el decalaje temporal (time skew) entre muestras de los canales no es importante. $ Cada canal incluye hasta su propio S&H, siendo multiplexadas las salidas de éstos para entrar a un único conversor A/D. Se utiliza en: aplicaciones donde dicho decalaje es crítico. $ Cada canal incluye hasta su propio conversor A/D dedicado, para aplicaciones de muy alta velocidad. Esta también es la aproximación utilizada con diseños sigma-delta. $ La salida de los sensores es directamente multiplexada antes de entrar al subsistema de acondicionamiento. Esta configuración es aconsejable en aplicaciones con múltiples sensores de características de salida parecidas, y donde la velocidad de adquisición es muy baja, dado que es necesario respetar los tiempos de establecimiento del subsistema de adquisición de señal ante cada nueva selección del multiplexor Acondicionamiento analógico Tareas llevadas a cabo por un sistema de acondicionamiento analógico de señales: $ Escalado de las salidas de un transductor para ajustarlas al rango de entrada del convertidor A/D. $ Llevar el ruido acoplado o inducido en las entradas a un nivel suficientemente bajo, contribuyendo él mismo a este ruido de forma insignificante. $ Adaptación del espectro de frecuencias de la salida del sensor para que puedan obtenerse muestras digitales válidas a la frecuencia diseñada de muestreo. Las funciones electrónicas generales de acondicionamiento y los transductores 3 que suelen utilizarse en los sistemas de instrumentación se resumen en las transparencias #3 y # Multiplexor analógico Nace de la necesidad de utilizar un único elemento de conversión A/D para adquirir varias Un resumen de estas funciones se puede encontrar en el documento Data Acquisition (DAQ) Fundamentals, de National Instruments. 3 Una revisión de estos transductores puede encontrarse en el documento Signal Conditioning Fundamentals for Computer-Based Measurement Systems, de National Instruments. 6

7 señales de diferentes fuentes. Es necesario intercalar las muestras de los diferentes canales (multiplexado en tiempo) y ofrecerlas ordenadas al circuito de muestreo. El concepto de multiplexado en tiempo se ilustra en la transparencia #34, así como el esquema cíclico de selección entre fuentes de señal. El problema electrónico asociado se centra en la implementación de un conjunto de conmutadores analógicos que han de ir abriéndose de forma sucesiva. Estos conmutadores analógicos pueden implementarse con elementos electro-mecánicos (relés) o mediante dispositivos de estado sólido. El esquema que se muestra en la transparencia #34 está construido con puertas de transmisión CMOS gobernadas por un temporizador Amplificador de muestreo-retención (sample-hold) El muestreo necesita que el valor de la muestra de señal se mantenga el tiempo necesario para permitir la conversión A/D. El circuito que muestrea la señal y mantiene el valor de las muestras es el amplificador de muestreo-retención, que en la terminología anglosajona suele denominarse sample&hold. En realidad los circuitos físicos no realizan una función pura de muestreoretención, que implicaría un tiempo de muestreo infinitamente estrecho. Son más bien circuitos del tipo track&hold, donde la señal se hace aparecer en la salida durante intervalos finitos de tiempo, tal como se aprecia en la transparencia #36. Los tiempos característicos de esta función electrónica se ilustran gráficamente en la transparencia #37, y más en detalle en la transparencia # Convertidores A/D y D/A Son las funciones encargadas de traducir muestras en valores de un código binario (conversión A/D), y de reconstruir muestras analógicas a partir de un código binario (conversión D/A). Comenzaremos viendo los convertidores D/A, a pesar de ser posteriores en la cadena de medida, dado que representan bloques constructivos en el diseño de los convertidores A/D Convertidores D/A Características básicas que definen un convertidor D/A: $ Resolución, en términos del número de bits de entrada. $ Conversión unipolar o bipolar. $ Código utilizado en la información digital de entrada. $ Tiempo de conversión $ Tensión de referencia externa o interna. Si es externa y puede ser variada en ciertos márgenes, la tensión de salida viene afectada por este factor, constituyendo un D/A multiplicador. Tipos de convertidores D/A: 1. Convertidores D/A con estructura multiplicadora con fuentes de corriente o resistencias ponderadas. Cuando la información digital viene dada en código binario natural, se puede recurrir a una estructura en la que los bits conmutan la aportación de corriente a través de fuentes de corriente controladas o resistencias ponderadas, cuyo valor depende de la posición del bit del código. Si la tensión de referencia se proporciona de forma externa, entonces se trata de verdaderas estructuras multiplicadoras (en dos o cuatro cuadrantes). 4 Un listado detallado de estos tiempos característicos junto a su significado puede encontrarse en las páginas 437 y siguientes de la referencia Design with OperationalAmplifiers and Analog IC (3e). S. Franco. McGraw- Hill

8 Tienen la ventaja de la rapidez, con tiempos de establecimiento del orden de 100ns. Tienen el inconveniente de tener que utilizar resistencias de valores muy distintos con elevada precisión y estables con la temperatura, lo que es difícil de conseguir en tecnología monolítica. Esto limita su aplicabilidad hasta los 8 bits.. Convertidores D/A mediante redes de resistencias en escalera R-R. Con este esquema se evita el inconveniente de las resistencias ponderadas. La corriente que circula por cada resistencia es la mitad que por la anterior, consiguiéndose el mismo efecto. 3. Convertidores D/A por generación de impulsos (sobremuestreo) o bit stream Los tipos de convertidores D/A anteriores (directos) tienen la desventaja de que el MSB debe ser extremadamente preciso (un DAC de 16 bits, p.e., debe tener una precisión en el MSB de un factor de ). Calibrar la salida de una fuente de corriente en esta precisión es algo muy complicado, e igual si hablamos de resistencias ponderadas. Para disminuir el número de fuentes o resistencias calibradas de los métodos directos, se puede recurrir a métodos indirectos, como la generación de impulsos. Estas técnicas implican un sobremuestreo respecto a la frecuencia de salida de las muestras para permitir el uso de convertidores de menor precisión; se incrementa de forma efectiva la resolución del convertidor de referencia a costa de incrementar el muestreo. Los conceptos detrás de este tipo de convertidores son simples. Supongamos una señal de entrada de n bits a una frecuencia f in. La primera parte de cualquier convertidor de este tipo es un integrador (ver transparencia #45) que en su forma más simple sólo suma el valor previo al actual. El siguiente paso es re-cuantizar el nuevo valor en (n-) bits, truncando los dos últimos bits del valor. La salida de este módulo es realimentado y sustraído de la siguiente entrada de muestra, lo que permite compensar el error introducido por la truncación. Esta operación se repite 4 veces ( ) para cada muestra de entrada. El resultado de todo ello es que obtenemos cuatro salidas que son cuantizadas en (n-) niveles, es decir, más muestras con menor precisión. Esta técnica puede extenderse, obviamente, incrementando el número de muestras extra por ciclo de entrada. En la mayor parte de los sistemas la salida del sistema sobremuestreado es una representación en 1 bit de la señal original, en forma de modulación de densidad de pulsos (PDM); se trata de una secuencia de pulsos modulados tanto en posición como en anchura (ver transparencia #46). En algunos convertidores, sin embargo, el DAC produce una modulación en anchura de pulsos (PWM), donde sólo se modula la anchura de los pulsos. La ventaja de esta última técnica es que es mucho más simple, y sólo es necesario un filtro pasa-baja para convertir el tren de pulsos de salida en una señal analógica. En el caso de los sistemas PDM es necesario utilizar un circuito más sofisticado: el DAC de 1 bit se realiza mediante una red de condensadores conmutados seguido por un filtro pasabaja para producir una señal analógica suavizada de salida. El principio básico de sobremuestreo, con una modulación en anchura de pulsos (PWM), se ilustra esquemáticamente en la transparencia #47. El esquema simplificado de bloques de convertidor D/A con generación de las señales PWM se ilustra en la transparencia #48; el número de pulsos en que la salida del comparador estará en alta dependerá del número de ciclos en los que el contador presente una cantidad menor que el código digital presentado. Para que el rizado de la tensión analógica sea menor que el error del convertidor, es necesario que la constante de tiempo del filtro sea muy superior al periodo de conversión. Conviene que la frecuencia del oscilador sea lo más elevada posible. Una alternativa ventajosa al contador para generar el bit-stream, son los generadores de señales binarias pseudoaleatorias, con distribuciones normalmente gaussianas. Esto da 8

9 lugar a los esquemas PDM, que mejoran las características dinámicas de los convertidores. El esquema de bloques en esta aproximación se ilustra de forma simplificada en la transparencia #49. El diagrama de bloques básico de un convertidor D/A bit stream PDM se muestra en la transparencia #51. En el bloque de sobremuestreo se han añadido tres señales, una de ellas la de dither, que no es más que una señal de ruido. Examinemos los efectos de esta señal. Tomemos la señal analógica de la figura inferior de la transparencia, que podría representar una componente de alta frecuencia y baja amplitud de una señal de audio. Con el nivel menos significativo de cuantización esta señal se asignaría a 1 en todo el periodo, existiendo una diferencia significativa entre la media de la nueva señal digital y nuestra señal original, lo que produce un cambio de percepción auditiva. Una manera de evitar esto es proporcionar un mayor número de niveles de cuantización, pero es realmente necesario?. Este tipo de señal en sistemas de audio es muy similar a un ruido y puede representarse por una secuencia digital pseudo-aleatoria. Así, podemos recrear algunas de las variaciones por debajo del umbral del bit menos significativo añadiendo una secuencia digital pseudo-aleatoria al LSB de la secuencia de bits de la señal cuantizada. Por último queda hacer algún comentario sobre los esquemas de interpolación. Si quisiéramos reducir una señal de audio a sólo un bit, por ejemplo, una cuantización de 16 bits con una frecuencia de muestreo de 44.1KHz (frecuencia de los CDs) requeriría una frecuencia de , es decir, aproximadamente 3GHz, frecuencia que resulta difícil de implementar incluso con la tecnología actual. Así, la mayoría de los convertidores por sobremuestreo pueden ser divididos en dos categorías: los que sobremuestrean a palabras de más de un bit, y los que combinan técnicas puras de 1 bit con interpolación. El sobremuestreo por interpolación era muy popular en sistemas de audio digitales hace algunos años, y el diagrama de bloques se muestra en la parte superior de la transparencia #53. Dado que la interpolación que cabe relaizar es la lineal (valor promedio entre dos muestras consecutivas), y dado que las señales analógicas reales distan de estar formadas por tramos rectos, cada etapa de interpolación es seguida por un filtro pasa baja, para suavizar las discontinuidades en pendiente. La desventaja del sistema indicado es que requiere un DAC de 18 bits, lo que ya se ha comentado que impone serios problemas en cuanto a la precisión de los componentes. Esta es la razón por la que en general la interpolación va mezclada con sobremuestreo (ver esquema de Philips de la figura inferior de la transparencia #53) En los convertidores D/A se producen errores, debidos a factores como la forma de hacer la conversión, los componentes (no ideales) utilizados en los circuitos de conversión y las condiciones operativas: $ Error de ganancia: la recta sobre la que descansa la escalera de conversión se desvía de la recta teórica del convertidor, tal como se ilustra en la transparencia #54. $ Error de decalaje (offset): la recta característica no pasa por el origen (ver transparencia #55). $ Error de monotonía (no linealidad diferencial): cada incremento de un bit debe producir un aumento de nivel en la tensión de salida, y esto puede no ser así, tal como se ilustra gráficamente en la transparencia #56. $ Error de transición: falta de continuidad en la tensión de salida cuando se producen determinados cambios en los bits de la palabra de entrada, por ejemplo, como consecuencia del tiempo de paso a conducción de las fuentes de corriente (ver transparencia #57). 5.. Convertidores A/D 9

10 Son los circuitos electrónicos encargados de llevar a cabo la cuantización de las muestras obtenidas de la señal analógica. Existen diferentes tipos de convertidores A/D, cuya utilidad en cada caso dependerá de las características de las aplicaciones de conversión. La selección de un tipo u otro de convertidor A/D depende de tres factores: $ Velocidad de conversión (número máximo de conversiones por segundo). $ Resolución, o número de bits del convertidor. $ Coste. Las clases generales en que podemos clasificar los convertidores A/D son: $ De conversión directa, que se basan en la comparación de la entrada con una tensión de referencia (flash). $ Basados en métodos indirectos, mediante la transformación de la tensión de entrada a una variable intermedia (por ejemplo, tiempo, dando lugar a estructuras en rampa y doble rampa). $ Estructuras realimentadas (convertidores de aproximaciones sucesivas) $ Convertidores sigma-delta, basados en el sobremuestreo de la señal de entrada. $ Estructuras pipeline. Convertidores A/D flash Son convertidores paralelo, aptos para las aplicaciones donde se necesitan muy altas frecuencias de muestreo (hasta decenas o centenares de megaciclos), en aplicaciones como la conversión de señales de vídeo, los osciloscopios digitales, el análisis de señales de radar o el TAC (tomografía axial computarizada). Un esquema de este tipo de convertidores se muestra en la transparencia #59. El esquema consiste en una cadena de comparadores, que van recibiendo entradas de una escalera de resistencias, comparadores cuya salida se introduce a un circuito codificador (encoder), que dará un valor binario representativo de la comparación más alta superada. Se puede minimizar el error de cuantización eligiendo de forma apropiada los valores de las resistencias que ocupan los extremos de la cadena (ver transparencia #60). Convertidores en rampa y doble rampa Los convertidores A/D en rampa simple utilizan una estructura integradora a corriente constante (rampa lineal) para transformar el valor analógico de entrada en una medida de tiempo, que se determina mediante un oscilador de frecuencia fija seguido de un contador. El esquema se ilustra en la transparencia #61. La estructura en rampa simple es susceptible de presentar errores debido a variaciones en los componentes (en particular el condensador) y derivas en la frecuencia del oscilador. Por esta razón son mucho más usuales las estructuras en doble rampa, donde estos errores se compensan por medio de una doble integración. En la primera rampa, la tensión del condensador comienza en cero y se carga durante una cantidad de tiempo fija a una corriente que depende de la tensión de entrada. A partir de ahí, en una segunda fase, se descarga a corriente constante durante un tiempo que es medido por un contador (ver el esquema de la transparencia #6, y las expresiones correspondientes en la transparencia #63, donde n representa las cuentas de reloj del tiempo fijo o carga, y N las del tiempo variable o descarga). Son convertidores muy precisos, y pueden producir altas resoluciones, ya que aseguran que la mayor parte de las variaciones de componentes quedan canceladas; sus errores por tanto son pequeños. Las desventajas son su lentitud (necesitan un número de ciclos igual al número de niveles de cuantización de la señal de entrada), y que generalmente son más caros que otras alternativas como la de aproximaciones sucesivas. Sus campos principales de aplicación son: la 10

11 instrumentación digital (multímetros, visualizadores de panel) y el control industrial, con pocas exigencias en velocidad y mayores exigencias en estabilidad y precisión. Aproximaciones sucesivas. Son circuitos de conversión que utilizan como uno de los módulos un convertidor D/A en una estructura realimentada. Producen una salida de n bits en n ciclos, comparando sucesivamente la entrada con la salida de un convertidor D/A, dividiendo cada vez el rango por la mitad (variando de bit en bit, del más al menos significativo). El esquema general se ilustra en la transparencia #64. Una implementación del registro de aproximaciones sucesivas se ilustra en detalle en la transparencia #65. Son convertidores relativamente baratos, y generalmente precisos y rápidos. Los tiempos de conversión varían de menos de 1µs a 0 µs, con una precisión entre 8 y 1 bits. Son recomendados en el rango de los kilociclos a los cientos de kilociclos. Adolecen de excesiva sensibilidad a espigas en la entrada, y de lentitud en el seguimiento de los cambios en la señal de entrada Convertidores A/D sigma-delta Se trata de un tipo de convertidores muy diferentes de los revisados hasta aquí, que presentan gran interés en aplicaciones en las que las señales convertidas han de ser introducidas para su tratamiento en procesadores digitales de señales (DSP). Este interés radica en que pueden ser integrados sin demasiadas dificultades en un único chip con estos procesadores, dado que su diseño es predominantemente digital (en torno a un 90% del área de silicio ocupada), y presentan unas buenas características de resolución y rechazo al ruido, con un coste económico bajo. Se basan en un concepto introducido en 196, la modulación sigma-delta, pero que hasta la llegada del VLSI no fue tecnológicamente posible su implementación en la práctica, y en la actualidad tienen un enorme auge. Los ADC sigma-delta utilizan un ADC de baja resolución (cuantizador de un solo bit) con una frecuencia de muestreo muchas veces superior a la frecuencia de Nyquist (sobremuestreo), sobremuestreo que soluciona ciertos problemas de los convertidores Nyquist (no sobremuestreados), como son la necesidad de calibración estricta de componentes (que comporta a veces un ajuste láser) para obtener una buena resolución, y el estricto diseño de los filtros antialiasing. A esta estructura le sigue una decimación en el dominio digital, lo que disminuye la frecuencia de salida e incrementa la precisión. Supongamos un muestreo de una señal analógica 4 veces por encima de la frecuencia de Nyquist (ver transparencia #67). Esto presenta dos ventajas: Disminución de los requerimientos del filtro anti-aliasing. El nivel de ruido total (que podemos suponer blanco y de una potencia fija) se reparte sobre un rango de frecuencia mayor. Sobremuestreo y resolución En este punto conviene hacer un comentario sobre la influencia del sobremuestreo en la resolución efectiva de un convertidor. Si se asume que el ruido es blanco, la potencia espectral del ruido es una función de su varianza y de la frecuencia de muestreo: P ( f ) = σ / f ey e s Suponiendo un filtro ideal pasa-baja con frecuencia de corte f B, la potencia del ruido dentro de la banda será una fracción del ruido total: 11

12 σ ey f = σ e f s B El máximo SNR que puede conseguirse es: 10 log σ x SNR = = 10 log σ 10 log x σ e σ ey f s ( ) ( ) + 10.log (db) Expresando la razón de sobremuestreo en términos de una potencia de dos (f s /f B = r ), esta expresión se transforma: SNR = 10 log( σ x ) 10 log( σ e ) r (db) Lo que nos dice que cada vez que doblemos la frecuencia de sobremuestreo estaremos incrementando el SNR en 3dB muy aproximadamente, es decir, en medio bit de resolución. Podemos realizar un cálculo simple para ilustrar lo anterior. Supongamos que aplicamos una sinusoide de fondo de escala del conversor (amplitud V=1), lo que corresponde a una potencia de V /=0.5, como entrada a un convertidor A/D sobremuestreado, para una banda de audio que llega hasta los 0KHz. Supongamos una resolución de 16 bits, que corresponde a un SNR de 98dB. Si utilizamos un convertidor A/D de 8 bits en un esquema sobremuestreado, es decir, si usamos el N=8 para deducir el valor de la relación entre potencias de ruido y señal en toda la banda en la expresión previa (σ x /σ e =50dB, según la tabla de valores de SER), podremos calcular el f s requerido para conseguir el SNR requerido de 98dB, teniendo en cuenta que f B =0KHz. El resultado es de.64ghz, lo que resulta una frecuencia de funcionamiento imposible para un convertidor A/D en la tecnología CMOS actual. Veremos cómo una conversión A/D basada en una modulación sigma-delta utiliza convertidores internos de 1 bit, lo que puede hacer compatible una resolución de 16 bits con un ancho de banda de audio de 0KHz. Modulación sigma-delta de primer y segundo orden La cuantización en un bit de los convertidores sigma-delta utiliza un método derivado de una extensión de la técnica de modulación delta, basada en la codificación en un bit de la diferencia (delta) entre muestras sucesivas, más que en valores absolutos (ver transparencia #71). El integrador suele implementarse en una tecnología de condensadores conmutados, en la que estos bloques constructivos son fáciles de implementar y muy precisos, mientras que el cuantizador de 1 bit es un mero comparador. La modulación sigma-delta (de primer orden) introduce un segundo integrador en la entrada, tal como se ilustra en la parte superior izquierda de la transparencia #7. Se consigue una simplificación de la estructura moviendo el segundo integrador a la etapa de entrada lo que, dado que constituye una función lineal, no afecta a la operación del sistema. Los dos integradores pueden incluso combinarse, como se muestra en la transparencia #7. El resultado de esta operación es una señal modulada en densidad de pulsos (PDM), en la que el promedio temporal de la salida del modulador sigue a la forma de la entrada. Si consideramos el modelo de sistema lineal presentado en la transparencia #73, donde se introducen explícitamente las secuencias de señal y ruido y se traduce el significado de la integración en el dominio transformado z, se puede deducir que el efecto equivalente de este sistema es actuar como un filtro pasa-baja para la señal, y como filtro pasa-alta para el ruido, tal como puede apreciarse en la transparencia #74. En esta transparencia se describe el efecto de la transferencia del sistema sobre las secuencias de señal y ruido, tanto en el dominio transformado z como en el dominio temporal (ecuación de diferencias). El resultado es que la modulación sigma-delta redistribuye (reshape) el espectro de ruido, haciendo que su potencia sea 1 f B

13 progresivamente mayor hacia los extremos del intervalo frecuencial definido por la propia frecuencia de muestreo, es decir, lanzándolo lejos de la banda de frecuencias de interés de la señal. Se puede demostrar que la relación señal ruido se incrementa con la frecuencia de sobremuestreo, en este caso, de acuerdo con la siguiente expresión: π SNR = 10 log( σ x ) 10 log( σ e ) 10 log r 3 siendo r, igual que en el caso previo, el exponente de que surge de relacionar la frecuencia de muestreo con la frecuencia máxima de la señal (f s /f B = r ). Esta expresión nos dice que cada vez que se duplica la frecuencia de muestreo en este tipo de sistemas, se obtiene una mejora en el SNR de 9dB, lo que traducido en términos de bits equivalentes de resolución significa 1.5 bits. Con esta nueva expresión, revisemos el ejemplo previo de cálculo de la frecuencia de muestreo necesario para una resolución de 16 bits en una señal de audio. Utilizando un cuantizador de 1 bit, y aplicando las mismas condiciones de antes, la frecuencia necesaria para hacer operar este cuantizador en el esquema sigma-delta de primer orden es de 96.78MHz. Dado que se trata de un mero comparador, este frecuencia es perfectamente asequible para un elemento de este tipo en la tecnología actual CMOS. Sin embargo, para el integrador de condensadores conmutados esta frecuencia es impracticable, por lo que será necesario recurrir a esquemas de modulación sigmadelta de segundo orden para conseguir frecuencias de muestreo más razonables. El diagrama de bloques completo de un ADC sigma-delta se muestra en la transparencia #75. La salida digital sobremuestreada con el sistema descrito es pasada a un filtro de decimación (o reducción de frecuencia), que promedia los valores y produce un resultado de n bits a una frecuencia inferior. En la práctica existen problemas de ciclos límite en los moduladores sigma-delta de primer orden, que introducen tonos que los hacen raramente utilizados en aplicaciones de voz o de audio. Un problema añadido son las frecuencias exigidas a los integradores de condensadores conmutados para conseguir la precisión requerida a las frecuencias de audio, tal y como hemos visto en el ejemplo. El esquema de modulación sigma-delta de segundo orden se ilustra en la transparencia #76. La segunda etapa trabaja con representaciones más precisas de las señales que los sistemas de primer orden, lo que proporciona a su vez precisión a la salida. Esto exige, paralelamente, que los circuitos analógicos utilizados como partes constitutivas de esta estructura necesiten ser más complejos y precisos que los utilizados en la estructura previa, si se pretende que verifiquen las nuevas y más exigentes prestaciones de resolución. Esta estructura refuerza el efecto de redistribución del ruido visto en los moduladores de primer orden, consiguiendo una mejora de la relación señal ruido con el sobremuestreo. La nueva expresión es: 4 π SNR = 10 log( σ x ) 10 log( σ e ) 10 log r 5 Esta expresión nos dice que, en este caso, cada vez que se duplica la frecuencia de muestreo se obtiene una mejora en el SNR de 15dB, lo que traducido en términos de bits equivalentes de resolución significa.5 bits (uno más que en el caso de los moduladores de primer orden) Convertidores A/D pipeline En ciertas aplicaciones en donde la resolución requerida en los convertidores A/D es incompatible con otras restricciones impuestas al diseño (velocidad, consumo, alimentación,...) se recurre a estructuras en donde convertidores A/D de menor resolución se utilizan en 13

14 configuraciones en cascada para conseguir las prestaciones requeridas respetando las restantes restricciones. Se trata de las configuraciones serie-paralelo (ver transparencia #78), en donde las palabras digitales resultado de la cuantización se presentan en paralelo en la salida. Un tipo de convertidores A/D que siguen esta estructura son los convertidores pipeline, que ofrecen un excelente compromiso entre resolución, velocidad y coste. Una estructura general de este tipo se muestra en la transparencia #79, en donde cada etapa va haciendo salir un grupo de bits (de mayor a menor significación), haciendo pasar una señal analógica residuo a la siguiente etapa. En la transparencia #80 se muestra una arquitectura específica de este tipo, con 9 etapas, en la que cada una de ellas proporciona bits aparentes, si bien un sistema de corrección digital trunca el resultado a 10 bits. Cada etapa contiene sendos convertidores A/D y D/A de bits, lo que permite sustraer el valor presentado de la entrada a la etapa, y el resultado de la sustración es multiplicado por dos (lo que introduce redundancia en los valores binarios ofrecidos por cada pareja de etapas consecutivas, reduciendo la resolución real) mediante un bloque de ganancia de condensadores conmutados, que además proporciona una función de muestreo retención entre cada pareja de etapas, permitiendo un procesamiento concurrente. Esta arquitectura se ha mostrada muy efectiva en combinar alta velocidad de conversión y bajo consumo. La implementación de cada etapa pipeline se muestra en la transparencia #81. Durante el primer semiperiodo, la señal de entrada es aplicada al convertidor A/D, que tiene los umbrales de comparación representados en la figura, con un rango de la señal de entrada de V ref a +V ref. Simultáneamente, la entrada es aplicada a los condensadores de muestreo. Al final de este semiperiodo la entrada es muestreada a través de los condensadores, y la salida del convertidor A/D es almacenada en el latch. En el segundo semiperiodo el condensador C f cierra la realimentación negativa, mientras C s es conmutado a la salida del convertidor D/A. Esta configuración genera el residuo de la etapa en V o. La tensión de salida del convertidor D/A es sustraída capacitivamente del residuo, de forma que: V o C 1 + C C = 1 + C C 1 + C s f s f s f V i V i V i V + V ref ref si si si V V V i ref i > V / 4 ref < V / 4 V ref i V / 4 En la arquitectura de 1.5 bits/etapa, los dos condensadores se eligen a un mismo valor para proporcionar una ganancia de dos en la función de transferencia Comparativa en conversión A/D Ver transparencias #8 y # Circuitos integrados comerciales En primer lugar, existen dos clases de convertidores, según la salida (entrada) binaria que ofrecen: serie o paralelo. Los paralelo han de conectarse a los dispositivos de I/O paralelo, mientras que los serie pueden conectarse directamente al puerto serie, lo que hace más fácil su uso. Por este motivo, muchas aplicaciones tienden hacia convertidores A/D y D/A monolíticos serie, con ambos convertidores en un único integrado. Esta es la idea, por ejemplo, de los chips de interfase analógico (AIC), como el TLC3044 de Texas Inst., cuyo esquema se muestra en la 14 ref / 4

15 transparencia #85. Contiene todos los componentes analógicos necesarios para el procesamiento digital de señales: ADC, DAC, filtros anti-aliasing y de reconstrucción, programables en cuanto a la frecuencia de corte. Aplicaciones típicas incluyen modems, sistemas de voz y controladores industriales, con frecuencias de muestreo entre 7. y 19. Khz. A continuación presentamos circuitos integrados comerciales que implementan las funciones de conversión, en un esquema paralelo (salvo el último). En cualquier caso, una salida paralelo siempre puede serializarse para permitir su transmisión directa a un puerto serie. 1. Convertidor D/A bipolar de red R-R, DAC0800. Se trata de un convertidor-multiplicador, al recibir de forma externa la tensión de referencia de conversión. La multiplicación la realiza en dos cuadrantes. Su esquema de bloques se muestra en la transparencia #86, y su circuito detallado en la #87, donde puede observarse que está completamente realizado en tecnología bipolar. Los factores de área señalados en los transistores (mayores en los bits más significativos) corresponden a factores multiplicativos geométricos en las áreas de emisor, para facilitar el escalado de corrientes en la red R-R, ecualizando las tensiones base-emisor de los transistores. Este integrado da la salida de conversión en un formato de corriente diferencial, por lo que es necesario un amplificador diferencial de estas salidas para producir una tensión unipolar correspondiente a la palabra digital de entrada (ver transparencia #88).. Convertidor D/A CMOS de red R-R, AD758. Se trata de un convertidor D/A doble basado en el mismo principio que el circuito anterior, sólo que ahora la tecnología es CMOS y como multiplicador funciona sobre los cuatro cuadrantes. Cuenta con un buffer de entrada y dos latches que permiten realizar la conversión indistinta y simultáneamente sobre ambos convertidores, a instancias de una lógica de control que implementa un protocolo de escritura que se ilustra en la transparencia # Convertidor A/D de doble rampa, CA316. Diseñado expresamente para visualizadores de panel de tres dígitos BCD. Su salida está multiplexada, de forma que sólo necesita un decodificador BCD-7 segmentos, y tres transistores NPN de conmutación, además de los tres LEDs, que han de ser de ánodo común. Está realizado en tecnología IIL, aunque sus salidas son compatibles TTL. Su velocidad de conversión puede elegirse entre 4 y 96 muestras por segundo. 4. Convertidor A/D de aproximaciones sucesivas, ADC0801. Se trata de un convertidor CMOS de 8 bits, cuyo diagrama de bloques se ilustra en la transparencia #9. En el centro del diagrama pueden verse el registro de aproximaciones sucesivas y el convertidor D/A necesario para realimentar el esquema. Su tiempo de conversión es de 100µs, por lo que constituye un convertidor de propósito especial en un amplio rango de aplicaciones de velocidades no demasiado exigentes. 5. Convertidor A/D flash de 6 bits AD9000 Es capaz de proporcionar 75 Mmuestras/s. Las referencias de los 64 comparadores se obtienen a partir de una cadena de resistencias. El último comparador genera una señal de desbordamiento cuando la entrada excede +V REF, permitiendo una conexión en cascada para aumentar la resolución. Existe un pipeline de dos etapas, de forma que la señal digital generada por los comparadores se almacena en un registro de 64 bits antes de codificarse, dividiéndose el retardo total de propagación, y aumentando la velocidad efectiva de conversión. 6. Convertidor sigma-delta TLC30AD58C 15

16 Convertidor típico para aplicaciones de audio. Incorpora dos convertidores síncronos para la digitalización de señales en estéreo. Su frecuencia de muestreo efectiva es de 44.1 KHz y su tasa de sobremuestreo de 64. Alcanza una relación señal-ruido de hasta 80 db y una resolución de 18 bits. 6. Tarjetas de adquisición de datos: criterios de selección El esquema genérico de una tarjeta comercial de adquisición de datos se ilustra en la transparencia #95. Podemos reconocer los elementos descritos en los párrafos previos, acompañados de otros componentes subsidiarios. Sobre este esquema general cabe destacar algunos conceptos: 1. Modos de transferencia de datos. Los valores binarios proporcionados por la tarjeta deben transmitirse al microcomputador para su procesamiento. Son posibles dos métodos: Acceso directo a memoria (DMA): los datos se envían a la memoria principal del procesador por medio de un controlador de DMA, tomándolos del buffer de la tarjeta. Entrada/salida programada (PIO): es el microcomputador el que asume completamente el control de la transferencia, a través de registros de control y estado de la tarjeta.. Amplificadores de ganancia programable. La señal de cada canal de entrada ha de ser amplificada con diferentes factores, según el rango dinámico de las señales en cada caso. Se hace necesario incorporar amplificadores de instrumentación con ganancia programable (PGA) de forma digital, lo que proporciona flexibilidad y rapidez en la configuración de las entradas. Otro aspecto importante en el front-end analógico es el relativo a los modos de entrada, que esencialmente pueden ser de dos tipos: Entradas single-ended: entradas de hilo simple, donde las señales provenientes de los transductores tienen valores relativos a una tensión de referencia única para todos. Esto incrementa el número de entradas disponibles. Entradas diferenciales, necesarias cuando los ambientes de medida son ruidosos, o los múltiples sensores poseen referencias diferentes de tensión y es necesario realizar medidas diferenciales a partir de estructuras tipo puente. 3. Funciones de temporización. La adquisición de datos requiere siempre disponer de elementos de sincronización muy precisos (relojes), así como de contadores-temporizadores que produzcan patrones de tiempo periódicos programados por el microcomputador para adaptarse a cualquier patrón temporal de adquisición Factores de selección de una tarjeta de adquisición de datos Podemos enumerar los factores que permiten seleccionar una tarjeta de adquisición de datos según las características de la aplicación: Número de canales de entrada. Las tarjetas normalmente distinguen entre número de canales cuando las entradas son single-ended o diferenciales. Rechazo al modo común (CMRR). En entradas diferenciales, dependiente de los amplificadores de instrumentación. Amplitud de las señales de entrada. El rango dinámico permitido para las señales de entrada es otro parámetro importante, siendo dependiente de la ganancia programada del 16

17 amplificador de entrada. Es importante determinar si el rango dinámico definido se adecúa a la polaridad de la señal de entrada (mono o bipolar). Ancho de banda de los datos. Este es un factor que dependerá de la velocidad de toma de muestras, teniendo en cuenta el teorema del muestreo, y de las características de los filtros analógicos de entrada (anti-aliasing). Cantidad de muestras del sistema en la unidad de tiempo (throughput). El tiempo que define este throughput se establece como el lapso transcurrido entre la señal de inicio de conversión y el final del almacenamiento del dato en la ubicación especificada. Hay que acumular en este tiempo el necesario para la cuantización (tiempo de conversión del convertidor A/D), así como el tiempo de adquisición, que es el necesitado por la circuitería analógica previa (multiplexor, amplificador y S&H) para adquirir una señal de manera precisa y estabilizar los valores en los nodos. Asimismo hay que cuantificar y acumular el tiempo necesario para transferir el dato de la tarjeta a memoria (tiempo de transferencia). Normalmente la adquisición y la conversión se realizan en secuencia, por lo que estos dos tiempos se suman. Sin embargo, las tarjetas de alta velocidad pueden incrementar el throughput solapando el tiempo de adquisición con el tiempo de conversión. Resolución y precisión. El primero es un parámetro representado por el número de bits. El segundo es en realidad un conjunto de medidas relativas a los rangos de error, siendo las dos más importantes: o Linealidad: expresada en términos de fracciones del LSB. o Precisión del sistema, que típicamente se refiere a la repetibilidad, es decir, a la capacidad para capturar valores de entrada, expresada como un % de la escala completa (FSR). Depende de la resolución, e incorpora todos los elementos de la circuitería analógica de entrada. Salidas analógicas disponibles y número de entradas/salidas digitales (normalmente compatibles TTL). 6.. Tipos de errores y distorsión Los principales tipos de errores y formas de distorsión que afectan a la precisión de los sistemas de adquisición de datos se enumeran a continuación. Los tres primeros corresponden a errores o desviaciones del comportamiento estático (desviaciones de la linealidad), mientras que la última característica es una forma de distorsión, en cuanto que tiene que ver con el comportamiento dinámico: 1. No linealidad diferencial (DNL). En un sistemas ideal de adquisición de datos la transición en la entrada para pasar de un código al siguiente es exactamente 1 LSB. La diferencia entre este valor ideal y el cambio real entre códigos ante transiciones de la tensión de entrada es lo que se denomina DNL (ver transparencia #98). Tal como se observa en la transparencia, la acumulación de este tipo de errores puede dar lugar a la pérdida de códigos.. Precisión relativa Representa el error, expresado en fracciones del LSB, de los valores codificados respecto a los valores de entrada (ver transparencia #99). 3. No linealidad integral (INL). 17

18 Describe la separación de la curva ideal de transferencia del sistema de adquisición. Es una medida de la rectitud de la función de transferencia estática (ver transparencia #100). El tamaño y la distribución de los errores diferenciales determinará la linealidad integral del sistema. 4. Distorsión armónica total (THD) Da una idea del efecto del sistema sobre el contenido armónico de una señal. El THD se define como la relación de la energía de los armónicos de orden superior respecto al armónico fundamental de la señal de salida del sistema, cuando la entrada es un armónico puro. El concepto se ilustra en la transparencia # Número efectivo de bits (ENOB) Como consecuencia de los errores y distorsiones presentados en el apartado anterior, la relación señal-ruido del sistema puede no cumplir con los requisitos de calidad de una cuantización de n bits, pudiendo disminuir significativamente el SNR requerido. Para cuantificar la precisión del sistema de adquisición en estas condiciones se introduce una figura de mérito muy útil a efectos de comparación entre sistemas reales. Se trata del número efectivo de bits (ENOB) de un sistema de adquisición, que define la precisión global de un sistema de adquisición, medida como el número de bits de resolución equivalente. Para el cálculo de esta mediad baste recordar la expresión del SNR intrínseco de cuantización, que será el factor determinante de la precisión si el SNR del sistema analógico es suficientemente alto: n SNR(dB) = 10 log1.5 = 6.0n dB n = SNR 1.78 / 6. ( ) ( ) 0 Si el SNR real del sistema en conjunto es inferior a este valor, que suele ser lo usual en los sistemas prácticos con un alto número de bits de resolución, el ENOB (medida de la resolución equivalente) se estimará del valor real del SNR del sistema: ENOB SNR 1.78 / 6. ( ) 0 = real 6.3. Soluciones comerciales A modo de ilustración de las estructuras y funciones que podemos encontrar en los productos comerciales de adquisición de datos, en la transparencia #103 se presenta el diagrama de bloques de la tarjeta DAQ-516 de la firma National Instruments. En este diagrama pueden distinguirse cada una de las funciones enumeradas con anterioridad. En la transparencia #104 se muestra otra diagrama de bloques más detallado de la tarjeta DT831 de la firma Data Translation. Por último, en la transparencia #105 se ofrece el cuadro-resumen de características de las tarjetas de adquisición de la firma Data Translation. 7. Bibliografía A.M. Abo y P.R. Gray. A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter. IEEE Journal of Solid-Satate Circuits, Vol.34, no.5, pp P. Aziz, H. Sorensen y J. Van Der Spiegel. "An overview of Sigma-Delta Converters". IEEE Signal Processing Magazine. Enero, C.H. Chen. Signal Processing Handbook. Marcel Dekker N. Gray. The ABCs of ADCs: Analog-to-Digital Converter Basics. National Semiconductors C. Marven y G. Ewers. A simple Approach to Digital Signal Processing. Texas Instruments National Instruments. Data Acquisition Fundamentals. Application Note