PLANIFICACION Establecimiento: INSTITUTO SUPERIOR JUJUY Carrera: TECNICATURA SUPERIOR EN INFORMATICA CON ORIENTACIÓN EN SISTEMAS DE INFORMACIÓN

Transcripción

1 PLANIFICACION Establecimiento: INSTITUTO SUPERIOR JUJUY Carrera: TECNICATURA SUPERIOR EN INFORMATICA CON ORIENTACIÓN EN SISTEMAS DE INFORMACIÓN Asignatura: ARQUITECTURA DE COMPUTADORAS. Horas Cátedras Semanales: 4 (cuatro) Modalidad: Anual - PRIMERO Turno: VESPERTINO / NOCHE División: A Profesor: Ing. JULIO H. OLIVERA Año: OBJETIVOS: Analizar el manejo de memoria y periféricos vía interrupciones. Aplicar los conceptos de maquinas Von Neumann. Adquirir conocimientos de las distintas arquitecturas de computadoras. Conocer los principios electrónicos básicos. Lógica convencional y secuencial. Evaluar los componentes de hardware de un sistema computacional. Conocer las diferentes partes que componen una computadora de acuerdo a su Arquitectura básica. Proporcionar los elementos que de manera objetiva permitan al estudiante comparar y evaluar las arquitecturas de procesadores y computadora modernas. Identificar los elementos de la unidad central de proceso, tipos de buses, y el Funcionamiento de los sistemas de E/S. CONTENIDOS: UNIDAD 1: SUBSISTEMA UNIDAD CENTRAL DE PROCESOS Aplicar conceptos de la maquina de Von Neumann. Organización del Procesador: El Procesador. El ciclo de Instrucción. Organización Básica de Procesadores. Elementos constructivos del procesador. Máquinas que ejecutan instrucciones. Ejemplificación en procesadores típicos. Análisis del conjunto de instrucciones de procesadores de uso comercial. Concepto de máquinas CISC y RISC. Lineamientos básicos en el diseño de un procesador RISC. Análisis de prestaciones. Ejemplos. Interrupciones: tratamiento general. Interrupciones por software y por hardware, vectores, descripción y tratamiento particular de cada una. Relación entre las interrupciones y el manejo de operaciones de E/S. UNIDAD 2: SUBSISTEMA E/S Concepto de E/S y su relación con la CPU, tipos de puertos. Concepto de puerto de Entrada y Salida paralelo. Concepto de puerto de Entrada y Salida serie. Tipos de transmisión serie. Administración de los puertos por encuesta (polling) o por interrupción. Tratamiento de la CPU de las operaciones de E/S, por interrupción o por software. Transferencias de E/S por hardware, DMA, implementación. UNIDAD 3: MEMORIA. Organización jerárquica de la memoria, memoria principal y memoria secundaria. Memoria caché, concepto y descripción, análisis de prestaciones, métodos de implementación típicos, múltiples niveles. Arquitectura de cache (Mapeos). Mapeo directo; Asociativa Completa; En conjunto de 1

2 Varias Vías. Métodos de escritura: Write Back, Write Through. Cache Interna. UNIDAD 4: CHIPS DE MEMORIA. Tipos de chips de memoria. DRAM, DRAM FPM, DRAM EDO, SDRAM, RDRAM, SRAM, BSRAM. DRAM: Ciclo de refresco. Lectura de los chips de memoria. Tiempo de acceso. Organización de los chips DRAM. Paridad. SIMMs: agrupación de chips DRAM. Organización de la memoria según el procesador 8088, 80286, etc, Bancos de Memoria para Bus de 16 y 32 bits. Reglas para configurar bancos de memoria. SIMMs de 32 y 72 pines. DIMMs. EDO. SDRAM. RDRAM. Módulos SIPs. UNIDAD 5: BUSES DE COMUNICACION. Diferentes tipos de Bus y sus componentes. Diferentes ranuras de Expansión. Bus ISA: XT, AT. Buses de 32 bits: Micro canal (MCA), EISA, VESA Local Bus, PCI; El Problema del Ruido, Bus Mastering o Multiusuario, Soporte de Configuración por Software. El Bus Local. Otros Buses. UNIDAD 6: ALGEBRA DE LOS CIRCUITOS DIGIT ALES Concepción lógica básica: variables preposicionales y proposiciones, variables y funciones lógicas. Algebra de Boole: propiedades. Representación de las funciones lógicas: tabla de verdad, forma estandar o canónica, representación binaria y decimal, y representación con llaves conmutadoras. Minitérminos. Maxitérminos. Conversión. Las compuertas lógicas como operadores: propiedades, instrumentación de funciones lógicas: las compuertas universales. Representación grafica: Diseño lógico. Simplificación de las funciones lógicas: algebraicas, método de karnaugh. UNIDAD 7: LOGICA COMBINA TORIA y SECUENCIAL Dispositivos combinacionales y secuenciales: concepto y diferencias básicas. Dispositivos combinacionales: propiedades. Clasificación. de los dispositivos combinacionales estándar:. Dispositivos secuenciales: propiedades. Características, tipos y aplicaciones. Clasificación. Flip- Flops: ESTRATEGIAS METODOLOGICAS: a. Marco Teórico en pizarra. Exposición Dialogada. Debate Dirigido. Desarrollo de ejemplos en base a la cartilla teórica. b. Porcentaje de asistencia a las clases (75%) c. Cantidad de parciales, 4 (cuatro) Aprobados (100%) d. Recuperatorios: Solo podrá recuperar 2 (dos) parcial desaprobado del total de 4 (cuatro). RECURSOS: Objetos: Pizarrón, tizas de colores, pizarra blanca, marcadores de color, libros, apuntes, componentes de una PC y cartilla. EVALUACIÓN: Inicial: Evaluación diagnostico escrita en papel u oral, servirá para ver en que condiciones el alumno se encuentra ya sea a nivel teórico y/o practico. De proceso: Individual y/o grupal en el pizarrón. Corrección de ejercicios prácticos grupales en clase, y de autoevaluación. Exposición grupal o individual del Trabajo de Investigación. Criterios: Se tendrá en cuenta conocimientos previos, destreza mental, participación, creatividad, presentación y calidad de diseño, razonamiento, interpretación y velocidad de respuesta ante un problema. Se analizara el resultado obtenido a través de una Planilla de Seguimiento, donde quedara registrado el avance y comportamiento del conocimiento individual del alumno. 2

3 De producto: Exámenes parciales: Los parciales son 4 (cuatro), del 1 ro al 3 ro individual desarrollado en papel (escrito), y el 4 to exposición oral individual o grupal. Examen final: modalidad escrito en papel u oral. Se tendrá en cuenta los criterios de evaluación obtenidos por el alumno durante el cursado. BIBLIOGRAFIA: 1. Gastón C. Hillar; ESTRUCTURA INTERNA DE LA PC, 2da Edición; Editorial HASA (Hispano Americana S.A.). Año Hardware Microinformático. Viaje a las Profuncidades del pc. Editorial: AlfaOmega. RA-MA. Año: Ampliar, Configurar y Reparar pc. Autor: Luis Duran Rodríguez. Editorial:Marcombo. Año: Willam Stallings. "Organización y Arquitectura de computadores", Noriega Megabyte. Año M. Morris Mano Arquitectura de Computadoras Prentice Hall, 3a Ed. Año Organización y Arquitectura de Computadoras - Diseño para optimizar prestaciones, William Stallings. Ed. Prentice Hall (5ta edición). 7. Organización de Computadoras, Andrew Tanenbaum. Ed. Prentice Hall (4ta edición). 8. Arquitectura de computadores - Un enfoque cuantitativo, John Hennessy & David Patterson. Ed. Mc Graw Hill (lra edición). 9. Andrew S. Tanenbaum Oragnización de computadoras, Un enfoque Estructurado Editorial Prentice Hall Hispanoamericana, Tercera edición. año Prof.: Ing. Julio H. Olivera 3

4 PROGRAMA Establecimiento: INSTITUTO SUPERIOR JUJUY Carrera: TECNICATURA SUPERIOR EN INFORMATICA CON ORIENTACIÓN EN SISTEMAS DE INFORMACIÓN Asignatura: ARQUITECTURA DE COMPUTADORAS. Horas Cátedras Semanales: 4 (cuatro) Modalidad: Anual - PRIMERO Turno: VESPERTINO / NOCHE División: A Profesor: Ing. JULIO H. OLIVERA Año: OBJETIVOS: Analizar el manejo de memoria y periféricos vía interrupciones. Aplicar los conceptos de maquinas Von Neumann. Adquirir conocimientos de las distintas arquitecturas de computadoras. Conocer los principios electrónicos básicos. Lógica convencional y secuencial. Evaluar los componentes de hardware de un sistema computacional. Conocer las diferentes partes que componen una computadora de acuerdo a su Arquitectura básica. Proporcionar los elementos que de manera objetiva permitan al estudiante comparar y evaluar las arquitecturas de procesadores y computadora modernas. Identificar los elementos de la unidad central de proceso, tipos de buses, y el Funcionamiento de los sistemas de E/S. CONTENIDOS: UNIDAD 1: SUBSISTEMA UNIDAD CENTRAL DE PROCESOS Aplicar conceptos de la maquina de Von Neumann. Organización del Procesador: El Procesador. El ciclo de Instrucción. Organización Básica de Procesadores. Elementos constructivos del procesador. Máquinas que ejecutan instrucciones. Ejemplificación en procesadores típicos. Análisis del conjunto de instrucciones de procesadores de uso comercial. Concepto de máquinas CISC y RISC. Lineamientos básicos en el diseño de un procesador RISC. Análisis de prestaciones. Ejemplos. Interrupciones: tratamiento general. Interrupciones por software y por hardware, vectores, descripción y tratamiento particular de cada una. Relación entre las interrupciones y el manejo de operaciones de E/S. UNIDAD 2: SUBSISTEMA E/S Concepto de E/S y su relación con la CPU, tipos de puertos. Concepto de puerto de Entrada y Salida paralelo. Concepto de puerto de Entrada y Salida serie. Tipos de transmisión serie. Administración de los puertos por encuesta (polling) o por interrupción. Tratamiento de la CPU de las operaciones de E/S, por interrupción o por software. Transferencias de E/S por hardware, DMA, implementación. UNIDAD 3: MEMORIA. Organización jerárquica de la memoria, memoria principal y memoria secundaria. Memoria caché, concepto y descripción, análisis de prestaciones, métodos de implementación típicos, múltiples niveles. Arquitectura de cache (Mapeos). Mapeo directo; Asociativa Completa; En conjunto de 4

5 Varias Vías. Métodos de escritura: Write Back, Write Through. Cache Interna. UNIDAD 4: CHIPS DE MEMORIA. Tipos de chips de memoria. DRAM, DRAM FPM, DRAM EDO, SDRAM, RDRAM, SRAM, BSRAM. DRAM: Ciclo de refresco. Lectura de los chips de memoria. Tiempo de acceso. Organización de los chips DRAM. Paridad. SIMMs: agrupación de chips DRAM. Organización de la memoria según el procesador 8088, 80286, etc, Bancos de Memoria para Bus de 16 y 32 bits. Reglas para configurar bancos de memoria. SIMMs de 32 y 72 pines. DIMMs. EDO. SDRAM. RDRAM. Módulos SIPs. UNIDAD 5: BUSES DE COMUNICACION. Diferentes tipos de Bus y sus componentes. Diferentes ranuras de Expansión. Bus ISA: XT, AT. Buses de 32 bits: Micro canal (MCA), EISA, VESA Local Bus, PCI; El Problema del Ruido, Bus Mastering o Multiusuario, Soporte de Configuración por Software. El Bus Local. Otros Buses. UNIDAD 6: ALGEBRA DE LOS CIRCUITOS DIGIT ALES Concepción lógica básica: variables preposicionales y proposiciones, variables y funciones lógicas. Algebra de Boole: propiedades. Representación de las funciones lógicas: tabla de verdad, forma estandar o canónica, representación binaria y decimal, y representación con llaves conmutadoras. Minitérminos. Maxitérminos. Conversión. Las compuertas lógicas como operadores: propiedades, instrumentación de funciones lógicas: las compuertas universales. Representación grafica: Diseño lógico. Simplificación de las funciones lógicas: algebraicas, método de karnaugh. UNIDAD 7: LOGICA COMBINA TORIA y SECUENCIAL Dispositivos combinacionales y secuenciales: concepto y diferencias básicas. Dispositivos combinacionales: propiedades. Clasificación. de los dispositivos combinacionales estándar:. Dispositivos secuenciales: propiedades. Características, tipos y aplicaciones. Clasificación. Flip- Flops: BIBLIOGRAFIA: 1. Gastón C. Hillar; ESTRUCTURA INTERNA DE LA PC, 2da Edición; Editorial HASA (Hispano Americana S.A.). Año Hardware Microinformático. Viaje a las Profuncidades del pc. Editorial: AlfaOmega. RA-MA. Año: Ampliar, Configurar y Reparar pc. Autor: Luis Duran Rodríguez. Editorial:Marcombo. Año: Willam Stallings. "Organización y Arquitectura de computadores", Noriega Megabyte. Año M. Morris Mano Arquitectura de Computadoras Prentice Hall, 3a Ed. Año Organización y Arquitectura de Computadoras - Diseño para optimizar prestaciones, William Stallings. Ed. Prentice Hall (5ta edición). 7. Organización de Computadoras, Andrew Tanenbaum. Ed. Prentice Hall (4ta edición). 8. Arquitectura de computadores - Un enfoque cuantitativo, John Hennessy & David Patterson. Ed. Mc Graw Hill (lra edición). 9. Andrew S. Tanenbaum Oragnización de computadoras, Un enfoque Estructurado Editorial Prentice Hall Hispanoamericana, Tercera edición. año Prof.: Ing. Julio H. Olivera 5