Tendencias actuales en el diseño de computadoras

Transcripción

1 Tendencias actuales en el diseño de computadoras IV Congreso Internacional en Innovación Tecnológica Informática CIITI 2006, Rosario Universidad Abierta Interamericana Santiago Roatta,

2 Cómo es el proceso de diseño de una computadora? 1. Qué requiere el mercado? 2. Cuál es la tecnología disponible? 3. Diseñar la computadora: El hardware: La arquitectura del microprocesador y de la computadora. El software: El sistema operativo y aplicaciones 4. Evaluar el diseño (y eventualmente volver a 3)

3 requieren permiten? arquitecturas necesitan tecnologías condicionan aplicaciones mercado generan demanda

4 Algunos ejemplos ERP ABS Videojuegos Ofimática?? disponibilidad tiempo real potencia de cálculo bajo consumo arquitectura de la computadora x86 Sparc MIPS Power Cell PIC Cray tecnología que subyace procesadores multicore? computación reconfigurable? escala de integración?

5 Los avances en las tecnologías de fabricación se producen de manera lenta, contínua y predecible: válvulas transistores circuitos integrados

6 La arquitectura de las computadoras es una disciplina que progresa de forma impredecible, con logros a veces inesperados y espectaculares: Procesadores segmentados, superescalares, con ejecución fuera de orden, planificación dinámica, predicción de saltos, VLIW, CISC o RISC, extensiones multimedia, DSP, etc. Memoria cache, memoria virtual, sistemas reconfigurables, LPC, etc. Procesamiento paralelo para cómputo intensivo o alta disponibilidad: SIMD, MIMD, multicomputadores, multiprocesadores, clusters, grids, etc.

7 Y ahora? mayor densidad de integración mayor frecuencia de funcionamiento menor consumo circuitos reconfigurables jerarquía de memoria

8 Casos interesantes MPP -procesador masivamente paralelo de los años 70- Cray XD-1 -supercomputadora actual- Playstation 3 -consola de juegos, se presenta el próximo mes-

9 MPP

10 MPP (1)

11 Cray XD1 nodes o deliver chassis I/O perf bottlen process Rapid The ind switchi interco custom process a 48 (or second fabric p 8) GB p betwee microse chassis )RapidA an aggr bandw Applic Six Xilin Program (FPGAs) to the R massive

12 Cell Processor

13 supported by two Rambus interfaces. There is a single Power processor element (PPE) that acts as the main host processor, eight single-instruction, multiple-datastream (SIMD) processors, and a highly programmable DMA controller (see Figure 1). Cell has eight SIMD processing elements and the Power core, so Cell can also be considered a multiple instruction 16B/ cycle 16B/ cycle SPU LS Cell Processor (1) Synergistic Processor Elements for High (Fl)ops/Watt SPU LS L2 L1 SPU LS 16B/cycle 32B/cycle 16B/cycle SPU LS SPU LS EIB (up to 96B/cycle) PPU 64-bit Power Architecture w/vmx for traditional computation that is decades old. The goal of building a allel processing, and still bei cessing times, meant that so concepts had to be discar execution by the Power cor SPEs do not snooping pro nature of cach The Ce XDR interfac interface for I Yellowstone B sor link. Ce peripherals, o IBM BlueGen son for this d the IBM Blue use an olde embedded D worked for B add many t processors (70 powerful sup processor chi ance, because only one or a Figure 1. Block diagram of the Cell processor. The synergistic processor element (SPE) is Tendencias the actuales combination en el diseño of the de synergistic computadoras, processor CIITIunit 2006(SPU) Rosario with - Santiago its local Roatta store (LS) - 9 de memory noviembre andde 2006 memory flow controller (MFC). The Power processor First unit Prev and the Next L2 cache Last Go form Back the Full Power Screen Close Quit SPU LS 16B/ cycle MIC Dual XDR SPU LS RRAC BIC SPU LS 16B/cycle (2x) I/O ture was des

14 Cell Processor (2)

15 Problemas abiertos y tendencias Compiladores cada vez más inteligentes Paralelización automática Nuevas tecnologías y arquitecturas de memoria Circuitos reconfigurables Sistemas de muy bajo consumo Computación cuántica?

16 Preguntas?