Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *.

Tamaño: px
Comenzar la demostración a partir de la página:

Download "Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *."

Transcripción

1 Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. José Luis Camps, Vicente Herrero, Rafael Gadea, Joaquín Cerdà, Marcos Martínez, Ricardo Colom Universidad Politécnica de Valencia. Departamento de Ingeniería Electrónica. Grupo de Diseño de Sistemas Digitales. Camino de Vera s/n Valencia. España. Resumen Las posibilidades que ofrecen las FPGAs Virtex de Xilinx suponen una interesante opción para el desarrollo de sistemas con hardware reconfigurable. En este artículo se expone el proceso para conseguir reconfigurar una FPGA en funcionamiento, utilizando el paquete de software JBits y una placa de pruebas de Xess Corporation que incluye una Virtex. Se ha desarrollado una aplicación basada en un filtro adaptativo cuyo funcionamiento puede ser modificado de forma dinámica. Además, la posibilidad de realizar un readback de la Virtex, permite obtener los resultados de la adaptación en tiempo real, sin detener el funcionamiento de la FPGA. Palabras clave: Virtex, Reconfiguración dinámica, JBits, Filtro adaptativo. 1 Introducción Las FPGAs Virtex de Xilinx ofrecen muchas más posibilidades de configuración y readback que las anteriores generaciones de FPGAs de Xilinx. Una de las principales innovaciones es la posibilidad de realizar una reconfiguración parcial del dispositivo de forma dinámica [1], es decir, mientras está funcionando. Para conseguir realizar una reconfiguración parcial, partiremos de un bitstream básico que será modificado. Inicialmente, la Virtex se configura con este bitstream y, cuando que * remos realizar un cambio parcial en la configuración del dispositivo, simplemente se carga en la memoria de configuración la parte del bitstream que ha sido modificada. Se consiguen reconfigurar * Trabajo financiado con el proyecto CICYT con la referencia TIC C

2 los recursos deseados ya que los bitstreams de configuración contienen una mezcla de comandos (indican los recursos que deben ser configurados) y de datos de configuración. Para entender esto, es necesario conocer la arquitectura interna de la Virtex y sus modos de programación. En la figura 1 se puede observar el esquema interno de un dispositivo de la familia Virtex: Fig 1: Arquitectura interna de la Virtex La arquitectura interna consiste en una matriz de CLBs (Configurable Logic Blocks) rodeada por bloques de Entrada/Salida programables todo ello interconectado por una amplia jerarquía de recursos de rutado. Además, contiene dos grandes bloques de memoria SelectRAM que complementan la memoria distribuida que se puede obtener en los CLBs. La configuración de las FPGAs Virtex está basada en memorias SRAM donde se cargan los datos de configuración. De esta forma, la memoria de configuración se puede ver como una matriz rectangular de bits que se agrupan en líneas verticales llamadas tramas (frames). Así, una trama es la porción mínima de memoria que puede ser reconfigurada. Las tramas se agrupan formando unidades mayores llamadas columnas. Cuando el dispositivo vaya a ser reprogramado, el bitstream contendrá una parte de direccionamiento, indicando de esta manera qué trama debe ser reconfigurada en la memoria de configuración. Para conseguir una reconfiguración parcial dinámica de la Virtex se utilizará el modo SelectMAP [1] que además es el modo más rápido de configuración ya que se cargan 8 bits cada ciclo de reloj. La Virtex se puede programar de forma que los pins del interfaz SelectMAP se mantengan para tareas de configuración. Así, se tiene la posibilidad de 244

3 realizar configuraciones dinámicas y de leer la configuración del dispositivo mientras funciona (readback). Para manejar el bitstream de configuración se ha utilizado JBits, un API que permite a aplicaciones escritas en Java la modificación dinámica del bitstream de los dispositivos de Xilinx [3]. JBits consiste en un conjunto de clases de Java que nos permiten manejar y modificar de una forma cómoda los bitstreams de configuración de una Virtex. Entonces, el flujo de diseño será el siguiente. Primero generamos con la herramienta de diseño Xilinx Foundation el bitstream del diseño que queremos implementar sobre la Virtex. Así, este bitstream se carga en la memoria de la aplicación diseñada con JBits y se carga en el dispositivo. De esta manera, tenemos el objeto JBits y el dispositivo "sincronizados". Una vez hecho esto, el bitstream puede ser modificado con los distintos métodos que nos ofrece la clase JBits con lo que se perderá la sincronización. Entonces, podemos crear una serie de paquetes de configuración que reconfigurarán el dispositivo parcialmente volviendo a "sincronizar" la memoria de JBits y el hardware con lo que el proceso vuelve a empezar. Las principales clases que nos proporciona el paquete JBits para conseguir el proceso anteriormente descrito son: JBits, ReadbackCommand y XHWIF [3]. La primera de ellas, nos proporciona un interfaz de programación de la Virtex con un modelo para acceder a todos sus recursos. Esta clase accede a los distintos CLBs del dispositivo como si fueran una matriz. La clase ReadbackCommand nos permite obtener bitstreams que contendrán comandos para realizar el readback del dispositivo tanto de forma parcial como total. Finalmente, la clase XHWIF proporciona el interfaz entre el paquete de clases JBits y el hardware disponible. En nuestro caso el hardware consiste en una placa de pruebas de Xess Corporation (XSV Board) que puede contener desde una Virtex XCV50 a una XCV800 (con encapsulado QFP240). La placa contiene también una CPLD de Xilinx XC95108 que proporciona el interfaz entre la conexión de puerto paralelo que incorpora también la placa y la Virtex. Así, la comunicación entre la aplicación Java del PC y la Virtex se produce a través del puerto paralelo y la CPLD. La clase de JBits XHWIF proporciona el interfaz entre la aplicación y el puerto paralelo, y la CPLD entre el puerto paralelo y la Virtex [2]. 2 Desarrollo Con el hardware disponible, la primera tarea a realizar para conseguir la reconfiguración parcial es la programación en C/C++ de los métodos nativos [4] que necesita la clase Java XHWIF. Esta clase proporciona un interfaz para comunicarse con placas basadas en FPGAs. En el caso de JBits 2.4, la placa XSV Board de Xess no está directamente soportada [3], pero esto se puede conseguir programando los métodos 245

4 nativos mencionados. Así, se han programado los métodos Connect(), SetConfiguration() y GetConfiguration() que permiten conectarse, escribir y leer bitstreams de la Virtex. El resto de métodos de la clase XHWIF no son necesarios por lo que se han dejado sin ninguna funcionalidad. Con esta clase conseguimos acceder al puerto paralelo del PC al que se encuentra conectada la placa con la Virtex. Pero como interfaz entre el puerto paralelo y la FPGA tenemos la CPLD que debe ser configurada adecuadamente. En la figura 2 se observa la configuración interna de la CPLD: Fig 2: Configuración CPLD Con esta configuración tenemos disponible el interfaz SelectMAP de programación de la Virtex en el puerto paralelo del PC aunque con una peculiaridad. Las 8 líneas de datos son solo de entrada a la CPLD por lo que el readback de la Virtex se realizará a través de las 4 líneas nombradas como Status[i]. Y como el readback se realiza al igual que la programación de 8 en 8 bits, se hace necesario leer la Virtex dos veces para obtener los datos correctos (en la primera lectura se obtendrá el nibble alto de los datos y en la segunda el nibble bajo). Esto se ha hecho así debido a las limitaciones impuestas por el hardware. Por tanto, para realizar un readback correcto será necesario utilizar dos veces el método GetConfiguration en la aplicación Java. La verificación del funcionamiento correcto del sistema se ha hecho en varias etapas desarrollando varias aplicaciones Java. Una primera, se conecta a la placa y escribe en la Virtex el bitstream deseado que se encuentra almacenado en un archivo. Esta aplicación permite reconfigurar la Virtex en el momento deseado simplemente cargando un nuevo bitstream. Se ha diseñado una segunda aplicación para verificar el funcionamiento del readback. En este caso, se carga un bitstream en la Virtex como en el caso anterior y, entonces, se realiza un readback de todos los CLBs comparándose el resultado del readback con lo que debía estar escrito en la memoria de configuración del dispositivo. 246

5 Para realizar el readback, se obtiene el comando de readback con la clase ReadbackCommand, se escribe el comando en la Virtex y después se leen los datos almacenados en el dispositivo. La última aplicación de prueba consiste en un filtro FIR de coeficientes reconfigurables. Se ha realizado el diseño de forma que los coeficientes estén almacenados en un bloque de memoria de la Virtex. Conociendo cuál es ese bloque de memoria mediante el Floorplanner de Foundation [5], el programa en Java permite realizar una reconfiguración dinámica de los coeficientes del filtro. Además, el resultado del filtrado se almacena en otro bloque de memoria pudiendo realizar un readback para observar la salida del filtro en un momento determinado. 3 Aplicación La aplicación desarrollada como muestra de las posibilidades que nos ofrece la reconfiguración dinámica de la FPGA es un filtro adaptativo orientado a la identificación/caracterización de sistemas. Se ha implementado sobre la Virtex un filtro adaptativo con el algoritmo de adaptación LMS [6]. En la figura 3 se observa un esquema del filtro: Fig 3: Filtro adaptativo La señal x[n] es la señal original, y la señal d[n] es la señal x[n] filtrada por el sistema a identificar o caracterizar. El parámetro µ controla la velocidad de adaptación y la estabilidad de la solución final. De esta forma, cuando el filtro esté adaptado tendremos un filtro con coeficientes equivalentes al que estamos caracterizando [6]. Para desarrollar la aplicación en nuestro sistema, primero se ha diseñado el esquema anterior en Verilog y se ha implementado sobre la Virtex utilizando el Xilinx Foundation. 247

6 Los coeficientes del filtro y el parámetro de adaptación se han colocado en bloques de memoria. Así, se ha desarrollado un programa en Java que permite reconfigurar mientras el sistema funciona los coeficientes iniciales de adaptación y el parámetro µ cuando se desee. Asimismo, el programa permite realizar un readback de la Virtex cuando sea necesario, de forma que obtendremos los valores de los coeficientes a los que se ha adaptado el filtro, obteniendo de esta forma la respuesta del sistema que se está caracterizando. Las señales x[n] y d[n] se obtienen del exterior a través de un Codec de audio del que también se dispone en la placa [2]. Es interesante la posibilidad que ofrece el diseño de poder variar el parámetro de adaptación µ y los coeficientes iniciales del filtro de forma dinámica ya que permite probar distintos valores hasta que los coeficientes adaptados obtenidos mediante sucesivos readbacks sean suficientemente precisos. 4 Conclusiones A lo largo del artículo se han visto algunas de las posibilidades que nos ofrece la reconfiguración dinámica de hardware. Si pensamos en un sistema similar al nuestro conectado a un PC vemos que puede ser utilizado por este para realizar distintas tareas de forma rápida solamente reprogramando la FPGA. Así, mientras la FPGA realiza lo "solicitado" por el PC, éste puede dedicarse a otras actividades acelerándose notablemente el proceso global gracias a la gran velocidad a la que funciona el hardware auxiliar. En la aplicación desarrollada es posible modificar el parámetro µ dinámicamente, así como los coeficientes iniciales para mejorar el proceso de adaptación. Por otra parte, es de una gran ayuda el disponer de una realimentación sobre el funcionamiento del sistema a través del readback, tanto en el proceso de desarrollo como en la ejecución en tiempo real, sin detener a la FPGA en ningún momento. Como desarrollo futuro se plantea la posibilidad de concebir un sistema autónomo, es decir, sin estar conectado a un PC. En este caso, la Virtex se conectaría directamente a un microcontrolador o microprocesador de forma que éste controlara la configuración de la FPGA. El microprocesador podría ir reconfigurando la Virtex mientras ésta estuviera en funcionamiento de acuerdo con los requerimientos de cada instante. Referencias [1] Xilinx Corporation. Notas de aplicación: DS003(v1.9), Xapp138(v2.3), Xapp151(v1.5. Xapp153(v1.0) [2] Xess Corporation. Manual de XSV Board (v1.0). [3] Xilinx Corporation. Manual de JBits

7 [4] P. Naughton, H. Schildt. Java: Manual de referencia. McGraw-Hill, [5] Xilinx Corporation. Online Documentation [6] John G. Proakis, Dimitris G. Manolakis. Tratamiento digital de señales. Principios, algoritmos y aplicaciones. Prentice Hall,

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Qué son los FPGAs? Matriz de bloques lógicos configurables (CLB) y una matriz de interconexión. Los bloques lógicos

Más detalles

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número

Más detalles

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción Anexo A: FPGA Introducción Cuando se requiere del diseño de un sistema electrónico y surge la necesidad de implementar una parte con hardware dedicado son varias las posibilidades que hay. Una es un diseño

Más detalles

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas. Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.

Más detalles

DISEÑO DE PLACAS DE PROTOTIPADO CON FPGAs VIRTEX Y APLICACIÓN PARA LABORATORIOS DOCENTES

DISEÑO DE PLACAS DE PROTOTIPADO CON FPGAs VIRTEX Y APLICACIÓN PARA LABORATORIOS DOCENTES DISEÑO DE PLACAS DE PROTOTIPADO CON FPGAs VIRTEX Y APLICACIÓN PARA LABORATORIOS DOCENTES Gerardo Leyva 1, Felipe Rizo 2, Carlos Carreras 1, Octavio Nieto-Taladriz 1 1 Universidad Politécnica de Madrid.

Más detalles

Implementación de Filtros Digitales Tipo FIR en FPGA

Implementación de Filtros Digitales Tipo FIR en FPGA Implementación de Filtros Digitales Tipo FIR en FPGA Jesús Antonio Álvarez Cedillo, Klauss Michael Lindig Bos, Gustavo Martínez Romero Resumen En este artículo se hace la descripción del diseño de un filtro

Más detalles

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Juan C. Herrera Lozada, jcrls@ipn.mx Ma. de Lourdes Olvera Cárdenas, lolvera@ipn.mx Ma. Teresa Lozano Hernández. tlozanoh@ipn.mx

Más detalles

[9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA

[9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA [9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA Emiliano F. Alba Blanco Jaime Ruiz Instituto Superior Politécnico José A. Echeverría (ISPJAE) emiliano@electrica.cujae.edu.cu RESUMEN En este trabajo se

Más detalles

DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA)

DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA) DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA) DIGITAL II ECA Departamento de Sistemas e Informática Escuela de Ingeniería Electrónica Rosa Corti 1 Preguntas a responder sobre FPGA Qué innovación

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs. Clase 1: Lógica Configurable

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs. Clase 1: Lógica Configurable Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 1: Lógica Configurable Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Organización del curso Clases teórico/prácticas: 1

Más detalles

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos

Más detalles

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales

Más detalles

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,

Más detalles

Laboratorio virtual para la programación de FPGAs

Laboratorio virtual para la programación de FPGAs Laboratorio virtual para la programación de FPGAs Joaquín Olivares, Alfonso Merino, José M. Palomares y Miguel A. Montijano Escuela Politécnica Superior, Universidad de Córdoba, España olivares@uco.es

Más detalles

Tipos de Dispositivos Controladores

Tipos de Dispositivos Controladores Tipos de Dispositivos Controladores PLC Allen Bradley Siemens Schneider OMRON PC & Software LabView Matlab Visual.NET (C++, C#) FPGAS Xilinx Altera Híbridos Procesador + FPGA (altas prestaciones) µcontrolador

Más detalles

Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze.

Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze. Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze. Lumbiarres López R. 1, López García M. 1, Cantó Navarro E. 2, Ramos Lara R. 1 1

Más detalles

TAC: Controlador de auto-reconfiguración embebido para sistemas SoPC

TAC: Controlador de auto-reconfiguración embebido para sistemas SoPC TAC: Controlador de auto-reconfiguración embebido para sistemas SoPC Mikel Garay, Armando Astarloa, Jesús Lázaro, Aitzol Zuloaga y Jaime Jiménez Departamento de Electrónica y Telecomunicaciones, APERT

Más detalles

TEMA VII: DISEÑO SECUENCIAL PROGRAMABLE

TEMA VII: DISEÑO SECUENCIAL PROGRAMABLE TEMA VII: ISEÑO SECUENCIAL PROGRAMABLE e igual forma que podíamos disponer de dispositivos combinacionales programables para poder implementar funciones combinacionales en un solo integrado, en el dominio

Más detalles

El diseño de filtros digitales en FPGAs.

El diseño de filtros digitales en FPGAs. NÚMERO 20 SEPTIEMBRE DEL 2005 vol - 3 ISSN 1696-7208 El diseño de filtros digitales en FPGAs. Es cada vez mayor el uso que la industria da a las FPGAs, un tipo particular de circuito integrado de gran

Más detalles

Aceleración por Hardware de Algoritmos Basados en Soft-Computing Mediante Dispositivos Programables y Reconfiguración Dinámica

Aceleración por Hardware de Algoritmos Basados en Soft-Computing Mediante Dispositivos Programables y Reconfiguración Dinámica ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA DE TELECOMUNICACIÓN UNIVERSIDAD POLITÉCNICA DE CARTAGENA Proyecto Fin de Carrera Aceleración por Hardware de Algoritmos Basados en Soft-Computing Mediante Dispositivos

Más detalles

Introducción a FPGAs. Contenido

Introducción a FPGAs. Contenido Introducción a FPGAs Dra. Claudia Feregrino cferegrino@inaoep.mx Contenido 1. FPGA 2. Arquitectura genérica 3. Celda lógica 4. Field Programmable 5. Cómo se programa un FPGA 6. Herramientas de diseño 7.

Más detalles

Tarjeta entrenadora para FPGA, basada en hardware abierto

Tarjeta entrenadora para FPGA, basada en hardware abierto Tarjeta entrenadora para FPGA, basada en hardware abierto Juan González, Pablo Haya, Sergio López-Buedo, Eduardo Boemo Escuela Politécnica Superior Universidad Autónoma de Madrid Laboratorio B-0, Tlf:

Más detalles

INSTITUTO DE ELECTRÓNICA Y COMPUTACIÓN

INSTITUTO DE ELECTRÓNICA Y COMPUTACIÓN INSTITUTO DE ELECTRÓNICA Y COMPUTACIÓN SISTEMAS DIGITALES Tutorial para el Diseño y Simulación de un circuito digital con VHDL, Síntesis e Implementación en un FPGA Profesor: M. C. Felipe Santiago Espinosa

Más detalles

Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha

Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha Sistemas Electrónicos igitales Práctica de 8 bits secuencial con desplazamiento hacia la derecha Javier Toledo Moreo pto. Electrónica, Tecnología de Computadoras y Proyectos Universidad Politécnica de

Más detalles

Capítulo 6: Conclusiones

Capítulo 6: Conclusiones Capítulo 6: Conclusiones 6.1 Conclusiones generales Sobre el presente trabajo se obtuvieron varias conclusiones sobre la administración del ancho de banda en una red inalámbrica, basadas en la investigación

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto

Más detalles

Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux

Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Iván González, Juan González, Francisco Gómez-Arribas Escuela Politécnica Superior Universidad Autónoma de Madrid

Más detalles

1.1. Tecnologías de diseño de circuitos integrados

1.1. Tecnologías de diseño de circuitos integrados 1.1. Tecnologías de diseño de circuitos integrados Durante la década de los 80, varias compañías intentaron resolver el viejo compromiso de complejidad versus estandarización. Por un lado se tenía la opción

Más detalles

5. Despliegue en la PC

5. Despliegue en la PC 5 DESPLIEGUE EN LA PC 62 5.1 Conexión a la PC por medio de la tarjeta de audio La adquisición de señales analógicas es un trabajo que cada vez se hace más necesario en todos los campos relacionados con

Más detalles

Laboratorio 4: Uso de una FPGA

Laboratorio 4: Uso de una FPGA Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar

Más detalles

INICIACIÓN AL NETOP SCHOOL

INICIACIÓN AL NETOP SCHOOL INICIACIÓN AL NETOP SCHOOL Si bien para exponer un tema o un proyecto a un auditorio podemos usar presentaciones en Power Point o en Flash a través de un proyector multimedia (cañón.videoproyector, etc.),

Más detalles

Implementación de microordenadores con dispositivos FPGA. Apple][ en un chip. Gabriel Caffarena Fernández Junio de 2015

Implementación de microordenadores con dispositivos FPGA. Apple][ en un chip. Gabriel Caffarena Fernández Junio de 2015 Implementación de microordenadores con dispositivos FPGA Apple][ en un chip Gabriel Caffarena Fernández Junio de 2015 I, me,mine Conceptos generales Diseño con FPGAs Apple2FPGA Otros proyectos con FPGAs

Más detalles

IPR2522ES LR2522E. Quick Installation Guide. D/N 1080P HD Dome IR IP Camera. D/N 1080P HD Dome IR IP Camera

IPR2522ES LR2522E. Quick Installation Guide. D/N 1080P HD Dome IR IP Camera. D/N 1080P HD Dome IR IP Camera IPR2522ES D/N 1080P HD Dome IR IP Camera LR2522E D/N 1080P HD Dome IR IP Camera Quick Installation Guide Vista general del producto 1 Base 2 Cubierta domo 3 Micrófono 4 Objetivo 5 Toma de entrada de corriente

Más detalles

Formato para prácticas de laboratorio

Formato para prácticas de laboratorio CARRERA PLAN DE ESTUDIO CLAVE ASIGNATURA NOMBRE DE LA ASIGNATURA IC 2003-1 5040 Circuitos Digitales Avanzados PRÁCTICA No. 6 LABORATORIO DE NOMBRE DE LA PRÁCTICA DURACIÓN (HORA) Multiplicador binario 4

Más detalles

Entorno de codiseño y cosimulación hardware-software basado en FPGA para la plataforma Arduino

Entorno de codiseño y cosimulación hardware-software basado en FPGA para la plataforma Arduino Entorno de codiseño y cosimulación hardware-software basado en FPGA para la plataforma Arduino J. M. Alcérreca, J. Castillo, J. I. Martínez josemaria@alcerreca.com, {javier.castillo, joseignacio.martinez}@urjc.es

Más detalles

Metodología para el Diseño de Interfaces de Usuario para Sistemas con FPGA

Metodología para el Diseño de Interfaces de Usuario para Sistemas con FPGA Metodología para el Diseño de Interfaces de Usuario para Sistemas con FPGA Juárez Buenrostro Ángel*, Vázquez Guerrero Mónica, Aceves Fernández Marco Antonio, Ramos Arreguín Carlos Alberto y Ramos Arreguín

Más detalles

TEMA 5: REDES DE CONMUTACIÓN DE CIRCUITOS

TEMA 5: REDES DE CONMUTACIÓN DE CIRCUITOS TEMA 5: REDES DE CONMUTACIÓN DE CIRCUITOS 1. Redes conmutadas La conmutación de circuitos se usa en redes telefónicas públicas. La técnica de conmutación de circuitos se desarrolló para tráfico de voz

Más detalles

UNIDAD 5 Arquitectura FPGA

UNIDAD 5 Arquitectura FPGA 22 UNIDAD 5 Arquitectura FPGA 5.1 Fundamentos Teóricos. Un FPGA (Field Programmable Gate Array - Arreglo de Compuertas Programable en Campo) es, al igual que un PLD y un CPLD, un ASIC programable, pero

Más detalles

DATALOGGER USANDO NIOS II

DATALOGGER USANDO NIOS II DATALOGGER USANDO NIOS II Luis Enrique Campoverde Rugel (1), Washington Adrián Velásquez Vargas (2), Ing. Ronald Ponguillo (3) (1) (2) (3) Facultad de Ingeniería en Electricidad y Computación (1) (2) (3)

Más detalles

HOY en día, los arreglos de compuertas

HOY en día, los arreglos de compuertas ENINV IE 2010 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 25 26, 2010 Plataforma para la implementación de algoritmos de Procesamiento Digital de Imágenes en arquitecturas

Más detalles

Metodología de diseño en FPGA usando Xilinx System Generator

Metodología de diseño en FPGA usando Xilinx System Generator Metodología de diseño en FPGA usando Xilinx System Generator Manuel Rodriguez Valido mrvalido@ull.es Eduardo Magdaleno Castello emagcas@ull.es Fernando Pérez Nava Dpto. Estadística, Investigación Operativa

Más detalles

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos

Más detalles

Nombre de la asignatura: Clave de la asignatura: SIB-1307 1-4-5. Carrera:

Nombre de la asignatura: Clave de la asignatura: SIB-1307 1-4-5. Carrera: 1. Datos generales de la asignatura Nombre de la asignatura: Clave de la asignatura: Créditos(Ht-Hp_créditos): Carrera: Sistemas Embebidos SIB-1307 1-4-5 Ingeniería Electrónica 2. Presentación Caracterización

Más detalles

Alternativas de implementación: Estilos

Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos µprocesador INTEL 386: 3 estilos de layout Datapath: ALU 2-D arrays: Memoria Standard

Más detalles

Hardware Dinámicamente Reconfigurable. Julio Septién del Castillo Hortensia Mecha López

Hardware Dinámicamente Reconfigurable. Julio Septién del Castillo Hortensia Mecha López Hardware Dinámicamente Reconfigurable Julio Septién del Castillo Hortensia Mecha López Curso 3er Ciclo Abril 2003 Departamento de Arquitectura de Computadores y Automática Universidad Complutense de Madrid

Más detalles

Arquitectura basica de un computador

Arquitectura basica de un computador Arquitectura basica de un computador Componentes o División básica de un computador Perifericos: Son todos los dispositivos de entrada (Input) y salida (Output): Monitor, Teclado, Ratón, Unidades de almacenamiento

Más detalles

PROGRAMA DE MATERIA DATOS DE IDENTIFICACIÓN ORGANIZACIÓN COMPUTACIONAL DEPARTAMENTO ACADÉMICO: SISTEMAS ELECTRONICOS CLAVE DE LA 7

PROGRAMA DE MATERIA DATOS DE IDENTIFICACIÓN ORGANIZACIÓN COMPUTACIONAL DEPARTAMENTO ACADÉMICO: SISTEMAS ELECTRONICOS CLAVE DE LA 7 DATOS DE IDENTIFICACIÓN MATERIA: ORGANIZACIÓN COMPUTACIONAL CENTRO ACADÉMICO: DEPARTAMENTO ACADÉMICO: PROGRAMA EDUCATIVO: AÑO DEL PLAN DE ESTUDIOS: 2009 SEMESTRE: 3 ÁREA ACADÉMICA: ELECTRÓNICA DIGITAL

Más detalles

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES).

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). 1 1 FIELD PROGRAMMABLE GATE ARRAY Un FPGA (Field Programmable Gate Array) permite implementar cualquier circuito digital de aplicación específica. Las aplicaciones

Más detalles

REALIZACIÓN DE PRÁCTICAS DE ELECTRÓNICA DIGITAL CON UN ESQUEMA DE DOCUMENTACIÓN JERARQUIZADA

REALIZACIÓN DE PRÁCTICAS DE ELECTRÓNICA DIGITAL CON UN ESQUEMA DE DOCUMENTACIÓN JERARQUIZADA REALIZACIÓN DE PRÁCTICAS DE ELECTRÓNICA DIGITAL CON UN ESQUEMA DE DOCUMENTACIÓN JERARQUIZADA Carlos J. Jiménez Fernández, Antonio Barbancho Concejero 2, Manuel Valencia Barrero 3 Universidad de Sevilla

Más detalles

Introducción al enrutamiento y envío de paquetes

Introducción al enrutamiento y envío de paquetes Introducción al enrutamiento y envío de paquetes Conceptos y protocolos de enrutamiento. Capítulo 1 Ing. Aníbal Coto 1 Objetivos Identificar un router como una computadora con SO y hardware diseñados para

Más detalles

HARDWARE DE UN ORDENADOR. Elementos básicos

HARDWARE DE UN ORDENADOR. Elementos básicos HARDWARE DE UN ORDENADOR Elementos básicos Componentes de un ordenador Hardware: todos los componentes físicos, tanto internos como externos: monitor, teclado, disco duro, memoria, etc. Software: todos

Más detalles

Supervisión y Monitoreo de Procesos Empleando Mensajes de Texto

Supervisión y Monitoreo de Procesos Empleando Mensajes de Texto 15 Supervisión y Monitoreo de Procesos Empleando Mensajes de Texto Luis Humberto Pérez Urteaga, Guillermo Tejada Muñoz Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San

Más detalles

gvsig 0.6 Manual de usuario Extension de ArcIMS

gvsig 0.6 Manual de usuario Extension de ArcIMS gvsig 0.6 Manual de usuario Extension de ArcIMS (Versión preliminar) Se permite la copia y distribución de copias literales de este documento, pero no se permiten cambios. 2005 Conselleria de Infraestructuras

Más detalles

Implementación de la transformada wavelet discreta para imágenes en un FPGA

Implementación de la transformada wavelet discreta para imágenes en un FPGA Implementación de la transformada wavelet discreta para imágenes en un FPGA Madeleine León 1, Carlos A. Murgas 1, Lorena Vargas 2, Leiner Barba 2, Cesar Torres 2 1 Estudiantes de pregrado de la Universidad

Más detalles

INTRODUCCIÓN A HMI (Interfaz Hombre Máquina)

INTRODUCCIÓN A HMI (Interfaz Hombre Máquina) INTRODUCCIÓN A HMI (Interfaz Hombre Máquina) La sigla HMI es la abreviación en ingles de Interfaz Hombre Maquina. Los sistemas HMI podemos pensarlos como una ventana de un proceso. Esta ventana puede estar

Más detalles

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO 3.1 INTRODUCCIÓN Las señales provenientes de una tarjeta de video de una computadora son formatos estandarizados que podemos emplear para desplegar información

Más detalles

Ic-Prog PARA PROGRAMAR MICROCONTROLADORES PIC 16F84 y 16F876.

Ic-Prog PARA PROGRAMAR MICROCONTROLADORES PIC 16F84 y 16F876. Ic-Prog PARA PROGRAMAR MICROCONTROLADORES PIC 16F84 y 16F876. Prof: Bolaños D. En unión del hardware adecuado, el software IC-PROG permite programar gran cantidad de dispositivos electrónicos. Esta guía

Más detalles

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO SÍLABO ASIGNATURA: MICROELECTRÓNICA CÓDIGO: 8F0108 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Mecatrónica 1.3. CICLO DE ESTUDIOS

Más detalles

Práctica 3. Control de un PLC mediante tramas Host-Link generadas por un PC

Práctica 3. Control de un PLC mediante tramas Host-Link generadas por un PC Sistemas de Control Automático Práctica 3. Control de un PLC mediante tramas Host-Link Jorge Pomares Baeza Carlos Alberto Jara Bravo Grupo de Innovación Educativa en Automática 2011 GITE IEA - 1 - Introducción

Más detalles

Puertas para Windows Versión 1.2 (alpha)

Puertas para Windows Versión 1.2 (alpha) Universidad Técnica Federico Santa María Laboratorio de Sistemas Digitales Puertas para Windows Versión 1.2 (alpha) Mayo 2001 Andrés Alvarado PUERTASparaWindows, Guia de Usuarios 1 I. Introducción: Que

Más detalles

Tema 3. Tecnologías y arquitecturas tolerantes a errores. Alta disponibilidad. Gestión de la redundancia, clustering.

Tema 3. Tecnologías y arquitecturas tolerantes a errores. Alta disponibilidad. Gestión de la redundancia, clustering. Tema 3. Tecnologías y arquitecturas tolerantes a errores. Alta disponibilidad. Gestión de la redundancia, clustering. Esquema Índice de contenido 1 Introducción... 2 2 Arquitecturas redundantes y su gestión...

Más detalles

ANEXO D X-CTU CONFIGURATION & TEST UTILITY SOFTWARE. Technical Support: Online support: http://www.digi.com/support/eservice/login.

ANEXO D X-CTU CONFIGURATION & TEST UTILITY SOFTWARE. Technical Support: Online support: http://www.digi.com/support/eservice/login. ANEXO D X-CTU CONFIGURATION & TEST UTILITY SOFTWARE Technical Support: Online support: http://www.digi.com/support/eservice/login.jsp TABLA DE CONTENIDO 1. INTRODUCCION... 2 2. PC SETTINGS... 3 2.1 COM

Más detalles

Generalidades Computacionales

Generalidades Computacionales Capítulo 2 Generalidades Computacionales 2.1. Introducción a los Computadores Definición: Un computador es un dispositivo electrónico que puede transmitir, almacenar, recuperar y procesar información (datos).

Más detalles

FUNCIONES DE UNA COMPUTADORA

FUNCIONES DE UNA COMPUTADORA FUNCIONES DE UNA COMPUTADORA Vamos ahora a profundizar un poco más en el esquema básico expuesto anteriormente, dando algunos detalles sobre cada una de las funciones llevadas a cabo por el ordenador:

Más detalles

2.3 EXPLORADOR DE WINDOWS: CREAR BORRAR MOVER CORTAR ORDENAR CAMBIAR EL NOMBRE 2.5 CONFIGURAR LA PANTALLA

2.3 EXPLORADOR DE WINDOWS: CREAR BORRAR MOVER CORTAR ORDENAR CAMBIAR EL NOMBRE 2.5 CONFIGURAR LA PANTALLA 1. EL ORDENADOR. CONCEPTOS BÁSICOS 2. SISTEMA OPERATIVO. 2.1 ESCRITORIO 2.2 VENTANAS 2.3 EXPLORADOR DE WINDOWS: CREAR BORRAR MOVER CORTAR ORDENAR CAMBIAR EL NOMBRE CARPETAS O ARCHIVOS 2.4 BÚSQUEDA 2.5

Más detalles

UNIVERSIDAD DE ANTIOQUIA DISEÑO DE SISTEMAS DIGITALES COMPLEJOS LABORATORIO 1 INTRODUCCIÓN AL MICROBLAZE Y AL ENTORNO EDK

UNIVERSIDAD DE ANTIOQUIA DISEÑO DE SISTEMAS DIGITALES COMPLEJOS LABORATORIO 1 INTRODUCCIÓN AL MICROBLAZE Y AL ENTORNO EDK UNIVERSIDAD DE ANTIOQUIA DISEÑO DE SISTEMAS DIGITALES COMPLEJOS LABORATORIO 1 INTRODUCCIÓN AL MICROBLAZE Y AL ENTORNO EDK OBJETIVO: Implementar un sistema embebido personalizado en la Spartan3e, utilizando

Más detalles

Dispositivos de Identificación por contacto Parte 3 Dispositivos de Medición de Temperatura y herramientas de desarrollo.

Dispositivos de Identificación por contacto Parte 3 Dispositivos de Medición de Temperatura y herramientas de desarrollo. Dispositivos de Identificación por contacto Parte 3 Dispositivos de Medición de Temperatura y herramientas de desarrollo. Ing. Marcelo E. Romeo 1 meromeo@electron.frba.utn.edu.ar 1 Resumen de lo publicado

Más detalles

Competencias interpersonales: Capacidad crítica y autocrítica. Trabajo en equipo. Habilidades interpersonales

Competencias interpersonales: Capacidad crítica y autocrítica. Trabajo en equipo. Habilidades interpersonales 1.- DATOS DE LA ASIGNATURA Nombre de la asignatura: Carrera: Clave de la asignatura: SATCA 1 Procesamiento Digital de Señales Ingeniería Electrónica APM-1302 2-4 - 6 2.- PRESENTACIÓN Caracterización del

Más detalles

TCP/IP. IRI 2 do cuatrimestre 2015

TCP/IP. IRI 2 do cuatrimestre 2015 TCP/IP IRI 2 do cuatrimestre 2015 Redes y Protocolos Una red es un conjunto de computadoras o dispositivos que pueden comunicarse a través de un medio de transmisión en una red. Los pedidos y datos de

Más detalles

TELECOMUNICACIONES Y REDES. Redes Computacionales II. Prof. Cristian Ahumada V.

TELECOMUNICACIONES Y REDES. Redes Computacionales II. Prof. Cristian Ahumada V. TELECOMUNICACIONES Y REDES Redes Computacionales II Prof. Cristian Ahumada V. Unidad I: Introducción al enrutamiento y envío de paquetes Contenido 1. Introducción 2. En el interior del router 3. Configuración

Más detalles

Diseño de DSP en FPGA con System Generator y MATLab. Jesús Barba Romero (30/05/2012)

Diseño de DSP en FPGA con System Generator y MATLab. Jesús Barba Romero (30/05/2012) Diseño de DSP en FPGA con System Generator y MATLab Jesús Barba Romero (30/05/2012) Agenda Introducción a System Generator y MATLab Creación de un sistema DSP con Simulink Creación de un sistema DSP con

Más detalles

ESTUDIO SOBRE LA IMPLEMENTACIÓN DE REDES NEURONALES ARTIFICIALES USANDO XILINX SYSTEM GENERATOR

ESTUDIO SOBRE LA IMPLEMENTACIÓN DE REDES NEURONALES ARTIFICIALES USANDO XILINX SYSTEM GENERATOR ESTUDIO SOBRE LA IMPLEMENTACIÓN DE REDES NEURONALES ARTIFICIALES USANDO XILINX SYSTEM GENERATOR (1) Juan Carlos Moctezuma Eugenio, (2) César Torres Huitzil (1) Facultad de Ciencias de la Computación, Benemérita

Más detalles

LÓGICA PROGRAMABLE. Introducción Simple PLDs Complex PLDs FPGAs. Dpto. Ingeniería Electrónica y Comunicaciones

LÓGICA PROGRAMABLE. Introducción Simple PLDs Complex PLDs FPGAs. Dpto. Ingeniería Electrónica y Comunicaciones Introducción Simple PLDs Complex PLDs FPGAs Diseño tradicional: basado en CIs estándar SSI/MSI Obtención de la función lógica Reducción a términos producto Minimización: Número de integrados Retardo de

Más detalles

SOFTWARE CSU-485. Para conectar el dispositivo CSU-485 lo podemos hacer de dos maneras:

SOFTWARE CSU-485. Para conectar el dispositivo CSU-485 lo podemos hacer de dos maneras: SOFTWARE CSU-485 El Software CSU-485, es un software utilizado para configurar el dispositivo CSU-485, como la configuración del rango de la entrada analógica o el registro de datos. También es posible

Más detalles

I NTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA

I NTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA I. INTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA 1.1. Informática Informática (Información Automática) es la ciencia y la técnica del tratamiento automatizado de la información mediante el uso de ordenadores.

Más detalles

REQUISITOS MÍNIMOS EQUIPOS DEL PROFESOR RED INFORMÁTICA. Procesador Pentium IV 2,8 GHz. o AMD Athlon 64 3500+ 512 Mb memoria RAM (256 Mb libres).

REQUISITOS MÍNIMOS EQUIPOS DEL PROFESOR RED INFORMÁTICA. Procesador Pentium IV 2,8 GHz. o AMD Athlon 64 3500+ 512 Mb memoria RAM (256 Mb libres). REQUISITOS MÍNIMOS ACONSEJADOS EQUIPOS DE LOS ALUMNOS Procesador Pentium IV 2,8 GHz. o AMD Athlon 64 3500+ 512 Mb memoria RAM (256 Mb libres). 40 Gb. de disco duro libres. Tarjeta gráfica AGP 128 Mb. Resolución

Más detalles

Por lo tanto, la definición del proceso de copia de seguridad se debe controlar por objetivos de restauración.

Por lo tanto, la definición del proceso de copia de seguridad se debe controlar por objetivos de restauración. [ Fin de página Página anterior Página siguiente Contenido Índice ] Ajustes para mejorar el rendimiento de la transferencia de datos Objetivos de la restauración La protección frente a una pérdida de datos

Más detalles

IMPLEMENTACIÓN DE ALGORITMO DE CONTROL FUZZY PI EN UN DISPOSITIVO DE LÓGICA PROGRAMABLE

IMPLEMENTACIÓN DE ALGORITMO DE CONTROL FUZZY PI EN UN DISPOSITIVO DE LÓGICA PROGRAMABLE IMPLEMENTACIÓN DE ALGORITMO DE CONTROL FUZZY PI EN UN DISPOSITIVO DE LÓGICA PROGRAMABLE Lya Velazco Molina, Universidad de la Habana Cuba lya@imre.oc.uh.cu Matilde Santos Peña, Universidad Complutense

Más detalles

Anexo B. Comunicaciones entre mc y PC

Anexo B. Comunicaciones entre mc y PC Anexo B Comunicaciones entre mc y PC En este apartado se hará hincapié en los comandos para el manejo del módulo de comunicaciones desde el PC. Conociendo estos comando se podrá realizar una aplicación

Más detalles

Componentes de la placa base

Componentes de la placa base 28/9/2015 Componentes de la placa base Inharú Quesada y Tatiana Rosales 2ºBach A 1. Componentes externos de la placa base Puerto Paralelo Un puerto es una interfaz que se halla integrada a la placa madre

Más detalles

Windows XP Transferencia de archivos y configuraciones

Windows XP Transferencia de archivos y configuraciones Servicio de Informática Atención al Usuario Windows XP Transferencia de archivos y configuraciones Sección de Atención al Usuario Ultima modificación: 01 de Julio de 2.003 Transferencia de archivos y configuraciones

Más detalles

Conceptos iniciales. Sistema informático. La informática. Componentes del ordenador

Conceptos iniciales. Sistema informático. La informática. Componentes del ordenador Sistema informático Conceptos iniciales El sistema encargado de recoger y procesar los datos y de transmitir la información recibe el nombre de sistema informático. La informática La informática es el

Más detalles

Lector de tarjetas SD en microcontrolador NXP. Ing. Luis Antonini*; Ing. Jorge Osio*; Ing. Jose Rapallini

Lector de tarjetas SD en microcontrolador NXP. Ing. Luis Antonini*; Ing. Jorge Osio*; Ing. Jose Rapallini Segundas Jornadas de Investigación y Transferencia - 2013 Lector de tarjetas SD en microcontrolador NXP Ing. Luis Antonini*; Ing. Jorge Osio*; Ing. Jose Rapallini Centro de Técnicas Analógico Digitales

Más detalles

AKIYAMA ASIO DRIVER. Manual de Instrucciones

AKIYAMA ASIO DRIVER. Manual de Instrucciones AKIYAMA ASIO DRIVER Manual de Instrucciones CONTENIDO INTRODUCCIÓN... 1 INSTALACIÓN... 1 CONFIGURACIÓN DE SOFTWARE DE AUDIO... 2 CONFIGURACIÓN DEL DRIVER... 3 Lista de dispositivos... 3 Tamaño de Buffer

Más detalles

UNIVERSIDAD AUTÓNOMA DE BAJA CALIFORNIA COORDINACIÓN DE FORMACIÓN BÁSICA COORDINACIÓN DE FORMACIÓN PROFESIONAL Y VINCULACIÓN UNIVERSITARIA

UNIVERSIDAD AUTÓNOMA DE BAJA CALIFORNIA COORDINACIÓN DE FORMACIÓN BÁSICA COORDINACIÓN DE FORMACIÓN PROFESIONAL Y VINCULACIÓN UNIVERSITARIA UNIVERSIDAD AUTÓNOMA DE BAJA CALIFORNIA COORDINACIÓN DE FORMACIÓN BÁSICA COORDINACIÓN DE FORMACIÓN PROFESIONAL Y VINCULACIÓN UNIVERSITARIA PROGRAMA DE UNIDAD DE APRENDIZAJE I. DATOS DE IDENTIFICACIÓN 1.

Más detalles

Fundamentos básicos sobre computación

Fundamentos básicos sobre computación Universidad del Cauca Fundamentos básicos sobre computación División de Sistemas - División de Recursos Humanos 2007 1 Contenido 1. Introducción-Conceptos básicos... 3 1.1. Qué es un computador?... 3 1.2.

Más detalles

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción SISTEMAS ELECTRÓNICOS DIGITALES OQUE 2 CIRCUITOS DIGITALES CONFIGURAES (PARTE 3: Tema 1) CONJUNTO CONFIGURAE DE PUERTAS Clasificación y descripción Enrique Mandado Pérez María José Moure Rodríguez Circuito

Más detalles

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION APLICACIONES PARA TELECOMUNICACIONES EMPLEANDO FPGAs: UNA APROXIMACIÓN A RADIO SOFTWARE Ferney Orlando Amaya Universidad Javeriana

Más detalles

ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2

ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2 ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2 E. Ostúa, J. Viejo, M. J. Bellido, J. Juan, A. Millán, P. Ruiz-de-Clavijo y D. Guerrero Instituto de Microelectrónica de Sevilla Centro

Más detalles

Módulo Profesional 01: Bases de datos (código: 0484).

Módulo Profesional 01: Bases de datos (código: 0484). Módulo Profesional 01: Bases de datos (código: 0484). Actividades de enseñanza-aprendizaje que permiten alcanzar los objetivos del módulo. Interpretar diseños lógicos de bases de datos. Realizar el diseño

Más detalles

Técnico de Soporte Informático TEMA 02 NUEVAS TECNOLOG AS

Técnico de Soporte Informático TEMA 02 NUEVAS TECNOLOG AS Técnico de Soporte Informático NUEVAS TECNOLOG AS 2 CONTENIDO TEMA2.NUEVASTECNOLOGÍAS 1. TECNOLOGÍASACTUALESDEORDENADORES:DESDELOSDISPOSITIVOSMÓVILESALOS SUPERORDENADORESYARQUITECTURASESCALABLES....2 1.1DISPOSITIVOSMÓVILES...3

Más detalles

Inserción de Bitflips en Mapas de Configuración de FPGAs

Inserción de Bitflips en Mapas de Configuración de FPGAs Inserción de Bitflips en Mapas de Configuración de FPGAs Autor: Victor Alaminos Beneitez Directora: Hortensia Mecha Sistemas Informáticos Universidad Complutense de Madrid Facultad de Informática Curso:

Más detalles

Microblaze en diseño digital de altas prestaciones

Microblaze en diseño digital de altas prestaciones Microblaze en diseño digital de altas prestaciones Moreno V, González I, López-Buedo S, Gómez-Arribas FJ, Aracil J Escuela Politécnica Superior, UAM, Madrid, España, {victor.moreno, ivan.gonzalez, sergio.lopez-buedo,

Más detalles

DESCRIPCION DEL SITEMA MASTER.

DESCRIPCION DEL SITEMA MASTER. DESCRIPCION DEL SITEMA MASTER. ESTRUCTURA. El sistema MASTER (Sistema Modular para Control Adaptativo en Tiempo Real) se ha implementado en base a un computador compatible PC-AT, dotado de una tarjeta

Más detalles

SCM - 0435 3-2-8. Participantes

SCM - 0435 3-2-8. Participantes 1.- DATOS DE LA ASIGNATURA Nombre de la asignatura: Carrera: Clave de la asignatura: Horas teoría-horas práctica-créditos Tópicos selectos de programación Licenciatura en informática SCM - 0435 3-2-8 2.-

Más detalles

Transmisión de información con el puerto PCI express x1

Transmisión de información con el puerto PCI express x1 1 Transmisión de información con el puerto PCI express x1 Gustavo Moreno Domínguez 1, Ernesto Castellanos Velasco 1, Isaac Campos Cantón 1, Raul Balderas Navarro 2 1 Facultad de Ciencias, Universidad Autónoma

Más detalles

Manual de programación de los microcontroladores PIC para su uso en el Proyecto IOCards

Manual de programación de los microcontroladores PIC para su uso en el Proyecto IOCards Manual de programación de los microcontroladores PIC para su uso en el Índice 1. Introducción 2. Material necesario a. Hardware b. Software 3. Conexiónes Hardware 4. Configuración Hardware 5. Instalación

Más detalles

Una herramienta web para diseñar sistemas digitales basados en procesadores implementados sobre FPGA

Una herramienta web para diseñar sistemas digitales basados en procesadores implementados sobre FPGA Una herramienta web para diseñar sistemas digitales basados en procesadores implementados sobre FPGA S. de Pablo*, L. C. Herrero*, A. B. Rey** y J. A. Cebrián*. * Departamento de Tecnología Electrónica,

Más detalles

13º Unidad Didáctica. RAID (Redundant Array of Independent Disks) Eduard Lara

13º Unidad Didáctica. RAID (Redundant Array of Independent Disks) Eduard Lara 13º Unidad Didáctica RAID (Redundant Array of Independent Disks) Eduard Lara 1 RAID: INTRODUCCIÓN Sistema de almacenamiento que usa múltiples discos duros entre los que distribuye o replica los datos.

Más detalles

MAXHC11. TARJETA DE BAJO COSTE PARA EL DISEÑO MIXTO HARDWARE-SOFTWARE

MAXHC11. TARJETA DE BAJO COSTE PARA EL DISEÑO MIXTO HARDWARE-SOFTWARE MAXHC11. TARJETA DE BAJO COSTE PARA EL DISEÑO MIXTO HARDWARE-SOFTWARE Sadot Alexandres F.¹, José D. Muñoz F.², Pedro Pérez de A.³ Departamento de Electrónica y Automática. Escuela Técnica Superior de Ingeniería

Más detalles