Sistemas MPSoC en FPGAs
|
|
- Elisa Casado Plaza
- hace 8 años
- Vistas:
Transcripción
1 Sistemas MPSoC en FPGAs Pablo Huerta Pellitero, Javier Castillo Villar, Jose Ignacio Martínez Torre Dept. de Arquitectura y Tecnología de Computadores, Ciencia de la Computación e Inteligencia Artificial Universidad Rey Juan Carlos Escuela Superior de Ciencias Experimentales y Tecnología Móstoles {pablo.huerta, javier.castillo, Resumen. Las necesidades de cómputo de los sistemas electrónicos modernos aumentan cada día. Los sistemas multiprocesador en chip (MPSoC) son una buena opción para satisfacer las demandas de las aplicaciones modernas. En este artículo se presenta un estado del arte actual de los sistemas multiprocesador en chip, centrado fundamentalmente en los implementados en FPGA. 1. Introducción Los sistemas electrónicos modernos demandan cada día mayor capacidad de cómputo. Por ejemplo, las aplicaciones de red requieren dispositivos capaces de ofrecer un buen rendimiento a velocidades de transferencia del orden de gigabits por segundo. También los sistemas multimedia están aumentando sus necesidades de potencia de cálculo debido principalmente tanto al incremento de sus funciones (codificación/decodificación de audio y video, conectividad a redes, etc.) como a la aparición de nuevos algoritmos de compresión/descompresión de audio y video que ofrecen mayor calidad a costa de una mayor complejidad y costo computacional. Estos dos grupos de sistemas son un buen ejemplo del tipo de aplicaciones embebidas más implementadas habitualmente. Muchos de estos sistemas embebidos suelen estar desarrollados en forma de un SoC (System on a Chip) que materializa las funciones necesarias mediante una solución integrada hardware/software que utiliza un procesador de propósito general y una serie de coprocesadores, buses, memorias y periféricos. Con el aumento de las necesidades computacionales de los sistemas embebidos actuales, los procesadores de propósito general se ven desbordados y se hace necesario buscar soluciones alternativas. Una posible solución es mejorar el procesador que se está utilizando introduciendo mejoras estructurales que permitan obtener un mayor rendimiento y aumentar la frecuencia de reloj, o sustituir el procesador por uno más moderno que ofrezca un rendimiento más elevado. Esta solución, que aparentemente es la más fácil, presenta una serie de inconvenientes: Aumentar la frecuencia de reloj implica un mayor consumo de energía, lo cual es un punto crítico ya que muchos sistemas embebidos tienen unas restricciones de consumo muy estrictas, especialmente los que funcionan con baterías. Cambiar el procesador por uno más potente conlleva la necesidad de cambiar también el software para adaptarlo al nuevo procesador así como elevar el coste de producción del sistema. Otra solución consiste en desarrollar nuevos coprocesadores específicos que hagan frente a las crecientes necesidades de cómputo. Aunque esta solución es la que en muchos casos puede ofrecer un mejor rendimiento tanto computacionalmente como en términos de consumo de energía, tiene una desventaja importante: incrementa el tiempo de desarrollo. Esto es debido a que el tiempo de desarrollo de cada coprocesador es muy grande comparado con el tiempo que llevaría implementar la misma función en software. Esto hace que el time to market, parámetro crítico en el mercado actual, se dispare de forma inaceptable. Una tercera solución consiste en utilizar varios procesadores, bien de propósito general o especifico, para formar lo que se conoce como MPSoC (Multiprocessor System on Chip). Las posibilidades que ofrece esta solución se ISBN-10: ISBN-13: Pág. 28
2 desarrollan a lo largo del artículo. En la sección 2 se presentan los distintos tipos de MPSoC. La sección 3 muestra las posibilidades que ofrecen las FPGAs a la hora de desarrollar sistemas multiprocesadores. Por último, los retos actuales en el diseño de MPSoCs se exponen en la sección Distintos tipos de MPSoC Se pueden realizar diferentes clasificaciones de los sistemas MPSoCs atendiendo a diferentes criterios. Según el tipo de aplicación para la cual están diseñados se pueden distinguir entre MPSoCs de propósito específico y de propósito general. Atendiendo al tipo de procesadores que se utilizan se pueden clasificar en MPSoCs heterogéneos y homogéneos dependiendo de si usan un mismo tipo de procesador o procesadores diferentes. Habitualmente los MPSoCs de propósito específico son heterogéneos, utilizando diversos procesadores de propósito específico para realizar una tarea muy concreta, mientras que los de propósito general son homogéneos. Algunos ejemplos de distintos tipos de MPSoCs son: Intel IXP2850[8]: es un procesador diseñado para aplicaciones de red que requieran procesamiento de paquetes, procesamiento de contenidos y seguridad. Está formado por una matriz de 16 microengines para manejar paquetes, un procesador Xscale para operaciones de control y dos procesadores criptográficos para acelerar los algoritmos de seguridad. Es por tanto un sistema heterogéneo y de propósito específico. Viper PNX-8500[18]: contiene en su interior dos procesadores: un Trimedia TM32 VLIW y un MIPS PR3940 de 32 bits, además de una serie de aceleradores para distintas aplicaciones de vídeo. También una serie de interfaces de entrada/salida: UART, PCI, IEEE Está diseñado para ser utilizado en aplicaciones de vídeo y red: televisión digital, pasarela de red, set-top-boxes, etc. Es también un sistema de propósito específico y heterogéneo. CELL [7]: es un procesador diseñado para ser usado en un amplio rango de aplicaciones, desde electrónica de consumo hasta grandes servidores. En su interior cuenta con un procesador PowerPC, y con 8 procesadores vectoriales idénticos. Aunque tiene dos tipos de procesadores, se acerca más a la idea de multiprocesador homogéneo. 3. Sistemas Multiprocesador en FPGA Actualmente las FPGAs ofrecen gran cantidad de recursos al diseñador, millones de puertas logicas equivalentes, bloques de memoria, bloques DSP, e incluso las más modernas incluyen uno o varios procesadores dentro de la propia FPGA. Por ejemplo Xilinx ofrece FPGAs de las familias Virtex 2 Pro y Virtex 4 con uno o varios procesadores Power PC 405 [19], este tipo de procesadores se denominan Hard-Core Processors. Además de los procesadores Hard-Core, existen en el mercado procesadores que se pueden implementar utilizando los recursos lógicos de la FPGA. Estos procesadores se conocen como Soft- Core Processors (SCP). Los fabricantes de FPGAs están comenzando a ofrecer SCPs muy optimizados para sus FPGAs. Así, Xilinx distribuye dos procesadores PicoBlaze [21] - un microcontrolador de 8 bits - y MicroBlaze [20] un procesador RISC de 32 bits. Altera también ofrece SCPs para sus FPGAs, como el Nios y el más moderno Nios II [1]. Aparte de estos SCPs comerciales, hay una serie de procesadores de código abierto como el OpenRISC[3] y el Leon[5], con lo que el abanico de posibilidades a la hora de elegir un SCP es relativamente amplio. El rendimiento de estos SCP es menor que el que pueden ofrecen los HCP, pero tienen la ventaja de que su número no está fijado de antemano: se pueden utilizar todos los que sean necesarios y sólo se está limitado por la capacidad de la FPGA. Otra característica muy interesante de los SCP a la hora de diseñar un MPSoC, es su elevada configurabilidad: por ejemplo, se pueden configurar los tamaños de las cachés en función de la aplicación a la que vayan destinados, se pueden incluir o no diferentes unidades como la unidad de punto flotante, barrel-shifter, etc. lo que permite crear sistemas heterogéneos a pesar de utilizar procesadores de la misma familia. Así, se podría construir un sistema con dos procesadores: uno de ellos con todas las unidades opcionales en las que se mapearía la parte software que necesita ese tipo de operaciones, y el otro con una ISBN-10: ISBN-13: Pág. 29
3 configuración mínima dedicado sólo a tareas de control sin restricciones estrictas de rendimiento Arquitecturas MPSoC en FPGA A la hora de diseñar un sistema multiprocesador en FPGA hay infinidad de posibles arquitecturas, cada una con sus ventajas e inconvenientes y más o menos idóneas según el tipo de aplicación en la que se vaya a utilizar. Una posible arquitectura multiprocesadora entre iguales sin comunicación entre los procesadores se muestra en la figura 1. Esta mecanismo de comunicación puede implementarse de múltiples maneras: buses de propósito general, buses de propósito específico, memoria compartida, NoC (network on chip), etc. Otra posibilidad consiste en utilizar una arquitectura maestro/esclavo, en la que un procesador maestro reparte el trabajo entre diversos procesadores esclavos. Esta arquitectura es idónea para aplicaciones de procesamiento masivo de datos, donde cada procesador esclavo ejecuta exactamente el mismo código que los demás y es el procesador maestro el encargado de dividir los datos que llegan de una o varias fuentes para repartirlos entre los diferente procesadores [fig 3], aunque también se puede usar en aplicaciones con paralelismo a nivel de tarea siendo el maestro el encargado del reparto de tareas entre los esclavos. Figura 1. Arquitectura multiprocesador sin comunicación. Una arquitectura de este tipo sólo es útil para aplicaciones que tengan paralelismo a nivel de tarea, y las tareas sean independientes unas de otras, algo poco frecuente. En caso de que las tareas no sean independientes, es necesario que esta arquitectura incluya un mecanismo de comunicación entre los procesadores, como el que se muestra en la figura 2. Figura 3. Arquitectura maestro-esclavo En la figura 4 se muestra una arquitectura de procesadores en cadena. Esta arquitectura es útil en aplicaciones donde no existe paralelismo intrínseco, pero que se pueden dividir en tareas más pequeñas y puede ser segmentada. En este caso, cada procesador ejecuta una parte de la tarea y pasa los resultados al siguiente procesador. Figura 2. Arquitectura multiprocesador con comunicación. Figura 4. Arquitectura segmentada. A partir de estas tres arquitecturas básicas: en red, maestro/esclavo y segmentada, se pueden desarrollar múltiples sistemas multiprocesador combinándolas o modificándolas para adaptarlas a las necesidades específicas de cada aplicación, como el desarrollado en [10] que combina el ISBN-10: ISBN-13: Pág. 30
4 concepto de maestro/esclavo con una arquitectura segmentada Sistemas MPSoC en FPGA En [10] se presenta un sistema multiprocesador en FPGA que utiliza 2 procesadores PowerPC y 14 MicroBlaze. Este sistema está basado en una arquitectura combinada maestro/esclavo y segmentada. Los autores utilizan el sistema en una aplicación de encaminado de paquetes obteniendo un rendimiento de 1.8 Gbps. Para la misma aplicación ejecutada en un Intel IXP2800 se obtiene un rendimiento de 10 Gbps, pero este chip utiliza el doble de área que el diseño en FPGA y es una solución de propósito específico. En [15] se presenta otro sistema multiprocesador en FPGA que utiliza 8 procesadores MicroBlaze para evaluar distintos tipos de aplicaciones, como aplicaciones que hacen uso intenso de arrays o aplicaciones de procesamiento masivo de datos. Utiliza una arquitectura de tipo maestro/esclavo. Otro sistema multiprocesador en FPGA es MiniNoC [9]. Este sistema contiene 4 procesadores MIPS simplificados en una FPGA de Xilinx y se utiliza para ejecutar algunas aplicaciones paralelizables, como un decodificador Motion JPEG mediante una arquitectura de comunicación basada en una NoC toroidal. SoCrates [11] es un sistema multiprocesador de memoria distribuida basado en una arquitectura de bus compartido, a la que se conectan los nodos de procesamiento. Estos nodos tienen bien un procesador basado en ARM7 o bien un DSP (Digital Signal Processor). El número de nodos y el tipo de éstos es configurable lo que permite realizar sistemas multiprocesador muy diversos. memoria compartida). No hay un estándar establecido lo que hace que cada sistema emplee la solución más apropiada a la aplicación concreta. Como consecuencia de esto, la integración de MPSoCs es difícil y las oportunidades de re-usar módulos hardware o software son limitadas. En [17] se proponen un nuevo modelo de programación y un interfaz de plataforma para diseño e integración de MPSoCs, llamado TTL (Task Transaction Level). TTL define una serie de interfaces tanto para comunicación entre tareas como para multitarea, pero deja su implementación abierta para que sean implementadas como una API software o como interfaces hardware, permitiendo así la integración sencilla de tareas hardware y software Memoria Las configuraciones de memoria que se utilizan en los MPSoCs son muy diversas y para cada tipo de configuración existen distintas técnicas para mejorar el rendimiento del sistema completo. Una posibilidad muy frecuente en sistemas multiprocesador es que cada procesador tenga acceso exclusivo a una memoria local al procesador e interna al chip, y un acceso compartido a una memoria externa al chip compartida entre todos los procesadores del MPSoC como se muestra en la figura W. 4. Retos en el diseño de MPSoCs 4.1. Comunicaciones Como se describió en el apartado anterior las posibilidades para conectar entre si varios procesadores son múltiples, tanto en topología (red, maestro/esclavo, en cadena) como en implementación (NoC, buses compartidos, Figura 5. Arquitectura de memoria compartida Para este tipo de sistemas y sus variantes existen diversos estudios que buscan mejorar el rendimiento global del sistema gestionando de diferentes formas los accesos a memoria. En [6] se ISBN-10: ISBN-13: Pág. 31
5 presenta una estrategia dirigida a reducir el número de accesos a memoria externa, que son los más costosos en tiempo y en consumo de energía. Para ello se hace que los procesadores almacenen datos de otros procesadores en su memoria local si se puede predecir que esos datos van a ser usados pronto por otro procesador. Con esto se reduce el número de accesos a memoria externa a costa de aumentar el tráfico entre procesadores, más eficiente y menos costoso en consumo de energía. Otra solución muy similar se presenta en [12]. En [2] se presenta un método para maximizar aciertos en la caché en sistemas multiprocesador. Para ello propone colocar las instrucciones en la memoria en función de la frecuencia con que se acceden. Todos estos métodos buscan reducir el número de accesos a memoria externa utilizando mejoras en el compilador. Hay que remarcar que todos exigen un conocimiento a priori del programa y datos que se van a ejecutar en el sistema multiprocesador, ya que las optimizaciones que se introducen en tiempo de compilación se hacen en función de que datos e instrucciones se van a acceder con más frecuencia Software El desarrollo de aplicaciones para sistemas multiprocesador está marcado por la falta de un estándar que permita desarrollar aplicaciones portables entre sistemas. Un sistema operativo para sistemas embebidos, compatible con una gran variedad de procesadores, y fácilmente portable a nuevos procesadores sería un buen punto de partida para desarrollar un sistema operativo para MPSoCs. ecos [4] es un sistema operativo que cumple estos requisitos, y que además cuenta con la ventaja de ser libre. Utilizando ecos, y añadiéndole funcionalidades que permitan programación de aplicaciones paralelas, como las proporcionadas por OpenMP[14] o MPI [13], se podría desarrollar un sistema operativo que permitiese desarrollar aplicaciones portables para sistemas multiprocesador. En esta línea se enmarca el trabajo actual de este grupo Consumo Una de las restricciones a tener en cuenta a la hora de diseñar SoCs es el consumo de energía. Los sistemas multiprocesador se pueden usar, además de para aumentar el rendimiento de una aplicación, para reducir el consumo de energía de algunas aplicaciones. En [16] se presenta un sistema que utilizando un sistema multiprocesador y escalando el voltaje del sistema y reduciendo la frecuencia de reloj se puede reducir drásticamente el consumo de energía sin afectar demasiado al rendimiento. 5. Conclusiones En este artículo se han presentado las posibilidades que ofrecen los MPSoCs a la hora de desarrollar sistemas embebidos que requieren un alto rendimiento. Se ha mostrado el potencial que ofrecen las FPGAs actuales a la hora de desarrollar este tipo de sistemas, así como los distintos retos que presenta el diseño de este tipo de sistemas. Referencias [1] Altera, Nios II Processor Reference Handbook, 2005, Disponible en [2] C. Goldfeder, Frequency-Based Code Placement for Embedded Multiprocessors. Proceedings of Design Automation Conference [3] D. Lampret, OpenRISC 1200 IP Core Specification, 2001, Disponible en [4] ecoscentric Ltd, ecos User Guide, disponible en [5] Gaisler Research, Leon2 Processor User s Manual, 2005, Disponible en [6] G. Chen, G. Chen, O. Ozturk, M. Kandemir. Exploiting Inter-Processor Data Sharing for Improving Behaviour of Multi-Processor SoCs. Proceedings of the IEEE Computer Society Annual Symposium on VLSI [7] IBM, The Cell Project at IBM Research, disponible en [8] Intel, Product Brief: Intel IXP2850 Network Processor, 2002, Disponible en ISBN-10: ISBN-13: Pág. 32
6 [9] J.C. Prats, Design of Components For A NoC-Based MPSoC Platform, Master Thesis en Computer Science de la Eindhoven University of Technology [10] Kaushik Ravindran, Nadathur Satish, Yujia Jin and Kurt Keutzer. An FPGA-Based Soft Multiprocessor System for IPv4 Packet Forwarding. 15th International Conference on Field Programmable Logic and Applications (FPL-05), pp , [11] M. Collin, R. Haukilahti, M. Nikitovic, J. Adomat, Socrates A Multiprocessor SoC in 40 Days, Conference on Desing, Automation and Test in Europe (DATE 01), 2001 [12] M. Kandemir, I. Kadayif, A. Choudhary, J. Ramanujan, I. Kolcu. Compiler-Directed Scratch Pad Memory Optimization for Embedded Multiprocessors. IEEE Transactions on Very Large Scale Integration Systems, Vol. 12, No. 3, pp [13] Message Passing Interface, wwwunix.mcs.anl.gov/mpi [14] OpenMP, [15] P. Huerta, J. Castillo, J.I. Martínez, V. Lopez, "A MicroBlaze based MultiProcessor SoC, WSEAS Transactions on Circuits and Systems, pp , May 2005 [16] P. Schaumont, B. Charles Lai, W. Qin, I. Verbauwhede. Cooperative Multithreading on Embedded Multiprocessors Architectures Enables Energy-scalable Design Proceedings of Design Automation Conference [17] P. Van de Wolf, E. De Kock, T. Hendrikson, W. Kruijtzer, G. Essink. Design and Programming of Embedded Multiprocessors: An Interface-Centric Approach. Proceedings of CODE+ISSS [18] S. Dutta, R. Jensen, and A. Rieckmann, Viper: A Multiprocessor SOC for Advanced Set-Top Box And Digital TV Systems, IEEE Design and Test of Computers, October 2001, pp [19] Xilinx, PowerPC 405 Processor Block Reference Guide, 2005, Disponible en [20] Xilinx, MicroBlaze Processor Reference Guide, 2005, Disponible en [21] Xilinx, PicoBlaze 8-bit Embedded Microcontroller User Guide, 2005, Disponible en ISBN-10: ISBN-13: Pág. 33
4. Programación Paralela
4. Programación Paralela La necesidad que surge para resolver problemas que requieren tiempo elevado de cómputo origina lo que hoy se conoce como computación paralela. Mediante el uso concurrente de varios
Más detallesLA REVOLUCIÓN DE LOS SISTEMAS DE INFORMACIÓN (S.I.) Introducción PORQUÉ SISTEMAS DE INFORMACIÓN? El Competitivo Entorno de los Negocios
LA REVOLUCIÓN DE LOS SISTEMAS DE INFORMACIÓN (S.I.) Introducción Tanto empresas grandes como pequeñas usan Sistemas de Información y Redes para realizar una mayor proporción de sus actividades electrónicamente,
Más detallesPalabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN
Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,
Más detallesCapitulo V Administración de memoria
Capitulo V Administración de memoria Introducción. Una de las tareas más importantes y complejas de un sistema operativo es la gestión de memoria. La gestión de memoria implica tratar la memoria principal
Más detallesIntroducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006
Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Qué son los FPGAs? Matriz de bloques lógicos configurables (CLB) y una matriz de interconexión. Los bloques lógicos
Más detallesArquitectura de Redes y Comunicaciones
DIRECCIONAMIENTO IP Una dirección IP es un número que identifica de manera lógica y jerárquica a una interfaz de un dispositivo (habitualmente una computadora) dentro de una red que utilice el protocolo
Más detallesEscuela Universitaria Politécnica Grado en Ingeniería Informática Fundamentos de Programación II ENUNCIADO DE PRÁCTICAS CONVOCATORIA DE SEPTIEMBRE
Escuela Universitaria Politécnica Grado en Ingeniería Informática Fundamentos de Programación II ENUNCIADO DE PRÁCTICAS CONVOCATORIA DE SEPTIEMBRE OBJETIVOS Aprender el manejo de entrada/salida con ficheros
Más detallesTEMA VII: DISEÑO SECUENCIAL PROGRAMABLE
TEMA VII: ISEÑO SECUENCIAL PROGRAMABLE e igual forma que podíamos disponer de dispositivos combinacionales programables para poder implementar funciones combinacionales en un solo integrado, en el dominio
Más detallesImplementación de algoritmos genéticos paralelos de grano burdo en redes locales de computadoras. Resumen
Implementación de algoritmos genéticos paralelos de grano burdo en redes locales de computadoras. Arturo Gómez Cortés y Raúl Leal Ascencio ITESO, Guadalajara Resumen El presente trabajo describe una arquitectura
Más detallesIntel Tera-Scale Computing Alumno: Roberto Rodriguez Alcala
Intel Tera-Scale Computing Alumno: Roberto Rodriguez Alcala 1. Introducción Los procesadores con dos núcleos existen actualmente, y los procesadores de cuatro están insertándose en el mercado lentamente,
Más detallesSistema de Provisión Centralizada CPS
Sistema de Provisión Centralizada CPS Descripción del Producto Rev. A1, 03 de Agosto de 2011 1. DESCRIPCIÓN GENERAL DEL CPS Central Provision System (CPS) es un sistema de provisión y administración de
Más detallesMemoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos).
Memoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos). Memoria Típica. Los datos almacenados en memoria tienen que pasar, en un momento
Más detallesNombre de la asignatura: Clave de la asignatura: SIB-1307 1-4-5. Carrera:
1. Datos generales de la asignatura Nombre de la asignatura: Clave de la asignatura: Créditos(Ht-Hp_créditos): Carrera: Sistemas Embebidos SIB-1307 1-4-5 Ingeniería Electrónica 2. Presentación Caracterización
Más detallesEncuesta sobre utilización de la microelectrónica en la Argentina
Encuesta sobre utilización de la microelectrónica en la Argentina Los dispositivos microelectrónicos forman el corazón de todo sistema electrónico de nuestros días. En ellos los circuitos alcanzan las
Más detallesCAPÍTULO III MARCO TEÓRICO. Cada día cambian las condiciones de los mercados debido a diferentes factores como: el
CAPÍTULO III MARCO TEÓRICO 3.1 Introducción Cada día cambian las condiciones de los mercados debido a diferentes factores como: el incremento de la competencia, la globalización, la dinámica de la economía,
Más detallesLos mayores cambios se dieron en las décadas de los setenta, atribuidos principalmente a dos causas:
SISTEMAS DISTRIBUIDOS DE REDES 1. SISTEMAS DISTRIBUIDOS Introducción y generalidades La computación desde sus inicios ha sufrido muchos cambios, desde los grandes equipos que permitían realizar tareas
Más detallesSolución de telefonía para empresas TL 200 - Presentación de producto. Telefonía IP
Solución de telefonía para empresas TL 200 - Presentación de producto Telefonía IP Qué ofrece la telefonía IP? La Telefonía IP puede realizar las mismas funciones o características de la telefonía tradicional,
Más detallesTipos de Dispositivos Controladores
Tipos de Dispositivos Controladores PLC Allen Bradley Siemens Schneider OMRON PC & Software LabView Matlab Visual.NET (C++, C#) FPGAS Xilinx Altera Híbridos Procesador + FPGA (altas prestaciones) µcontrolador
Más detallesCAPÍTULO 2 ANTECEDENTES
CAPÍTULO 2 ANTECEDENTES 2.1 Educación y las Nuevas Tecnologías. La introducción en la sociedad de las llamadas "Nuevas Tecnologías" (como las redes de computadoras, los sistemas de Chat, los sistemas de
Más detalles1. Aplicación de la conmutación de circuitos y la conmutación de paquetes. 1.1 Sistema de señalización número 7 (SS7).
REDES DE COMPUTADORES I Lectura No. 5. TEMAS: 1. Aplicación de la conmutación de circuitos y la conmutación de paquetes. 1.1 Sistema de señalización número 7 (SS7). SISTEMA DE SEÑALIZACIÓN NÚMERO 7 (SS7)
Más detallesUNIDADES FUNCIONALES DEL ORDENADOR TEMA 3
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:
Más detallesCAPÍTULO I. Sistemas de Control Distribuido (SCD).
1.1 Sistemas de Control. Un sistema es un ente cuya función es la de recibir acciones externas llamadas variables de entrada que a su vez provocan una o varias reacciones como respuesta llamadas variables
Más detallesColección de Tesis Digitales Universidad de las Américas Puebla. Morales Salcedo, Raúl
1 Colección de Tesis Digitales Universidad de las Américas Puebla Morales Salcedo, Raúl En este último capitulo se hace un recuento de los logros alcanzados durante la elaboración de este proyecto de tesis,
Más detallesHostaliawhitepapers. Las ventajas de los Servidores dedicados. www.hostalia.com. Cardenal Gardoki, 1 48008 BILBAO (Vizcaya) Teléfono: 902 012 199
Las ventajas de los Servidores dedicados Cardenal Gardoki, 1 48008 BILBAO (Vizcaya) Teléfono: 902 012 199 www.hostalia.com A la hora de poner en marcha una aplicación web debemos contratar un servicio
Más detallespicojava TM Características
picojava TM Introducción El principal objetivo de Sun al introducir Java era poder intercambiar programas ejecutables Java entre computadoras de Internet y ejecutarlos sin modificación. Para poder transportar
Más detalles1. Introducción. Universidad de Cantabria 1-1
1. Introducción Las empresas de transporte y distribución de energía eléctrica tuvieron que afrontar históricamente el problema que suponía el aumento de la energía reactiva que circulaba por sus líneas.
Más detallesProcesador Intel Core 2 Extreme de 4 núcleos Traducción de Textos Curso 2007/2008
Procesador Intel Core 2 Traducción de Textos Curso 2007/2008 Versión Cambio 0.9RC Revisión del texto 0.8 Traducido el octavo párrafo 0.7 Traducido el séptimo párrafo Autor: Rubén Paje del Pino i010328
Más detalles4. METODOLOGÍA. 4.1 Materiales. 4.1.1 Equipo
4. METODOLOGÍA 4.1 Materiales 4.1.1 Equipo Equipo de cómputo. Para el empleo del la metodología HAZOP se requiere de un equipo de cómputo con interfase Windows 98 o más reciente con procesador Pentium
Más detallesDESCRIPCION DEL SITEMA MASTER.
DESCRIPCION DEL SITEMA MASTER. ESTRUCTURA. El sistema MASTER (Sistema Modular para Control Adaptativo en Tiempo Real) se ha implementado en base a un computador compatible PC-AT, dotado de una tarjeta
Más detallesFigura 1.4. Elementos que integran a la Tecnología de Información.
1.5. Organización, estructura y arquitectura de computadoras La Gráfica siguiente muestra la descomposición de la tecnología de información en los elementos que la conforman: Figura 1.4. Elementos que
Más detallesCaso práctico de Cuadro de Mando con Tablas Dinámicas
1 Caso práctico de Cuadro de Mando con Tablas Dinámicas Luis Muñiz Socio Director de SisConGes & Estrategia Introducción Hay una frase célebre que nos permite decir que: Lo que no se mide no se puede controlar
Más detallesResumen Ejecutivo. Sistemas de Gestión, Conversión y Difusión de Contenidos Audiovisuales 3D para Pantallas Autoestereoscópicas
Resumen Ejecutivo Se ha producido recientemente un fuerte incremento en la producción de contenidos audiovisuales 3D para cine y televisión, en forma de películas y grabación/retransmisión de eventos en
Más detallesUnidad II: Administración de Procesos y del procesador
Unidad II: Administración de Procesos y del procesador 2.1 Concepto de proceso Un proceso no es más que un programa en ejecución, e incluye los valores actuales del contador de programa, los registros
Más detallesCorrespondencias entre taxonomías XBRL y ontologías en OWL Unai Aguilera, Joseba Abaitua Universidad de Deusto, EmergiaTech
Correspondencias entre taxonomías XBRL y ontologías en OWL Unai Aguilera, Joseba Abaitua Universidad de Deusto, EmergiaTech Resumen Todo documento XBRL contiene cierta información semántica que se representa
Más detallesUniversidad Autónoma de Baja California Facultad de Ingeniería Mexicali
Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos
Más detallesLa vida en un mundo centrado en la red
La vida en un mundo centrado en la red Aspectos básicos de networking: Capítulo 6 1 Objetivos Explicar la estructura del direccionamiento IP y a convertir entre números binarios y números decimales. Clasificar
Más detallesLos requisitos de accesibilidad en un proyecto software. Implicaciones de usuarios discapacitados en el proceso software
UNIVERSIDAD POLITECNICA DE MADRID Facultad de Informática Departamento de Lenguajes y Sistemas Informáticos e Ingeniería de Software Resumen del Trabajo tutelado: Los requisitos de accesibilidad en un
Más detallesCurso: FT433 - Introducción a la virtualización con VirtualBox
forumtecnico.com Curso: FT433 - Introducción a la virtualización con VirtualBox Configuración de red Uno de los aspectos de la virtualización con más número de opciones es la configuración de red. Recordemos
Más detallesGESTIÓN Y CONTROL DEL DESARROLLO E IMPLANTACIÓN DE APLICACIONES
Ciclo Formativo: Módulo: Desarrollo de Aplicaciones Informáticas Análisis y Diseño Detallado de Aplicaciones Informáticas de Gestión Unidad de Trabajo 10: GESTIÓN Y CONTROL DEL DESARROLLO E IMPLANTACIÓN
Más detallesI NTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA
I. INTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA 1.1. Informática Informática (Información Automática) es la ciencia y la técnica del tratamiento automatizado de la información mediante el uso de ordenadores.
Más detallesHERRAMIENTA DE DIMENSIONADO DE SISTEMAS FOTOVOLTAICOS AUTONOMOS
HERRAMIENTA DE DIMENSIONADO DE SISTEMAS FOTOVOLTAICOS AUTONOMOS M. VAZQUEZ, N. NUÑEZ Y L. DIAZ Sección Departamental de Electrónica Física EUIT de Telecomunicación Universidad Politécnica de Madrid e-mail
Más detallesRedes I Clase # 3. Licda. Consuelo E. Sandoval
Redes I Clase # 3 Licda. Consuelo E. Sandoval 1. PROCESAMIENTO CENTRALIZADO El proceso centralizado es utilizado en los Mainframes, Minicomputadoras y en las Micro multiusuario. Los enlaces a estas máquinas
Más detallesMANUAL TÉCNICO DE IMPLEMENTACIÓN PROYECTO SOCIAL COMPUESCUELA. Elaborado por: Julián A. Hernández M.
MANUAL TÉCNICO DE IMPLEMENTACIÓN PROYECTO SOCIAL COMPUESCUELA Elaborado por: Julián A. Hernández M. PONTIFICIA UNIVERSIDAD JAVERIANA CALI SANTIAGO DE CALI 2011 CONTENIDO Pág. INTRODUCCIÓN...3 1. ANÁLISIS
Más detallesEl Producto: Software
Este material está basado en el curso preparado por A.Navarro, UCM U (que a su vez sigue el texto del libro de Pressman) El Producto: Software Ingeniería del Software de Gestión 1 Facultad de Informática
Más detallesCONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción
Anexo A: FPGA Introducción Cuando se requiere del diseño de un sistema electrónico y surge la necesidad de implementar una parte con hardware dedicado son varias las posibilidades que hay. Una es un diseño
Más detallesCapítulo 1. Introducción
Capítulo 1 Introducción 1.1 Antecedentes La producción musical, en su mayoría, se ha valido de distintos tipos de software computacional para realizar la edición de composiciones musicales. De toda la
Más detallesElectrónica Digital II
Electrónica Digital II M. C. Felipe Santiago Espinosa Aplicaciones de los FPLDs Octubre / 2014 Aplicaciones de los FPLDs Los primeros FPLDs se usaron para hacer partes de diseños que no correspondían a
Más detallesGuía de selección de hardware Windows MultiPoint Server 2010
Guía de selección de hardware Windows MultiPoint Server 2010 Versión de documento 1.0 Publicado en marzo del 2010 Información sobre los derechos de reproducción Este documento se proporciona como está.
Más detallesAplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *.
Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. José Luis Camps, Vicente Herrero, Rafael Gadea, Joaquín Cerdà, Marcos Martínez, Ricardo Colom Universidad Politécnica de Valencia.
Más detallesPartes, módulos y aplicaciones de un Controlador de Procesos
Partes, módulos y aplicaciones de un Controlador de Procesos Conceptos PLC Un controlador lógico programable es un sistema que originalmente fue desarrollado para la industria de manufactura, en particular
Más detallesElementos requeridos para crearlos (ejemplo: el compilador)
Generalidades A lo largo del ciclo de vida del proceso de software, los productos de software evolucionan. Desde la concepción del producto y la captura de requisitos inicial hasta la puesta en producción
Más detallesDocumento técnico Sistemas según el principio de modularidad Automatización modular con terminales de válvulas
Documento técnico Sistemas según el principio de modularidad Automatización modular con terminales de válvulas Los fabricantes deben acostumbrarse cada vez más a un mercado que realiza encargos más pequeños
Más detallesCurso: Arquitectura Empresarial basado en TOGAF
Metodología para desarrollo de Arquitecturas (ADM) El ADM TOGAF es el resultado de las contribuciones continuas de un gran número de practicantes de arquitectura. Este describe un método para el desarrollo
Más detallesCada computadora conectada a la red suele recibir el nombre de estación de trabajo o nodo de la red.
Trimestre III Qué es una red? Una red de computadoras es la conexión de dos o más equipos de computadoras a través de algún medio físico de transmisión, con el objetivo de que sus usuarios puedan compartir
Más detallesDiseño y desarrollo de una aplicación informática para la gestión de laboratorios
Diseño y desarrollo de una aplicación informática para la gestión de laboratorios M. Francisco, P. Vega, F. J. Blanco Departamento de Informática y Automática. Facultad de Ciencias. Universidad de Salamanca
Más detallesDIRECCIONAMIENTO IPv4
DIRECCIONAMIENTO IPv4 Para el funcionamiento de una red, todos sus dispositivos requieren una dirección IP única: La dirección MAC. Las direcciones IP están construidas de dos partes: el identificador
Más detallesCOMPUTADORES MULTINUCLEO. Stallings W. Computer Organization and Architecture 8ed
COMPUTADORES MULTINUCLEO Stallings W. Computer Organization and Architecture 8ed Computador multinucleo Un computador multinúcleocombina dos o mas procesadores (llamados núcleos) en una única pieza de
Más detallesConclusiones. Particionado Consciente de los Datos
Capítulo 6 Conclusiones Una de las principales conclusiones que se extraen de esta tesis es que para que un algoritmo de ordenación sea el más rápido para cualquier conjunto de datos a ordenar, debe ser
Más detallesDISCOS RAID. Se considera que todos los discos físicos tienen la misma capacidad, y de no ser así, en el que sea mayor se desperdicia la diferencia.
DISCOS RAID Raid: redundant array of independent disks, quiere decir conjunto redundante de discos independientes. Es un sistema de almacenamiento de datos que utiliza varias unidades físicas para guardar
Más detallesEl grupo de trabajo IEEE 802.15 ha definido tres clases de WPANs que se
2 Disposiciones generales. 2.1 Tipos de WPANs. El grupo de trabajo IEEE 802.15 ha definido tres clases de WPANs que se diferencian por su rango de datos, consumo de energía y calidad de servicio (QoS).
Más detalles4. Base de datos XML nativa: Marklogic
4. Base de datos XML nativa: Marklogic XML ha ganado con el paso de los años protagonismo a la hora de trabajar con la información. Su lenguaje fuertemente tipado permite la comunicación entre distintas
Más detallesCapítulo 5. Cliente-Servidor.
Capítulo 5. Cliente-Servidor. 5.1 Introducción En este capítulo hablaremos acerca de la arquitectura Cliente-Servidor, ya que para nuestra aplicación utilizamos ésta arquitectura al convertir en un servidor
Más detallesUN ENTORNO A MEDIDA PARA EL DISEÑO Y LA SIMULACIÓN DE MAQUINARIA POR COMPUTADOR
UN ENTORNO A MEDIDA PARA EL DISEÑO Y LA SIMULACIÓN DE MAQUINARIA POR COMPUTADOR Manuel González y Javier Cuadrado Departamento de Ingeniería Industrial II, Campus de Esteiro, 15403 Ferrol Universidad de
Más detallesMétricas, Estimación y Planificación en Proyectos de Software
Métricas, Estimación y Planificación en Proyectos de Software Cuando se planifica un proyecto se tiene que obtener estimaciones del costo y esfuerzo humano requerido por medio de las mediciones de software
Más detallesPropuesta de Portal de la Red de Laboratorios Virtuales y Remotos de CEA
Propuesta de Portal de la Red de Laboratorios Virtuales y Remotos de CEA Documento de trabajo elaborado para la Red Temática DocenWeb: Red Temática de Docencia en Control mediante Web (DPI2002-11505-E)
Más detallesINTRODUCCIÓN A LAS REDES INFORMÁTICAS
Instituto Tecnológico Argentino Técnico en Redes Informáticas Plan TRI2A03B Reservados los Derechos de Propiedad Intelectual Tema: Introducción a las redes Archivo: CAP2A03BTRI0102.doc informáticas Clase
Más detallesE-learning: E-learning:
E-learning: E-learning: capacitar capacitar a a su su equipo equipo con con menos menos tiempo tiempo y y 1 E-learning: capacitar a su equipo con menos tiempo y Si bien, no todas las empresas cuentan con
Más detallesUnidad 3 Direccionamiento IP (Subnetting)
Unidad 3 Direccionamiento IP (Subnetting) Las direcciones denominadas IPv4 se expresan por combinaciones de números de hasta 32 bits que permiten hasta 2 32 posibilidades (4.294.967.296 en total). Los
Más detallesINFORME TECNICO PREVIO DE EVALUACIÓN DE SOFTWARE N 002-2011/UIE-PATPAL - FBB
INFORME TECNICO PREVIO DE EVALUACIÓN DE SOFTWARE N 002-2011/UIE-PATPAL - FBB Contenido 1. NOMBRE DEL AREA... 2 2. RESPONSABLES DE LA EVALUACIÓN... 2 3. CARGOS... 2 4. FECHA... 2 5. JUSTIFICACIÓN... 2 6.
Más detallesCAPITULO 3 REDES HIBRIDAS-COMPLEJAS. 3.1 Descripción de la Red Híbrida Compleja (HCNN)
CAPITULO 3 REDES HIBRIDAS-COMPLEJAS 3.1 Descripción de la Red Híbrida Compleja (HCNN) La predicción de eventos caóticos que se presentan en un mundo que nos rodea es de gran interés. Especialmente en aquellos
Más detallesConcepto y tipo de redes
Concepto y tipo de redes Definición de red Una red es un proceso que permite la conexión de equipos para: Compartir recursos. Comunicación remota. Optimiza el uso del equipo. Toda red está formada por:
Más detallesVielka Mari Utate Tineo 2013-1518. Instituto Tecnológico de las Américas ITLA. Profesor José Doñé PRATICA NO. 24, CLUSTER
Vielka Mari Utate Tineo 2013-1518 Instituto Tecnológico de las Américas ITLA Profesor José Doñé PRATICA NO. 24, CLUSTER CREAR UN HOWTO CON EL PROCEDIMIENTO NECESARIO PARA LA IMPLEMENTACION DE CLUSTER DE
Más detallesMODULO ADMINISTRATIVO
MODULO ADMINISTRATIVO 2 Tipo: Estado: Disponibilidad: Copyright: Informe Ejecutivo Versión Final Publico 2013 Makrosoft Resumen Descripción del Sistema DocXFlow 3 Tabla de Contenido DocXFlow Sistema de
Más detallesLicenciatura en Computación
Res. CFI 21/06/2012 Res. CDC 25/09/2012 Pub. DO 31/10/2012 Plan de Estudios Licenciatura en Computación Facultad de Ingeniería 1 Antecedentes y fundamentos 1.1 Antecedentes En la Facultad de Ingeniería,
Más detallesHARDWARE DE SISTEMA AUTOMÁTICO DE RASTREO DE VEHÍCULOS MEDIANTE TECNOLOGÍAS GPRS Y GPS
HARDWARE DE SISTEMA AUTOMÁTICO DE RASTREO DE VEHÍCULOS MEDIANTE TECNOLOGÍAS GPRS Y GPS Ing. Javier A. Garabello Facultad Regional Villa María UTN Av. Universidad 450 Tel: 0353-4537500 javiergarabello@hotmail.com
Más detallesMetodologías de diseño de hardware
Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción
Más detallesNo se requiere que los discos sean del mismo tamaño ya que el objetivo es solamente adjuntar discos.
RAIDS MODO LINEAL Es un tipo de raid que muestra lógicamente un disco pero se compone de 2 o más discos. Solamente llena el disco 0 y cuando este está lleno sigue con el disco 1 y así sucesivamente. Este
Más detallesArquitecturas GPU v. 2013
v. 2013 Stream Processing Similar al concepto de SIMD. Data stream procesado por kernel functions (pipelined) (no control) (local memory, no cache OJO). Data-centric model: adecuado para DSP o GPU (image,
Más detallesFundamentos de los Sistemas Operativos (GII) Examen Final 15 de Junio de 2012 - SEGUNDA PARTE - SOLUCIONES
Calificación 1 Fundamentos de los Sistemas Operativos (GII) Examen Final 15 de Junio de 2012 - SEGUNDA PARTE - 2 3 Nombre SOLUCIONES Grupo Dispone de una hora y media para completar el examen 1 (6.5 puntos)
Más detallesServicio de Firma Electrónica Remota sobre Dispositivo Seguro Centralizado (SSCD)
Servicio de Firma Electrónica Remota sobre Dispositivo Seguro Centralizado (SSCD) 1 2 Título del documento: Servicio de Firma Electrónica Remota sobre SSCD Nombre del fichero: Servicio Firma Electronica
Más detallesIntroducción a las redes de computadores
Introducción a las redes de computadores Contenido Descripción general 1 Beneficios de las redes 2 Papel de los equipos en una red 3 Tipos de redes 5 Sistemas operativos de red 7 Introducción a las redes
Más detallesAlcatel-Lucent VitalQIP Appliance Manager
Alcatel-Lucent Appliance Manager Solución integral de gestión de direcciones IP y basada en dispositivos con amplia funcionalidad Racionalice la gestión y reduzca los costes administrativos con Alcatel-Lucent
Más detallesActualización de versión a Bizagi 10.x
Actualización de versión a Bizagi 10.x Actualización de versión a Bizagi 10.x 1 Tabla de contenidos Introducción... 2 Actualizar un proyecto desde v9.1.x a 10.x... 2 Preparación... 3 Habilitación de formas
Más detallesPRACTICA NO.24: CLUSTER
PRACTICA NO.24: CLUSTER Jose Arturo Beltre Castro 2013-1734 ING. JOSE DOÑE Sistemas Operativos III Cluster El término clúster se aplica a los conjuntos o conglomerados de computadoras construidos mediante
Más detallesServicio de telefonía ip de la Universidad Carlos III de Madrid
Servicio de telefonía ip de la Universidad Carlos III de Madrid Mediante este documento se hace una presentación del servicio de telefonía ip de la Universidad Carlos III de Madrid, así como de otros sistemas
Más detallesCentro de Capacitación en Informática
Fórmulas y Funciones Las fórmulas constituyen el núcleo de cualquier hoja de cálculo, y por tanto de Excel. Mediante fórmulas, se llevan a cabo todos los cálculos que se necesitan en una hoja de cálculo.
Más detallesINTRODUCCIÓN A LOS SISTEMAS GESTORES DE BASE DE DATOS
INTRODUCCIÓN A LOS SISTEMAS GESTORES DE BASE DE DATOS AUTORÍA JOSEFA PÉREZ DOMÍNGUEZ TEMÁTICA NUEVAS TECNOLOGIAS ETAPA CICLOS FORMATIVOS DE GRADO SUPERIOR DE INFORMÁTICA Resumen En esta publicación se
Más detallesGLOSARIO DE TÉRMINOS
MINISTERIO DE EDUCACIÓN, CULTURA Y DEPORTE SECRETARÍA DE ESTADO DE EDUCACIÓN Y FORMACIÓN PROFESIONAL DIRECCIÓN GENERAL DE FORMACIÓN PROFESIONAL INSTITUTO NACIONAL DE LAS CUALIFICACIONES GLOSARIO DE TÉRMINOS
Más detallesCurso de seguridad informática en el entorno docente. Sesión 4. PONENTE: Jaime López Soto. e-mail: seguridad@cursos.jimmycat.es
Curso de seguridad informática en el entorno docente Sesión 4 PONENTE: Jaime López Soto e-mail: seguridad@cursos.jimmycat.es Contenidos Introducción a la seguridad informática Actualizaciones de seguridad
Más detallesEvaluación del Software
Evaluación del Software Evaluación de Software El avance informático actual es muy alto comparado con lo se tenía en los años 90, al hablar de desarrollo de software se hace más notable, en el hecho por
Más detallesAnálisis de costos proyectado de la plataforma SAP HANA
Un estudio de Total Economic Impact de Forrester Por encargo de SAP Director de proyecto: Shaheen Parks Abril de 2014 Análisis de costos proyectado de la HANA Ahorro de costos posibilitado por la transición
Más detallesSistema Operativo (OS). Andrea Serna. 10 Inf 2.
Sistema Operativo (OS). Andrea Serna. 10 Inf 2. Sistema operativo de red. El sistema operativo de red permite la interconexión de ordenadores para poder acceder a los servicios y recursos. Al igual que
Más detallesRAID 0 : No redundante
RAID ECP RAID RAID - Redundant Array of Independent Discs, 1987 Combinar varios discos, pequeños y baratos, en un sólo dispositivo lógico de disco y distribuir los datos a través de las unidades físicas
Más detallesSISTEMAS DE INFORMACIÓN II TEORÍA
CONTENIDO: EL PROCESO DE DISEÑO DE SISTEMAS DISTRIBUIDOS MANEJANDO LOS DATOS EN LOS SISTEMAS DISTRIBUIDOS DISEÑANDO SISTEMAS PARA REDES DE ÁREA LOCAL DISEÑANDO SISTEMAS PARA ARQUITECTURAS CLIENTE/SERVIDOR
Más detallesPUERTOS DE COMUNICACIÓN EXTERNOS TIPO VELOCIDAD DESCRIPCION GRAFICO
PUERTOS DE COMUNICACIÓN EXTERNOS TIPO VELOCIDAD DESCRIPCION GRAFICO PUERTO PS/2 150 Kbytes/seg. La comunicación en ambos casos es serial (bidireccional en el caso del teclado), y controlada por microcontroladores
Más detallesArquitectura de Computadoras. Clase 5 Posibles soluciones a atascos
Arquitectura de Computadoras Clase 5 Posibles soluciones a atascos Ejemplo de segmentación Notas de Clase 5 2 Atascos de un cauce (stall) Situaciones que impiden a la siguiente instrucción que se ejecute
Más detallesDispositivos de Red Hub Switch
Dispositivos de Red Tarjeta de red Para lograr el enlace entre las computadoras y los medios de transmisión (cables de red o medios físicos para redes alámbricas e infrarrojos o radiofrecuencias para redes
Más detallesAUTORES: OBREGON CARLA 20.621.330 ROMERO MARIA 19.118.452 MARACAIBO FEBRERO 2012
REPUBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD NACIONAL EXPERIMENTAL DE LAS FUERZAS ARMADAS BOLIVARIANA DOCENTE: JOSE PARRA CATEDRA: REDES MARACAIBO FEBRERO
Más detallesPRUEBAS DE SOFTWARE TECNICAS DE PRUEBA DE SOFTWARE
PRUEBAS DE SOFTWARE La prueba del software es un elemento crítico para la garantía de la calidad del software. El objetivo de la etapa de pruebas es garantizar la calidad del producto desarrollado. Además,
Más detallesRAID. Redundant Array of Independent Disks. Rafael Jurado Moreno (rafa.eqtt@gmail.com) Fuente: Wikipedia
RAID Redundant Array of Independent Disks Rafael Jurado Moreno (rafa.eqtt@gmail.com) Fuente: Wikipedia I.E.S. María Moliner. Segovia 2010 1.Introducción. En informática, el acrónimo RAID (del inglés Redundant
Más detalles