El diseño de filtros digitales en FPGAs.

Tamaño: px
Comenzar la demostración a partir de la página:

Download "El diseño de filtros digitales en FPGAs."

Transcripción

1 NÚMERO 20 SEPTIEMBRE DEL 2005 vol - 3 ISSN El diseño de filtros digitales en FPGAs. Es cada vez mayor el uso que la industria da a las FPGAs, un tipo particular de circuito integrado de gran versatilidad y de relativo bajo coste. Mientras que hace unos pocos años, el desarrollo de aplicaciones digitales integradas concretas requería el empleo, en muchos casos, de circuitos integrados de aplicación específica (ASIC), en la actualidad, el desarrollo alcanzado por las FPGAs ha permitido su empleo cada vez más intensivo. En campos tan diversos como el procesamiento digital de la señal o el power line la FPGA está mostrando su versatilidad y el bajo coste asociado al desarrollo de aplicaciones en ellas. Mientras que un desarrollo de un ASIC requería grandes esfuerzos para la implementación correcta de aplicaciones, las FPGAs poseen librerías completas y gran facilidad para la programación de las mismas. Debida a esa mayor importancia que adquiere en el mercado y la industria este tipo de integrado, nos ha parecido útil el mostrar una aplicación concreta de las 1

2 mismas en la actualidad. Esta aplicación, el filtrado digital de la señal, nos muestra cómo ha evolucionado la tecnología para posibilitar estas nuevas aplicaciones. Espero el texto os resulte interesante y os motive para profundizar más en el conocimiento de éste circuito, cada vez más utilizado y con mayores posibilidades. Mientras que el propósito general de los elementos lógicos de las FPGAs parecía hacer improbable su aplicación a las operaciones de multiplicado intensivo propio del filtrado digital, la aplicación de técnicas particulares (como la de aritmética distribuida, distributed arithmetic o DA) ha convertido a las FPGAs en una alternativa con muchas posibilidades. De hecho, el algunas aplicaciones importantes de filtrado la familia de FPGAs Xilinx 4000 ofrece una característica de funcionamiento superior a la de los microprocesadores DSP de punto fijo más rápidos. Las ventajas de la aproximación de la FPGA al filtrado digital incluye mayores tasas de muestreo que las disponibles en los tradicionals chips DSP, menores costes que los circuitos integrados de aplicación específica (ASICs) para aplicaciones de volumen moderado y mayor flexibilidad que las alternativas existentes. Puesto que muchas de las arquitecturas de FPGAs actuales son programables en el propio sistema, la configuración del dispositivo puede ser cambiado para implementar funcionalidades diferentes si es requerido. Aquí vamos a realizar una breve descripción del procesamiento DA para posibilitar el mejor entendimiento de los ejemplos de diseño de filtros que aquí presentamos. Un filtro FIR simple nos servirá para mostrar los conceptos básicos de diseño empleado en las FPGAs actualmente. En la actualidad, el ingeniero de procesado digital de la señal tiene, normalmente, dos elecciones de diseño, el microprocesador DSP o un 2

3 dispositivo dedicado de función específica. El primero puede ser programado para cubrir un amplio rango de aplicaciones de forma, frecuentemente, no óptima pero ciertamente satisfactoria, que se puede deducir del uso tan popular de los chips DSP tanto de punto fijo como flotante. La segunda elección incluye dispositivos con algoritmos específicos tales como filtros FIR con tasas de muestreo para señales de video y dispositivos específicos para aplicaciones de alto rendimiento tales como chips para la compresión de datos en imagen. Sin embargo, la FPGA basada en una SRAM con tabla de búsqueda ofrece una tercera opción una alternativa a las soluciones tanto programada como hardware anteriores. Tradicionalmente, la búsqueda de la implementación de los filtros digitales se ha concentrado en la implementación a medida usando diversas tecnologóas VLSI. La arquitectura de estos filtros han sido determinadas por las aplicaciones objetivo de las implementaciones particulares. Varios procesadores digitales de señal (DSP) tales como el TMS320 de Texas Instrument o el Motorola han sido diseñados para implementar operaciones de filtrado en tasas de audio. Estos dispositivos son extremadamente flexibles pero muy limitados en prestaciones. Diseños de altas prestaciones por encima de los 100 MHz se han desarollado usando implementaciones totalmente VLSI, limitando su uso a aplicaciones específicas y a un coste elevado. 3

4 Existen, por tanto, varias desventajas potenciales de la alternativa VLSI customizada, aunque esta tenga el mejor rendimiento y eficiencia para la aplicación específica para la que fue diseñada. El problema más obvio es la falta de flexibilidad de la solución customizada. Los dispositivos customizados son con frecuencia apropiados sólo para el uso en aplicaciones particulares, y no pueden ser fácilmente reconfigurables para otras operaciones incluso dentro del mismo ámbito. Otro problema que con frecuencia acarrera esta solución es la falta de adaptabilidad una vez un dispositivo está en uso dentro de un sistema. Las implementaciones customizadas típicas no permiten la función de que un dispositivo pueda ser modificado dentro del sistema, pese a que el objetivo sea, por ejemplo, la corrección de un fallo. Aunque estos problemas pueden ser mitigados con una previsión suficiente a la hora del diseño, el coste en rendimiento, complejidad de la implementación y el tiempo adicional de diseño con frecuencia imposibilitan soluciones tan flexibles. La falta de flexibilidad y el alto coste de este tipo de desarrollos sólo las hace viables y justidicadas para aplicaciones de alto volumen de fabricación o extremadamente críticas. Los arrays de puertas programables por campo (field programmable gate array o FPGA) pueden ser usadas para aliviar algunos de los problemas ligados a la implementación customizada. Las FPGAs son dispositivos lógicos que conllevan un significante parecido con los tradicionarles arrays 4

5 de puertas customizados. Existe una gran cantidad de implementaciones de FPGAs algunas de las más populares consiste en un array de bloques de funciones programables de forma arbitraria, con recursos configurables de rutado los cuales se emplean para interconectar dichos bloques. Muchas de las FPGAs más populares son programables en el propio sistema, lo que permite la modificación del funcionamiento del dispositivo mediante una reprogramación relativamente simple. La primera limitación de las FPGAs está relacionada con la redundancia impuesta por la programabilidad del dispositivo. En particular, la densidad de estos dispositivos está sólo ahora alcanzando el nivel necesario para implementar módulos completos de complejidad razonable. Otras dificultades asociadas con estos dispositivos resultan de las restricciones impuestas por la arquitectura, tal como limitaciones en las funciones lógicas que pueden ser implementadas en cada bloque lógico, así como los retrasos de rutado en los arrays. Muchos de estas dificutades pueden ser superadas mediante diseños cuidadosos. Debido al incesante crecimiento de las capacidades en la fabricación de circuitos integrados, la tecnología futura de FPGAs promete mayores densidades y mayores velocidades. Muchas familias de FPGAs se basan en tecnologías de memorias, así que las mejoras en esas áreas deberían impactar en la evolución de las FPGAs. La expansión del uso de las FPGAs en una diversidad mayor de aplicaciones es por tanto muy probable. 5

6 Las FPGAs son muy apropiadas para la implementación de algoritmos de procesamiento digital de la señal de punto fijo. Las ventajas de las FPGAs sobre los DSPs están primeramente relacionadas con la flexibilidad adicional debida a la reconfigurabilidad de la FPGA. No sólo pueden los sistemas de altas prestaciones ser implementados relativamente de forma barata, si no que los diseños y los ciclos de tests pueden ser completados rápidamente debido a la eliminación de los retrasos debidos a la fabricación de los circuitos. Las ventajas de los DSPs sobre las FPGAs están relacionadas con la densidad y las restricciones de rutado impuestas por las arquitecturas FPGAs. De forma particular, el número de puertas lógicas que pueden ser implementados en un único dispositivo, y por tanto el número de unidades aritméticas, está todavía limitado y el rutado entre modulos impone limitaciones críticas en cuanto a los retrasos. Debido a estas restricciones propias de las FPGAs, la implementación de algoritmos de filtrado digital a travás de este medio debe centrarse incialmente en estructuras eficientes que posean baja complejidad. El diseño de algoritmos de filtrado digital e implementaciones FPGAs apropiadas son necesarios para aprovechar todas las ventajas de esas capacidades. Ahora trataremos de describir brevemente el fundamento de la técnica de Aritmética Distribuida (DA) para la implementación de sumas ponderadas para la computación de productos que son la base de los filtros y de otros 6

7 procesadores digitales de la señal usuales. Esta técnica es la que ha convertido a las FPGAs en una solución viable para este tipo de diseños. Además, trataremos de dar una visión aproximada de la familia de FPGAs de Xilinx cuya arquitectura de puertas provee de una buena plataforma para las operaciones que se realizan con la técnica DA (de hecho, superior a otros tipos de FPGAs existentes). En efecto, la elección de la familia de FPGA marca la realizabilidad o no de este tipo de sistemas (filtros digitales) mediante DA. La aritmética distribuida La DA es una algorítmica computacional que permite la implementación eficiente de sumas ponderadas de productos, también denominados productos tipo dot, que define la importancia de las operaciones de procesamiento de la señal tales como filtros, transformadores de frecuencia y redes neuronales. El producto dot es una operación intensiva en cálculo cuya velocidad es limitada por el circuito multiplicador. El array paralelo multiplicador que se encuentra en todos los chips DSP y en los microprocesadores de cuarta generación consume muchas puertas y es inapropiado incluso para las FPGAs más grandes, ya que el área de silicio que consumiría resulta excesivo. Sin embargo, para sistemas lineales e invariantes en el tiempo (los cuales corresponden a los sistemas que hemos mencionado, entre ellos los filtros) donde un factor de cada uno de los términos del producto es una constante, el multiplicador puede ser reemplazado por circuitos más económicos de escalar y añadir. Esto es una reminiscencia de la programación de la multiplicación como una secuencia de desplazamientos y sumas una aproximación serie que requiere menos puertas pero que opera a velocidades inferiores. Por tanto, podemos decir 7

8 que el DA es un procesado computacional serie bit a bit, sin embargo, ofreciendo velocidades próximas a aquellas de los arrays multiplicadores completos que tanto área consumen. La implementación del producto dot en FPGAs se detalla con más profundidad en [1] y algunos aspectos que debemos destacar son: - Cada término del producto consiste en una variable (señal) y una constante (coeficiente) ambos en formato binario de punto fijo pero no necesariamente de la misma longitud de palabra. - En vez de computar el producto de un término en base a cada término en sí mismo, los productos parciales de todos los términos son calculados de forma simultánea, y en el tiempo que lleve el cálculo de un único producto parcial. Esto se consigue precalculando todas las posibles salidas de los productos parciales acumulados y almacenándolos en una tabla de búsqueda (lock up table o LUT) que sea direccionada por los bits del multiplicador (variable). Todas las variables de entrada son secuenciadas simultáneamente, en modo bit serie antes de direccionarar la tabla LUT. Cada producto acumulado parcial es escalado de forma binaria y añadido a los productos parciales acumulados. Cuando los bits más significativos de signo direccionan la LUT, su salida es sustraida de los productos parciales acumulados. 8

9 El cálculo del producto dot completo tarda B ciclos de reloj donde B es el número de bits de la variable de entrada, y es independiente del número de variables de entrada. Los bloques funcionales del camino de datos del algoritmo DA son relativamente pocos y cubren un número elevado de aplicaciones. Estos bloques están compuestos de circuitos lógicos estándar los cuales pueden ser escalados para alcanzar requerimientos particulares de rango dinámico y precisión. En lugar de un array multiplicador completo y un acumulador de doble precisión, y un medio para el acceso de las parejas de operandos, se tienen los siguientes circuitos simples: 1. Un conjunto de registros de desplazamiento que pueden ser cargados bit a bit de forma paralela. 2. Una tabla de búsqueda (RAM o PROM) la cuál es direccionada por las salidas serie del conjunto de registros de desplazamiento. 3. En sumador/restador de precisión simple con un registro acumulador. Los contenidos del registro son escalados por ½ antes de añadir la 9

10 salida procedente del LUT. Como el proceso se repite con productos parciales de un orden cada vez mayor, el bit descartado en el proceso de escalado es pasado a un registro de desplazamiento auxiliar y, por tanto, reteniendo el resultado de precisión doble. La substracción ocurre en el acceso final a la LUT por el multiplicador de los bits de signo. Todas estas funciones son recogidas en un bloque acumulador y de escalado. El paso básico DA impera sobre un amplio rango de aplicaciones. De esa forma con un conjunto de bloques fijo la respuesta en frecuencia de un filtro digital implementado en una FPGA puede ser cambiada simplemente cambiando los contenidos de la LUT. De forma similar, los controles del camino de datos son muy simples y permaneces fijados para muchas aplicaciones. La FPGA de Xilinx Entre los distintos fabricantes de FPGAs Xilinx fue el primero en usar las tablas de búsqueda para construir lógica de usuario. Estas tablas de verdad lógicas son incrustradas en bloques lógicos configurables (configurable logic blocks o CLBs) que también incluyen una pareja de flips flops tipo D y circuitos para control y activación del reloj. La base literal del CLB es un SRAM (RAM estática) que almacena el patrón de bits que define las funciones lógicass del CLB y los caminos ligados a 10

11 ellos. Los patrones de bits SRAM son cargados de una forma variada de modos de configuración, y, como con cualquier RAM, puede ser recargado o escrito un número de veces ilimitado. De esa forma un diseño puede ser corregido o modificado a través de configuraciones programadas con ningún cambio en el hardware. Los datos de configuración pueden ser cargados desde un ordenador servidor o pueden ser transferidos desde una memoria PROM local de forma automática con el encendido del dispositivo. La familia Xilinx XC4000 presenta una matrix bidimensional de elementos CLB interconectados con recursos de rutado jerárquico todos colocados dentro de un perímetro de bloques de entrada salida programables (IOBs o input-output blocks). El IOB tiene un puerto triestado que puede ser configurado dinámicamente para funcionar tanto como una fuente o como un sumidero con registros internos de captura de datos de entrada, o de salida de datos síncronos estables en la entrega. El miembro de la familia más pequeño (XC4002) tiene una matriz CLB 8x8 y 64 IOBs mientras que el dispositivo mayor (XC4025) tiene una matriz CLB 32x32 y 256 IOBs. La familia XC4000 de Xilinx es soportada por un amplio rango de herramientas de diseño desarrolladas por Xilinx y proveedores tales como Synopsys. La entrada de diseño puede ser via captura de esquemáticos de un diagrama lógico usando cualquiera de las 11

12 herramientas estándar de la industria tales como Viewdraw. Tras la entrada vía esquemático o mediante ecuaciones el diseño y de forma automática convertido en el formato Xilinx Netlist. Luego, el sorftware XACT de Xilinx particiona el diseño en bloques lógicos, para posteriormente encontrar una posición pseudo-óptima para cada bloque. Y, finalmente, seleccionar el rutado de interconexión. Todos estas rutinas de particionado, búsqueda de posición e interconexión corren de forma automática, pero el diseñador puede intervenir estableciendo restricciones específicas o editando partes críticas del diseño. El diseño completo es documentado de forma automática en un fichero de datos básicos de configuración. Como estos productos FPGA ya están maduros, una librería de macros diseñados de forma óptima y provados han sido desarrollados para facilitar las tareas del diseñador. De esa forma podemos encontrar contadores, registros de desplazamiento, sumadores paralelo y acumuladores, memorias RAM, FIFOs, etc, que pueden ser compiladas o escaladas a las dimensiones deseadas para satisfacer los requerimientos. Los circuitos DA pueden ser configurados ampliamente usando bloques o macros existentes ya en esas librerías de diseño. Estos bloques están siendo ahora ensamblados en macros de procesamiento de señal de un orden superior tales como el filtro FIR de 8 entradas que vamos a describir en la sección próxima. 12

13 13

14 El filtro FIR de aritmética distribuida El filtro FIR se puede realizar mediante una aplicación simple de la técnica DA. En el filtro FIR de N entradas de la figura, las variables de entrada son las salidas de las etapas intermedias, por ejemplo, de las muestras de entrada retrasadas. Por tanto una vez la muestra de entrada es convertida de paralelo a la forma serie una cadena de registros serie de desplazamiento posibilita los retrasos y el direccionamiento de la LUT. El circuito DA resultante 14

15 se muestra en la figura. Durante cada periodo de muestreo de la entrada hay al menos B periodos del reloj de desplazamiento. La memoria se convierte de forma rápida en un factor limitante en los diseños de filtros FIR con técnicas DA. Un filtro de orden 20 por ejemplo requiere 2exp(20) palabras. Afortunadamente una reducción significativa de memoria puede ser conseguida para los filtros tipo FIR. El número de direcciones puede ser dividido por dos sumando primero las salidas serie de los pares simétricos. El tamaño de memoria resultante es de 2exp(10) que representa una reducción de 1000 a 1. Esto es alcanzado con un coste de 10 sumadores serie completos y un reloj de desplazamiento adicional para procesar el overflow del sumador serie. El diseño del filtro FIR de 8 entradas se mapea de forma sencilla en la tabla LUT de 16 palabras del Xilinx CLB. 15

16 Otras alternativas para la implementación de filtros digitales. El módulo MAC (unidad multiplicadora-acumuladora). Varios autores ([2],[3],[4] y [5]) han identificado la operación de multiplicación-acumulación (MAC) como el núcleo de varios algoritmos de procesado de señales digitales. La realización de ese módulo puede realizarse de diversas formas. Una de ellas se centra en realizar la multiplicación usando una aproximación vectorial y suma usando métodos de acarraeo, como el del método DA. La estructura de una unidad MAC se puede observar en la figura. Implementación del multiplicador. El multiplicador combinacional emplea un bloque CLB por cada producto parcial de bit. Una puerta AND de dos entradas genera cada producto parcial, pero circuitería adicional es requerida para ser añadida junto a todos los productos parciales de igual peso. La estructura de la 16

17 celda básica se muestra en la figura. Cada celda es configurada como un sumador completo. Este sumador completo acepta una suma y un acarreo desde una operación previa de igual peso, y el AND lógico de las entradas xi y ai. La suma y el acarreo generados por el sumador son enviados a los bloques CLB de peso apropiado. Filtros FIR Estructura del filtro y filtros de altas prestaciones en FPGAs. La función de transferencia de un filtro FIR de orden N viene dada por: H ( z) = a o + a 1 1 z a z ( N 1) N 1 Esta función puede ser implementada de distintas formas, tales como la forma canónica o la forma invertida. La forma invertida se ha demostrado que es muy apropiada para alcanzar altas tasas de muestreo incluso para filtros de orden elevado. Esto es posible porque la velocidad de salida no depende fuertemente del número 17

18 de constantes debido a la yuxtaposición extensiva. El hecho de que los multiplicadores ocupan un gran área, sin embargo, puede hacer casi impracticable la realización de filtros de orden superior. También se ha demostrado en [6] que una filtro FIR de altas prestaciones con un número importante de constantes puede implementarse en un FPGA aproximando los coeficientes del filtro a una suma o diferencia de dos términos potencia de dos. La implementación de filtros digitales puede ser simplificada usando sólo un número limitado de términos potencia de 2 de forma que sólo un pequeño número de operaciones de suma y desplazamiento son requeridos. Diversos métodos han sido propuestos para minimizar el deterioro de la respuesta en frecuencia del filtro debido a estas restricciones. Tales técnicas de optimización de coeficientes hacen el rendimiento suficiente para la mayoría de las aplicaciones prácticas. Filtros de prestaciones moderadas en FPGAs. Cuando el tamaño del chip es una limitación, los recursos aritméticos necesitan ser compartidos a expensas de la velocidad. Una estructura apropiada para compartir los recursos aritméticos es la mostrada en la figura. Esta está formada por un multiplicador-acumulador (MAC) con dos multiplicadores y un árbol de sumas. Las entradas y los coeficientes correspondientes del filtro están alimentando a la unidad MAC. Con la 18

19 inserción de registros tipo control de flujo la velocidad del reloj se incrementa. El retraso en el multiplicador es mayor que en el sumador y por tanto la frecuencia de reloj es dependiente del retraso en el multiplicador. FILTROS IIR La implementación mostrada con unidades MAC indica que las FPGAs más grandes pueden fácilmente soportar un filtro de segundo orden IIR de propósito general con tamaños razonables de palabra con frecuencias de muestreo que van desde moderadas a altas. Diseños que pueden explotar la reconfigurabilidad de las FPGAs pueden ser utilizadas para alcanzar incluso mayores velocidades y densidades. Estructuras de filtros IIR La función de transferencia de un filtro de orden N está dado por: 19

20 H b + b z b 1 ( N 1) 0 1 N 1 ( z) = 1 2 ( N 1) 1 a1z a2z... an 1z z Algunas de las realizaciones posibles son las formas directa I y directa II. Implementaciones de filtros IIR generales en FPGAs. Los filtros IIR de segundo orden con multiplicadores de propósito general, los cuales pueden tomar los coeficientes como entradas desde fuera del chip, pueden ser utilizados como bloques constitutivos para las realizaciones en cascada o en paralelo de filtros IIR de orden superior. El primer término en el denominador de la función de transferencia puede ser escalado de acuerdo al número de bits en los coeficientes para la implementación en punto fijo. Esto implica que un módulo de escalado es necesario antes del registro pipeline entre las secciones AR y MA mostradas en la figura. Este divisor puede ser implementado con un desplazador sin un incremento considerable de área ni de retraso imponiendo como restricción que este coeficiente sea igual al número potencia de dos durante la optimización de los coeficientes cuantizados. 20

21 Implementación de filtros IIR dedicados en FPGAs. Las secciones IIR dedicadas tienen coeficientes implementados vía hardware que son programados cuando la FPGA es configurada. En las multiplicaciones binarias, cada multiplicación parcial es una versión desplazada del multiplicando si el bit multiplicador correspondiente es un uno, y cero si el correspondiente bit es un cero. Este término cero no necesita ser calculado y una fila de sumadores puede ser eliminada en el correspondiente array multiplicador, de forma que mayores densidades puedan ser alcanzadas. BIBLIOGRAFÍA [1] While, S.A. Applications of Distributed Arithmetic to Digital Signal Processing. A Tutorial Review. IEEE ASSP Magazine July 1989 [2] P. R. Cappello, editor. VLSI Signal Processing. IEEE Press, [3] S. Y. Kung. VLSI Array Processors. Prentice-Hall, [4] S. Y. Kung, R. E. Owen, and J. G. Nash, editors. VLSI Signal Processing II. IEEE Press, [5] S. Y. Kung, H. J. Whitehouse, and T. Kailath, editors. VLSI and Modern Signal Processing. Prentice-Hall, Inc., [6] J. B. Evans. An efficient FIR filter architecture. In IEEE Int. Symp. Circuits and Syst., pages , May

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Qué son los FPGAs? Matriz de bloques lógicos configurables (CLB) y una matriz de interconexión. Los bloques lógicos

Más detalles

1.1. Tecnologías de diseño de circuitos integrados

1.1. Tecnologías de diseño de circuitos integrados 1.1. Tecnologías de diseño de circuitos integrados Durante la década de los 80, varias compañías intentaron resolver el viejo compromiso de complejidad versus estandarización. Por un lado se tenía la opción

Más detalles

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto

Más detalles

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción Anexo A: FPGA Introducción Cuando se requiere del diseño de un sistema electrónico y surge la necesidad de implementar una parte con hardware dedicado son varias las posibilidades que hay. Una es un diseño

Más detalles

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas. Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.

Más detalles

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION APLICACIONES PARA TELECOMUNICACIONES EMPLEANDO FPGAs: UNA APROXIMACIÓN A RADIO SOFTWARE Ferney Orlando Amaya Universidad Javeriana

Más detalles

Introducción a FPGAs. Contenido

Introducción a FPGAs. Contenido Introducción a FPGAs Dra. Claudia Feregrino cferegrino@inaoep.mx Contenido 1. FPGA 2. Arquitectura genérica 3. Celda lógica 4. Field Programmable 5. Cómo se programa un FPGA 6. Herramientas de diseño 7.

Más detalles

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos

Más detalles

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T INTRODUCCIÓN AL DISEÑO FPGA-DSP Cristian Sisterna, MSc UNSJ-C7T AGENDA Introducción Bloques DSPs en ilinx FPGAs MatLab/Simulink Simulink ilinx System Generator Ejemplo de Diseño con SysGen 2 ALGORITMOS

Más detalles

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,

Más detalles

TEMA VII: DISEÑO SECUENCIAL PROGRAMABLE

TEMA VII: DISEÑO SECUENCIAL PROGRAMABLE TEMA VII: ISEÑO SECUENCIAL PROGRAMABLE e igual forma que podíamos disponer de dispositivos combinacionales programables para poder implementar funciones combinacionales en un solo integrado, en el dominio

Más detalles

HOY en día, los arreglos de compuertas

HOY en día, los arreglos de compuertas ENINV IE 2010 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 25 26, 2010 Plataforma para la implementación de algoritmos de Procesamiento Digital de Imágenes en arquitecturas

Más detalles

Tipos de Dispositivos Controladores

Tipos de Dispositivos Controladores Tipos de Dispositivos Controladores PLC Allen Bradley Siemens Schneider OMRON PC & Software LabView Matlab Visual.NET (C++, C#) FPGAS Xilinx Altera Híbridos Procesador + FPGA (altas prestaciones) µcontrolador

Más detalles

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales

Más detalles

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES).

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). 1 1 FIELD PROGRAMMABLE GATE ARRAY Un FPGA (Field Programmable Gate Array) permite implementar cualquier circuito digital de aplicación específica. Las aplicaciones

Más detalles

[9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA

[9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA [9] IMPLEMENTACIÓN DE FILTROS DIGITALES EN FPGA Emiliano F. Alba Blanco Jaime Ruiz Instituto Superior Politécnico José A. Echeverría (ISPJAE) emiliano@electrica.cujae.edu.cu RESUMEN En este trabajo se

Más detalles

Implementación de la transformada wavelet discreta para imágenes en un FPGA

Implementación de la transformada wavelet discreta para imágenes en un FPGA Implementación de la transformada wavelet discreta para imágenes en un FPGA Madeleine León 1, Carlos A. Murgas 1, Lorena Vargas 2, Leiner Barba 2, Cesar Torres 2 1 Estudiantes de pregrado de la Universidad

Más detalles

UNIDAD 5 Arquitectura FPGA

UNIDAD 5 Arquitectura FPGA 22 UNIDAD 5 Arquitectura FPGA 5.1 Fundamentos Teóricos. Un FPGA (Field Programmable Gate Array - Arreglo de Compuertas Programable en Campo) es, al igual que un PLD y un CPLD, un ASIC programable, pero

Más detalles

GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO

GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO Julián F. Acosta Orozco, Mario Vera-Lizcano, Jaime Velasco Medina Grupo de Bio-Nanoelectrónica, EIEE, Universidad del Valle A.A. 25360, Cali, Colombia

Más detalles

Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze.

Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze. Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze. Lumbiarres López R. 1, López García M. 1, Cantó Navarro E. 2, Ramos Lara R. 1 1

Más detalles

LÓGICA PROGRAMABLE. Introducción Simple PLDs Complex PLDs FPGAs. Dpto. Ingeniería Electrónica y Comunicaciones

LÓGICA PROGRAMABLE. Introducción Simple PLDs Complex PLDs FPGAs. Dpto. Ingeniería Electrónica y Comunicaciones Introducción Simple PLDs Complex PLDs FPGAs Diseño tradicional: basado en CIs estándar SSI/MSI Obtención de la función lógica Reducción a términos producto Minimización: Número de integrados Retardo de

Más detalles

UNIDAD 1: Introducción a la arquitectura de computadoras.

UNIDAD 1: Introducción a la arquitectura de computadoras. UNIDAD 1: Introducción a la arquitectura de computadoras. 1.1 Introducción La tecnología de computadoras ha progresado increíblemente en los últimos cincuenta años. En 1945 no había computadoras con programa

Más detalles

Tema 3 Arquitectura de los Procesadores Digitales de Señal

Tema 3 Arquitectura de los Procesadores Digitales de Señal Tema 3 Arquitectura de los Procesadores Digitales de Señal 3.1. Introducción Los Procesadores Digitales de Señal son microprocesadores diseñados para implementar algoritmos típicos del procesado digital

Más detalles

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción SISTEMAS ELECTRÓNICOS DIGITALES OQUE 2 CIRCUITOS DIGITALES CONFIGURAES (PARTE 3: Tema 1) CONJUNTO CONFIGURAE DE PUERTAS Clasificación y descripción Enrique Mandado Pérez María José Moure Rodríguez Circuito

Más detalles

Encuesta sobre utilización de la microelectrónica en la Argentina

Encuesta sobre utilización de la microelectrónica en la Argentina Encuesta sobre utilización de la microelectrónica en la Argentina Los dispositivos microelectrónicos forman el corazón de todo sistema electrónico de nuestros días. En ellos los circuitos alcanzan las

Más detalles

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Componentes básicos de memorización

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Componentes básicos de memorización Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 17. Componentes básicos b de memorización Existe La necesidad de memorizar información obliga

Más detalles

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i.

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. Filtros Digitales Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. En electrónica, ciencias computacionales y matemáticas, un filtro

Más detalles

Sistemas Embebidos 1º Cuatrimestre de 2015

Sistemas Embebidos 1º Cuatrimestre de 2015 Sistemas Embebidos 1º Cuatrimestre de 2015 Clase 11: Contenido Introducción : concepto y tecnologías Categorías de SPLDs CPLDs FPGAs Procesadores Soft-Core Prof: Sebastián Escarza Dpto. de Ciencias e Ingeniería

Más detalles

APÉNDICE D: DESCRIPCIÓN DEL DSP56002 DE MOTOROLA.

APÉNDICE D: DESCRIPCIÓN DEL DSP56002 DE MOTOROLA. APÉNDICE D: DESCRIPCIÓN DEL DSP56002 DE MOTOROLA. D.1) Introducción. El DSP56002 es un procesador digital de señal de propósito general de bits, con formato numérico de punto fijo, perteneciente a la familia

Más detalles

Electrónica Digital II

Electrónica Digital II Electrónica Digital II M. C. Felipe Santiago Espinosa Aplicaciones de los FPLDs Octubre / 2014 Aplicaciones de los FPLDs Los primeros FPLDs se usaron para hacer partes de diseños que no correspondían a

Más detalles

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Juan C. Herrera Lozada, jcrls@ipn.mx Ma. de Lourdes Olvera Cárdenas, lolvera@ipn.mx Ma. Teresa Lozano Hernández. tlozanoh@ipn.mx

Más detalles

Figura 1.4. Elementos que integran a la Tecnología de Información.

Figura 1.4. Elementos que integran a la Tecnología de Información. 1.5. Organización, estructura y arquitectura de computadoras La Gráfica siguiente muestra la descomposición de la tecnología de información en los elementos que la conforman: Figura 1.4. Elementos que

Más detalles

Laboratorio 4: Uso de una FPGA

Laboratorio 4: Uso de una FPGA Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar

Más detalles

DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA)

DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA) DISPOSITIVOS DE LÓGICA PROGRAMABLES EN CAMPO (FPGA) DIGITAL II ECA Departamento de Sistemas e Informática Escuela de Ingeniería Electrónica Rosa Corti 1 Preguntas a responder sobre FPGA Qué innovación

Más detalles

Diseño de Hardware con VHDL

Diseño de Hardware con VHDL Diseño de Hardware con VHDL Facultad de Ingeniería Laboratorio Electrónica Segundo Semestre, 2015 Field Programmable Gate Array (FPGA) De una manera superficial podemos decir que las FPGA son chips de

Más detalles

Tema IV. Unidad aritmético lógica

Tema IV. Unidad aritmético lógica Tema IV Unidad aritmético lógica 4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del

Más detalles

Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *.

Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. Aplicación de la reconfigurabilidad dinámica de la FPGA Virtex de Xilinx *. José Luis Camps, Vicente Herrero, Rafael Gadea, Joaquín Cerdà, Marcos Martínez, Ricardo Colom Universidad Politécnica de Valencia.

Más detalles

Int n roduc u ción n a DS D P P Pa P r a te e 1 I g n.. Lu L ci c o J. J. Marti t nez Garbino luci c ojmg@ca c e.c. n c ea.g. ov. v a.

Int n roduc u ción n a DS D P P Pa P r a te e 1 I g n.. Lu L ci c o J. J. Marti t nez Garbino luci c ojmg@ca c e.c. n c ea.g. ov. v a. Introducción a DSP Parte 1 Ing. Lucio J. Martinez Garbino luciojmg@cae.cnea.gov.ar Page 1 Sistema Analógico Filtro Analógico -El sistema queda definido por su topología (circuito) y los valores de los

Más detalles

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO 3.1 INTRODUCCIÓN Las señales provenientes de una tarjeta de video de una computadora son formatos estandarizados que podemos emplear para desplegar información

Más detalles

Laboratorio de Diseño de Sistemas Digitales

Laboratorio de Diseño de Sistemas Digitales Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?

Más detalles

FUNCIONES ARITMÉTICAS Y

FUNCIONES ARITMÉTICAS Y Tema 3 FUNCIONES ARITMÉTICAS Y LÓGICAS 3.. INTRODUCCIÓN Hasta ahora hemos visto como se podían minimizar funciones booleanas, y como se podían implementar a partir de puertas discretas. En los temas siguientes

Más detalles

Metodología de diseño en FPGA usando Xilinx System Generator

Metodología de diseño en FPGA usando Xilinx System Generator Metodología de diseño en FPGA usando Xilinx System Generator Manuel Rodriguez Valido mrvalido@ull.es Eduardo Magdaleno Castello emagcas@ull.es Fernando Pérez Nava Dpto. Estadística, Investigación Operativa

Más detalles

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:

Más detalles

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica) CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales

Más detalles

Aritmética del computador. Departamento de Arquitectura de Computadores

Aritmética del computador. Departamento de Arquitectura de Computadores Aritmética del computador Departamento de Arquitectura de Computadores Contenido La unidad aritmético lógica (ALU) Representación posicional. Sistemas numéricos Representación de números enteros Aritmética

Más detalles

Examinaremos las características claves de las memorias y luego analizaremos el subsistema de memoria principal.

Examinaremos las características claves de las memorias y luego analizaremos el subsistema de memoria principal. GUIA 25: La memoria es un medio físico capaz de almacenar información (programas y datos) de forma temporal o permanente. Sin memoria no puede haber computadoras como las conocemos ahora. Aunque conceptualmente

Más detalles

Arquitecturas DSP. Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee DSP Processor Fundamentals. Architectures and Features IEEE Press 1997

Arquitecturas DSP. Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee DSP Processor Fundamentals. Architectures and Features IEEE Press 1997 Arquitecturas DSP Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee DSP Processor Fundamentals. Architectures and Features IEEE Press 1997 Arquitecturas DSP Sistemas de procesamiento de señales Transductor

Más detalles

Alternativas de implementación: Estilos

Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos µprocesador INTEL 386: 3 estilos de layout Datapath: ALU 2-D arrays: Memoria Standard

Más detalles

5. Metodologías de diseño de un ASIC

5. Metodologías de diseño de un ASIC 5. Metodologías de diseño de un ASIC 5.1. Introducción 5.2. Gate Arrays 5.3. Standard Cells 5.4. Seas of Gates 5.5. Dispositivos programables FPGAs Dispositivos programables El diseño de circuitos integrados

Más detalles

DSPs. Aplicaciones. Se utilizan para comunicaciones mediante

DSPs. Aplicaciones. Se utilizan para comunicaciones mediante DSPs realizar Qué es un DSP? DSP (Digital Signal Proccessor) Procesadores digitales de señal. Un DSP es un microprocesador específico para el tratamiento de señales, esta especialización se necesita a

Más detalles

Introducción. El Procesamiento Digital de Señales: Áreas de trabajo

Introducción. El Procesamiento Digital de Señales: Áreas de trabajo Organización Introducción Breve repaso teórico Prototipo construido Microcontrolador Freescale MCF51JM128 Freescale DSP56371 Algoritmos de procesamiento Proyecciones comerciales Conclusiones 1 Introducción

Más detalles

ESTUDIO SOBRE LA IMPLEMENTACIÓN DE REDES NEURONALES ARTIFICIALES USANDO XILINX SYSTEM GENERATOR

ESTUDIO SOBRE LA IMPLEMENTACIÓN DE REDES NEURONALES ARTIFICIALES USANDO XILINX SYSTEM GENERATOR ESTUDIO SOBRE LA IMPLEMENTACIÓN DE REDES NEURONALES ARTIFICIALES USANDO XILINX SYSTEM GENERATOR (1) Juan Carlos Moctezuma Eugenio, (2) César Torres Huitzil (1) Facultad de Ciencias de la Computación, Benemérita

Más detalles

Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux

Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Iván González, Juan González, Francisco Gómez-Arribas Escuela Politécnica Superior Universidad Autónoma de Madrid

Más detalles

JAVAFilters: Cálculo y Diseño de Filtros Analógicos y Digitales Primavera 2004

JAVAFilters: Cálculo y Diseño de Filtros Analógicos y Digitales Primavera 2004 CAPITULO 2. DESCRIPCIÓN DEL PROYECTO. 2.1 OBJETIVOS DEL PROYECTO. La finalidad del presente proyecto no se centra en el estudio a profundidad de la teoría de los filtros eléctricos, más bien consiste en

Más detalles

Prácticas de Sistemas Digitales para Invidentes en el marco de los créditos ECTS

Prácticas de Sistemas Digitales para Invidentes en el marco de los créditos ECTS Prácticas de Sistemas Digitales para Invidentes en el marco de los créditos ECTS Joaquín Olivares 1, José M. Palomares 1, Miguel A. Montijano 1, Manuel H. Calviño 2 y J. Ignacio Benavides 1 1 Depto. Electrotecnia

Más detalles

Tema 5 Repertorios de instrucciones: Modos de direccionamiento y formato

Tema 5 Repertorios de instrucciones: Modos de direccionamiento y formato Tema 5 Repertorios de instrucciones: Modos de direccionamiento y formato Bibliografía: William Stallings Organización y Arquitectura de computadores 5ta. Edition. Editorial Pearson Educación.- Objetivos:

Más detalles

UNIDAD 2 Configuración y operación de un sistema de cómputo Representación de datos Conceptos El concepto de bit (abreviatura de binary digit) es fundamental para el almacenamiento de datos Puede representarse

Más detalles

DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS

DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS 1 DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS John M. Espinosa-Duran, Juan G. Catuche-Girón, Mario E. Vera-Lizcano, Jaime Velasco-Medina Grupo de Bio-nanoelectrónica Escuela EIEE.

Más detalles

Implementación de Filtros Digitales Tipo FIR en FPGA

Implementación de Filtros Digitales Tipo FIR en FPGA Implementación de Filtros Digitales Tipo FIR en FPGA Jesús Antonio Álvarez Cedillo, Klauss Michael Lindig Bos, Gustavo Martínez Romero Resumen En este artículo se hace la descripción del diseño de un filtro

Más detalles

DISEÑO DE UN CONVERTIDOR ANÁLOGO-DIGITAL INTEGRADO TIPO PARALELO

DISEÑO DE UN CONVERTIDOR ANÁLOGO-DIGITAL INTEGRADO TIPO PARALELO DISEÑO DE UN CONVERTIDOR ANÁLOGO-DIGITAL INTEGRADO TIPO PARALELO Autores Iván Jaramillo J. i_jaramj@ing.unal.edu.co (1) Antonio García R. angarcia@uniandes.edu.co (2) Fernando Prieto Avellaneda (3) Carlos

Más detalles

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Circuitos para multiplicación y división de números en coma fija Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa Bibliografía..

Más detalles

1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1

1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1 5.1.3 Multiplicación de números enteros. El algoritmo de la multiplicación tal y como se realizaría manualmente con operandos positivos de cuatro bits es el siguiente: 1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0

Más detalles

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI Ingeniería Electrónica Francisco Pasadas Cantos Granada 01 Directores: Antonio García

Más detalles

LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS

LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS ESTRUCTURA DE COMPUTADORES Pag. 8.1 LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS 1. Circuitos de multiplicación La operación de multiplicar es mas compleja que la suma y por tanto se

Más detalles

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos

Más detalles

MICROPROCESADORES PARTES DE UN MICROPROCESADOR

MICROPROCESADORES PARTES DE UN MICROPROCESADOR PARTES DE UN MICROPROCESADOR Un Microprocesador es una unidad central de proceso de propósito general (CPU ó CENTRAL PROCESSING UNIT) que esta dentro de un solo Circuito Integrado ó Chip. Las partes que

Más detalles

Memoria Principal. Departamento de Arquitectura de Computadores

Memoria Principal. Departamento de Arquitectura de Computadores Memoria Principal Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características

Más detalles

Procesado digital de señales mediante circuitos integrados reconfigurables.

Procesado digital de señales mediante circuitos integrados reconfigurables. Trabajo Fin de Grado Grado en Ingeniería electrónica Procesado digital de señales mediante circuitos integrados reconfigurables. Filtros de respuesta impulso finita (FIR) Autora: Itsaso Artetxe Querejeta

Más detalles

SISTEMAS ELECTRONICOS PARA EL TRATAMIENTO DE LA INFORMACION

SISTEMAS ELECTRONICOS PARA EL TRATAMIENTO DE LA INFORMACION INGENIERIA ELECTRONICA SISTEMAS ELECTRONICOS PARA EL TRATAMIENTO DE LA INFORMACION Departamento: Ingeniería Electrónica Área: Electrónica Centro: Escuela Técnica Superior de Ingeniería Licenciatura: Ingeniería

Más detalles

3 BLOQUES ARITMÉTICOS Y CODIFICACIÓN NUMÉRICA. b a. C.S. c. s - 66 Electrónica Digital

3 BLOQUES ARITMÉTICOS Y CODIFICACIÓN NUMÉRICA. b a. C.S. c. s - 66 Electrónica Digital 3 BLOQUES ARITMÉTICOS Y CODIFICACIÓN NUMÉRICA 3.1. Operaciones aritméticas: suma, resta, comparación y producto 3.2. Unidad lógica y aritmética: ALU 3.3. Codificación de números en binario 3.4. Codificación

Más detalles

Universidad de Costa Rica Facultad de Ingeniería Escuela de Ingeniería Eléctrica

Universidad de Costa Rica Facultad de Ingeniería Escuela de Ingeniería Eléctrica Universidad de Costa Rica Facultad de Ingeniería Escuela de Ingeniería Eléctrica Procedimiento de diseño e implementación de circuitos digitales utilizando herramientas EDA de código abierto Por: Gerardo

Más detalles

DISEÑO DE PLACAS DE PROTOTIPADO CON FPGAs VIRTEX Y APLICACIÓN PARA LABORATORIOS DOCENTES

DISEÑO DE PLACAS DE PROTOTIPADO CON FPGAs VIRTEX Y APLICACIÓN PARA LABORATORIOS DOCENTES DISEÑO DE PLACAS DE PROTOTIPADO CON FPGAs VIRTEX Y APLICACIÓN PARA LABORATORIOS DOCENTES Gerardo Leyva 1, Felipe Rizo 2, Carlos Carreras 1, Octavio Nieto-Taladriz 1 1 Universidad Politécnica de Madrid.

Más detalles

Introducción a las FPGA

Introducción a las FPGA Introducción a las FPGA Introducción a la Microfabricación y las FPGA Instituto Balseiro 12 de Agosto 2013 Hoy veremos... Menú del Día Qué es una FPGA. Para qué se usan. Arquitecturas. Flujo de diseño.

Más detalles

Capítulo 1: Diseño Estructurado:

Capítulo 1: Diseño Estructurado: Capítulo 1: Diseño Estructurado: Metodología General de Diseño Top-Down Herramientas Tecnologías de implementación Test de Circuitos y Sistemas DEA SED 1-1 Metodologías General de Diseño Análisis del Sistema

Más detalles

CONTADORES Y REGISTROS

CONTADORES Y REGISTROS Capítulo 7 CONTADORES Y REGISTROS 7.. CONTADORES Un contador es un circuito secuencial cuya función es seguir una cuenta o conjunto predeterminado de estados como consecuencia de la aplicación de un tren

Más detalles

RAID. Los detalles de las características segunda y tercera, cambian según los distintos niveles RAID. RAID 0 no soporta la tercera característica.

RAID. Los detalles de las características segunda y tercera, cambian según los distintos niveles RAID. RAID 0 no soporta la tercera característica. RAID Como se dijo anteriormente, el ritmo de mejora de prestaciones en memoria secundaria ha sido considerablemente menor que en procesadores y en memoria principal. Esta desigualdad ha hecho, quizás,

Más detalles

Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software

Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software Gómez-Arribas F J, González I, González J y Martínez J Escuela Politécnica Superior, Universidad Autónoma de Madrid, España,

Más detalles

Computación I Representación Interna Curso 2011

Computación I Representación Interna Curso 2011 Computación I Representación Interna Curso 2011 Facultad de Ingeniería Universidad de la República Temario Representación de Números Enteros Representación de Punto Fijo Enteros sin signo Binarios puros

Más detalles

INTRODUCCIÓN A LOS MICROPROCESADORES

INTRODUCCIÓN A LOS MICROPROCESADORES INTRODUCCIÓN A LOS MICROPROCESADORES Por Manuel Rico Secades Tecnología Electrónica Universidad de Oviedo BUSCANDO FALLOS EN EL ESQUEMA DE UN MICROPROCESADOR Chipworks Inc Canada El Microprocesador es

Más detalles

Materia Introducción a la Informática

Materia Introducción a la Informática Materia Introducción a la Informática Unidad 3 La Computadora Prof. Alejandro Bompensieri CLASIFICACIÓN DE LAS COMPUTADORAS Las computadoras u ordenadores pueden clasificarse, según su funcionamiento,

Más detalles

TEMA 6. Circuitos Aritméticos.

TEMA 6. Circuitos Aritméticos. Fundamentos de los Computadores. Circuitos Aritméticos T6- TEMA 6. Circuitos Aritméticos. INDICE: OPERACIONES EN EL SISTEMA BINARIO CIRCUITOS SUMADORES CIRCUITOS RESTADORES UNIDADES LÓGICO ARITMÉTICAS

Más detalles

HOJA INFORMATIVA A.5.2.25 TEMARIO DE PROFESORES DE ENSEÑANZA SECUNDARIA SISTEMAS ELECTRÓNICOS. "Publicado en el B.O.E. de 13 de Febrero de 1.

HOJA INFORMATIVA A.5.2.25 TEMARIO DE PROFESORES DE ENSEÑANZA SECUNDARIA SISTEMAS ELECTRÓNICOS. Publicado en el B.O.E. de 13 de Febrero de 1. HOJA INFORMATIVA A.5.2.25 TEMARIO DE PROFESORES DE ENSEÑANZA SECUNDARIA SISTEMAS ELECTRÓNICOS "Publicado en el B.O.E. de 13 de Febrero de 1.996" OCTUBRE 1997 SISTEMAS ELECTRÓNICOS 1. Conceptos y fenómenos

Más detalles

Metodologías de diseño de hardware

Metodologías de diseño de hardware Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción

Más detalles

Por el rápido crecimiento de Internet la tecnología se ha tenido que adaptar para cubrir las

Por el rápido crecimiento de Internet la tecnología se ha tenido que adaptar para cubrir las Capítulo 1 Introducción Por el rápido crecimiento de Internet la tecnología se ha tenido que adaptar para cubrir las demandas de mayor ancho de banda. Para cubrir esta demanda los proveedores de Internet

Más detalles

18. Camino de datos y unidad de control

18. Camino de datos y unidad de control Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 18. Camino de datos y unidad de control Un La versatilidad una característica deseable los Los

Más detalles

Dr.-Ing. Paola Vega Castillo

Dr.-Ing. Paola Vega Castillo EL-3310 DISEÑO O DE SISTEMAS DIGITALES Dr.-Ing. Paola Vega Castillo Información n General Curso: Diseño de Sistemas Digitales Código: EL-3310 Tipo de curso: Teórico Créditos/Horas por semana: 4/4 Requisito:

Más detalles

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO SÍLABO ASIGNATURA: MICROELECTRÓNICA CÓDIGO: 8F0108 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Mecatrónica 1.3. CICLO DE ESTUDIOS

Más detalles

Una característica distintiva de los flip-flops es su capacidad de recordar el valor anterior de una entrada, o lo que es lo mismo: tienen memoria.

Una característica distintiva de los flip-flops es su capacidad de recordar el valor anterior de una entrada, o lo que es lo mismo: tienen memoria. 8 MEMORIAS 8.1 Introducción Una característica distintiva de los flip-flops es su capacidad de recordar el valor anterior de una entrada, o lo que es lo mismo: tienen memoria. Esta capacidad de memoria

Más detalles

INDICE 2. Organización de computadoras 3. El Nivel de Lógica Digital

INDICE 2. Organización de computadoras 3. El Nivel de Lógica Digital INDICE Prefacio XV 1. Introducción 1 1.1. Lenguajes, niveles y maquinas virtuales 4 1.2. Maquinas multinivel actuales 4 1.3. Evolución histórica de las maquinas multinivel 8 1.4. Hardware, software y maquinas

Más detalles

[Estado actual de las Redes SAN] Documentos de formación de SM Data: http://www.smdata.com/formacion.php. Autor: Jordi Sanz (Responsable Técnico

[Estado actual de las Redes SAN] Documentos de formación de SM Data: http://www.smdata.com/formacion.php. Autor: Jordi Sanz (Responsable Técnico 2011 Documentos de formación de SM Data: http://www.smdata.com/formacion.php Autor: Jordi Sanz (Responsable Técnico de Hardware en SM Data) [Estado actual de las Redes SAN] Introducción a las redes SAN;

Más detalles

11 Número de publicación: 2 231 042. 21 Número de solicitud: 200400068. 51 Int. Cl. 74 Agente: Díez de Rivera y Elzaburu, Ignacio

11 Número de publicación: 2 231 042. 21 Número de solicitud: 200400068. 51 Int. Cl. 74 Agente: Díez de Rivera y Elzaburu, Ignacio 19 OFICINA ESPAÑOLA DE PATENTES Y MARCAS ESPAÑA 11 Número de publicación: 2 231 042 21 Número de solicitud: 00068 1 Int. Cl. G06F 11/34 (06.01) 12 PATENTE DE INVENCIÓN CON EXAMEN PREVIO B2 22 Fecha de

Más detalles

Tema 4: Redes de conmutación

Tema 4: Redes de conmutación Tema 4: Redes de conmutación Introducción... 1 Redes de conmutación de circuitos... 2 Conmutación por división en el espacio... 3 Conmutación por división en el tiempo... 4 Conmutación de paquetes... 5

Más detalles

CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S

CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S 152 CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S La manipulación la información binaria en la mayoría de los procesos lógicos en electrónica digital y en general en los sistemas de cómputo,

Más detalles

Sistemas de Automatización

Sistemas de Automatización www.ingeteam.com ingesys.info@ingeteam.com Los datos técnicos de este catálogo están sujetos a cambios sin previo aviso. GC04IPTT00_A/INGESYSIC3/000/1012 NJC El controlador de procesos INGESYS IC3 forma

Más detalles

8 abril 2014 IFEMA Madrid spain.ni.com/nidays. spain.ni.com

8 abril 2014 IFEMA Madrid spain.ni.com/nidays. spain.ni.com 8 abril 2014 IFEMA Madrid /nidays 1 Tendencias y novedades de la arquitectura RIO Matteo Bambini El enfoque de NI hacia el hardware flexible Procesador de Tiempo Real o basado en PC Tecnología FPGA comercial

Más detalles

UNIDAD 4: El procesador: Camino de los datos y Control.

UNIDAD 4: El procesador: Camino de los datos y Control. UNIDAD 4: El procesador: Camino de los datos y Control. 4.1 Introducción El rendimiento de una máquina depende de tres factores clave: Conteo de Instrucciones, tiempo del ciclo de reloj y ciclos de reloj

Más detalles

FUNCIONES DE UNA COMPUTADORA

FUNCIONES DE UNA COMPUTADORA FUNCIONES DE UNA COMPUTADORA Vamos ahora a profundizar un poco más en el esquema básico expuesto anteriormente, dando algunos detalles sobre cada una de las funciones llevadas a cabo por el ordenador:

Más detalles

SOLUCIÓN: a) Signo y magnitud:

SOLUCIÓN: a) Signo y magnitud: 1. Resolver las siguientes conversiones razonando los pasos seguidos (total 3 a. Dado el número 18525 expresado en decimal, calcular su representación numérica en signo y magnitud, en complemento a 2 y

Más detalles

La Unidad Procesadora.

La Unidad Procesadora. La Unidad Procesadora. En un sistema digital complejo, la capa de hardware de la máquina es el nivel más bajo del modelo de capas de un sistema microcomputarizado. La unidad procesadora es una parte del

Más detalles