GRADO EN INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA INDUSTRIAL

Transcripción

1 Sistemas Electrónicos Digitales Avanzados GRADO EN INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA INDUSTRIAL PRÁCTICA FINAL GENERADOR AVANZADO DE FORMAS DE ONDA Dpto. Electrónica Curso 2013/2014

2 1. Introducción La siguiente práctica tiene como objetivo el desarrollo de un sistema digital implementado sobre el dispositivo Zynq. Con ella se pretenden cubrir todas las fases que aparecen en el flujo de diseño: descripción, modelado, simulación, depuración, síntesis e implementación. Concretamente la práctica consiste en un generador avanzado y configurable de formas de onda. Para su implementación se utilizará la tarjeta de pruebas del laboratorio Zedboard que incorpora además distintos periféricos de entrada/salida. El diagrama de bloques de la tarjeta se muestra en la figura 1. Power plug JTAG connector Ethernet Flash memory RS232 connector FPGA Digilent connectors DDR2 memory LEDs bar Reset DIP switches User pushbuttons Figura 1. Diagrama de bloques del sistema completo. El diseño constará de dos partes claramente diferenciadas, una hardware y la otra software. Ambas partes serán desarrolladas de forma conjunta mediante el entorno EDK de Xilinx Inc. El bloque hardware se especificará en su totalidad en VHDL y constará de las partes que se muestran en la figura 2. El generador de formas de onda será un periférico avanzado que genere distintos tipos de forma de onda a partir de la configuración remitida desde el procesador. Por otro lado, los periféricos básicos de los switches y los diodos LED serán utilizados para configurar y monitorizar el funcionamiento del sistema. El enunciado de esta práctica se ha dividido en las siguientes secciones: 1.- Entrada/salida básica. Se define la funcionalidad de los switches y diodos LED disponibles en la aplicación. 2.- Bloque de conversión. En esta sección se explican detalles relacionados con la conexión del DAC y su conexión al periférico avanzado. 3.- Bloque de configuración de parámetros. Se definen los parámetros implicados en la configuración del funcionamiento del periférico avanzado. 2

3 Finalmente, se realiza una descripción del desarrollo de la práctica propuesto, así como de la evaluación de la práctica. En esta sección se indica la forma de evaluar los resultados obtenidos y la información a incluir en la memoria de la práctica que debe entregarse. Bus AXI Zynq Generador de ondas DAC Core A9 GPIO SWs LEDs Figura 2. Diagrama de bloques del sistema a diseñar. 2. Entrada/salida básica Los ocho switches disponibles en el sistema permitirán realizar la configuración del sistema global, según el siguiente esquema: Bit 0, modo de operación. Cuando este bit esté a nivel bajo, el sistema se encontrará en modo cíclico, emitiendo de forma consecutiva la forma de onda definida. Cuando este bit se encuentra a nivel alto, el modo de funcionamiento es periódico. Bit 3-1, periodo de repetición. Mediante estos tres bits se definirá un periodo de repetición para el modo de funcionamiento periódico en múltiplos de 5ms. Bit 6-4, frecuencia de conversión. Estos tres bits indican la frecuencia de conversión del DAC, entre los valores 250kHz, 100kHz, 50kHz, 25kHz, 10kHz, 5kHz, 2.5kHz y 1kHz. Bit 7, habilitación del sistema. Respecto a la LED, serán indicadores de los siguientes eventos: Bit 0, parpadeará con una frecuencia de 1Hz para indicar el correcto funcionamiento del sistema. Dicho efecto debe gestionarse mediante un temporizador y su correspondiente interrupción. Bit 1. Bit de habilitación del sistema. Se activará cuando el sistema se encuentre habilitado y funcionando. 3. Bloque de conversión El sistema emplea un conversor DAC121S101 de 12 bits. Para su gestión deberá desarrollarse un controlador, que posteriormente se integrará dentro del periférico avanzado de generación de formas de onda. El controlador debe ser capaz de conectarse 3

4 al DAC según el puerto SPI correspondiente. En la figura 3 se puede observar el cronograma especificado por el fabricante. Figura 3. Cronograma del DAC121S101. El controlador diseñado debe ser capaz de operar a las frecuencias de conversión especificadas previamente. 4. Periférico avanzado de generación de formas de onda El periférico avanzado de generación de formas de onda presenta un diagrama de bloques como en mostrado en la figura 4. En primer lugar presentará una interfaz en la cual el alumno deberá definir tantos registros de configuración como estime oportuno para llevar a cabo una correcta definición del periférico. A partir de estos registros, deberán generarse los sincronismos necesarios, principalmente en lo referente a la frecuencia de conversión y a la frecuencia de repetición. Desde el procesador, será posible cargar en la memoria FIFO una forma de onda cualquiera a ser generada. Para ello, la memoria FIFO tendrá una profundidad máxima de 1024 muestras, cada una de ellas con 12 bits. En el modo de operación cíclico, esta forma de onda será emitida continuamente, repitiéndose la misma al acabar el ciclo anterior. Por otro lado, en el modo periódico, tras concluir el proceso de generación de la forma actual, será necesario dejar transcurrir el periodo de repetición, antes de comenzar con un nuevo proceso de generación. El procesador podrá cambiar la forma de onda a generar mediante la modificación del contenido de la FIFO, siempre y cuando el sistema se encuentre deshabilitado. La secuencia a generar podrá tener longitudes inferiores a 1024 muestras, siendo necesario que el sistema considere esa particularidad. 4

5 Bus AXI AXI adapter Control periférico - Registros de config. FIFO Generador de sincronismos Control DAC Periférico avanzado Figura 4. Diagrama de bloque del periférico avanzado. 5. Evaluación de la práctica Cada puesto de trabajo deberá entregar una memoria al profesor del laboratorio con fecha límite el miércoles 4 de mayo de La memoria deberá incluir: Todo el código fuente desarrollado. Para cada uno de los apartados abordados una breve descripción del diseño realizado que facilite la interpretación del código fuente VHDL/C. Si el diseño contiene máquinas de estados, se incluirá el diagrama de estados. Conclusiones y sugerencias sobre el desarrollo de la práctica. Asimismo, se entregarán todos los ficheros del diseño (ficheros fuente, scripts de simulación y síntesis, ficheros de configuración, etc.). Además, se realizará un examen de la práctica desarrollada en el laboratorio en las fechas que se establezcan para ello (véase la página web). El examen se realizará de forma individual y el alumno deberá responder a las preguntas realizadas por el profesor sobre el funcionamiento del sistema, así como demostrar el funcionamiento real de las partes que se le pidan. 5