Acondicionamiento Pre-Digital y recursos compartidos en la Etapa Frontal

Transcripción

1 9 Aodiioamieto Pre-Digital y reursos ompartidos e la Etapa Frotal 9. Itroduió. Motivaió del apítulo: Multiplexado por Divisió del Tiempo (TDM) Después del aodiioamieto de la señal aalógia basado e uioes eletróias tradiioales omo la adaptaió de impedaias o la ompatibilidad elétria etre etapas, es eesario u aodiioamieto previo a la digitalizaió basado e la ilusió de iruitos de muestreo y reteió (iruito S&H ) y e el uso ojuto del CAD. La motivaió del tema reside e el proedimieto de oseuió del multiplexado por divisió del tiempo (TDM; Time Divisió Multiplexig). Esta téia se emplea o la ialidad de ompartir el CAD e u equipo eletróio de adquisiió de señales, ya que se aproveha que éste último suele ser más veloz que la mayoría de las señales ivoluradas e la Igeiería. E este aso, es eesaria la ilusió de ampliiadores o ierto grado de adaptaió, de gaaia programable, o el i de poder adaptar señales de ualquier amplitud al marge de etrada del CAD. Por otra parte a meudo es eesaria la ilusió de iruitos S&H que retega la señal de etrada al overtidor durate el tiempo de oversió. El empleo de aales de omuiaió ompartidos lleva osigo la itroduió de multiplexores aalógios y matries de oexió. Se realiza u estudio ualitativo de su uioamieto, y se trata sus límites operativos, desritos a través de sus parámetros. 9.2 Iterruptores aalógios Se emplea e situaioes dode o es posible trabajar o relés. Éstos se emplea e situaioes de muy baja resisteia e estado de oduió, o dode las tesioes ivoluradas supere e térmios absolutos los 5 V o, por el otrario sea de alguos milivoltios. Aróimo de iruito de muestreo y reteió: Sample ad Hold iruit. JJGD-UCA

2 Istrumetaió Eletróia. Jua José Gozález de la osa 9.2. Deiiió y tipos U iterruptor aalógio osta de u trasistor (geeralmete de eeto ampo, FET) que opera etre los estados de orte y saturaió por la aió de ua señal de otrol digital. El iterruptor aalógio ideal se represeta mediate u omutador que posee impedaia ula uado está errado e impedaia iiita uado está abierto. El iterruptor real suele ser u trasistor de eeto ampo y se modela mediate ua resisteia e oduió y dos orrietes de ugas, segú muestra la igura. D S G s D o S V s I señal I ds I FET I ss I L v o L otrol G Fig.. Modelo de u iterruptor aalógio real y su iserió e el equipo de test. Cuado se iserta iterruptores aalógios e los equipos de medida se omete errores debido al alejamieto de los iterruptores reales de los modelos ideales Errores y parámetros Errores de oexió Se estudia e este apartado los errores que se omete al oetar los iterruptores e odiioes de CC y CA. Los errores que se omete e otiua so muy pequeños y se uatiia mediate el ator de pérdidas por iserió (IL; Isertio Loss), dado por: IL ( db) 20 log L L +, dode es la resisteia e oduió del iterruptor y L es la resisteia de arga dode se oeta. Obsérvese que uado la resisteia e oduió es ula las pérdidas por iserió tambié lo so. El error relativo que se omete resulta ser etoes: 2 JJGD-UCA

3 9 Etapa Frotal ε v o v v s s s s L Estos errores suele ser pequeños debido a que la resisteia de oduió y la de la señal suele ser despreiables rete a la resisteia de arga, que es e geeral la de etrada de u istrumeto. Cuado la señal de etrada al iterruptor aalógio es altera, hay que teer e ueta las apaidades parásitas del iterruptor y de la arga Parámetros Los parámetros de los iterruptores aalógios se lasiia e las siguietes ategorías: Cotato. Comutaió. Cotrol. 9.3 Multiplexores aalógios U multiplexor aalógio seleioa ua de etre varias etradas aalógias y la odue a su salida. La seleió se realiza para ua determiada ombiaió de señales de otrol que determia la palabra digital asoiada a la etrada de iterés Esquema itero y tipos La igura 2 muestra el esquema itero uioal de u modelo real. Se apreia e ella que todos los iterruptores aalógios se oeta al mismo puto. Fig. 2. Esquema itero básio y tabla de verdad del multiplexor de 8 aales de etrada DG528. Posee tambié etradas de borrado ( reset ), de habilitaió del dispositivo ( eable ), y de trasereia de la direió seleioada ( write ). Este iruito retiee la palabra digital de seleió de aal e ua adea de biestables errojo ( lathes ). Estos últimos ailita la oexió al miroproesador, ya que así o es eesario apliar ostatemete el ódigo de seleió del aal; se apliará ua vez, durate u itervalo de tiempo, y e preseia de la señal de esritura. La igura 3 preseta su estrutura itera simpliiada. JJGD-UCA 3

4 Istrumetaió Eletróia. Jua José Gozález de la osa Fig. 3. Estrutura itera simpliiada del multiplexor DG528. Si está ivoluradas señales aalógias diereiales se emplea modelos que odue dos de las líeas de etrada orrespodietes a la etrada diereial haia las dos líeas de salida. La situaió se muestra e la igura 4. Fig. 4. Esquema uioal y tabla de verdad del multiplexor de 4 aales diereiales DG Parámetros y errores Ya que los multiplexores aalógios está ormados por iterruptores, sus parámetros será los propios de los segudos, más los derivados de la iteroexió de varios iterruptores aalógios y del otrol digital Deriva de la resisteia de oduió Este es u parámetro de ojuto que establee la ima diereia e la resisteia de oduió etre aales. Vie dado por:,, med, mí 4 JJGD-UCA

5 9 Etapa Frotal Esta desviaió e la resisteia de oduió de los aales iluye e el ator de rehazo al modo omú de multiplexores diereiales, uado éstos se emplea e multiplexado de bajo ivel, ompartiedo u mismo ampliiador diereial. La expresió que lo relaioa es: CM Z Z Z dode los parámetros si iremetos so valores medios, y Z es el valor medio de la impedaia de modo omú de ada aal de salida del multiplexor diereial hasta tierra. Esta expresió permite omprobar que, para que el CM sea iiito la variaió relativa de la impedaia de modo omú debe igualar a la variaió relativa de la resisteia de oduió, situaió muy poo probable. Tambié puede darse la irustaia de que la variaió de la resisteia de oduió sea ero, e uyo aso es el desapareamieto de las impedaias de modo omú el que determia el CM; o que el apareamieto sea pereto y sea la disparidad de las resisteias de oduió la que determie el CM. Por ejemplo, si la arga, Z, es resistiva podemos alular: CM Z Z Z Ω Ω Ω ( 0,07 220) Ω 0 ( 0,07 220) 220 Ω 0 6 Ω Ω Ω 220 Ω Ω , E este aso, el CM o depede de la reueia. E el aso de que la impedaia de modo omú sea reativa (u odesador) el CM se degeera o la reueia segú ua respuesta paso-baja. E eeto: CM Z Z Z j2πc Z j2πc Si se supoe apareamieto pereto de las impedaias de modo omú Z 0, y resulta: JJGD-UCA 5

6 Istrumetaió Eletróia. Jua José Gozález de la osa CM j2πc j2πc 2πC La resisteia de oduió produe tambié u error diereial a altas reueias, por eeto de arga Otras uetes de error ojutas Otros parámetros de ojuto para los multiplexores so las orrietes de uga y las apaidades parásitas. 9.4 Matries de oexió E equipos de medida o múltiples aales es eesario poder dispoer de ua de las m etradas e ualquiera de las salidas. Esta uió la desempeña las matries de oexió. Las dimesioes omeriales de mx otatos suele ser: 4X4, 8X8, 8X2, 6X8 y 6X6 otatos. La igura 5 represeta el diagrama de bloques de ua matriz de oexió 4X4. Las variables de etrada se ota por X i y las de salida por Y i. E este aso osta de 6 omutadores (0-5) uyo estado se almaea e el dispositivo itero de memoria itera. El desodiiador (obsérvese que o tiee por qué ser de prioridad) de 4 etradas permite seleioar ua de las 6 salidas. La etrada C reibe la orde de trasereia. Fig. 5. Diagrama de bloques y tabla de verdad de ua matriz de oexió. A diereia del multiplexor, se puede dar situaioes de riesgo, o más de u iterruptor errado, por lo que se puede ortoiruitar varias uetes de señal, oetado más de ua etrada a la misma salida. 6 JJGD-UCA

7 9 Etapa Frotal 9.5 Ampliiadores de gaaia programable Ua señal digital puede modiiar el omportamieto de u ampliiador. Si la magitud modiiada es la gaaia, se dota al ampliiador de la lexibilidad eesaria para permitir la adaptaió automátia de la señal al marge de etrada de u CAD. Se emplea geeralmete dos soluioes para otrolar digitalmete la gaaia de u ampliiador. La oiguraió o ompoetes disretos es muy simple y permite emplear ompoetes eletróios o espeíios. Por otra parte, existe iruitos eletróios diseñados a tal i ealizaió o ompoetes disretos Es áil reurrir a ella uado las señales so uipolares. La igura 6 muestra las dos topologías más omues, iversora y o iversora. E ambos asos se observa que ua palabra digital determia el valor de la realimetaió egativa y, e oseueia, de la gaaia de la oiguraió. Fig. 6. Coiguraioes de ampliiadores o gaaia programable mediate ompoetes disretos. La oiguraió iversora posee los problemas ya ooidos de iversió de sigo y de impedaia de etrada. Ésta última es pequeña y depede de la gaaia seleioada. Además de estos ioveietes, la resisteia de oduió de ada iterruptor queda e serie o la de realimetaió que determia la gaaia elegida por lo que se da tres tipos de error adiioales. U error de liealidad asoiado a que la resisteia de oduió depede de la tesió apliada, u error de gaaia, y u error de oset de ero que depede de la gaaia. La oiguraió o iversora o logra solvetar los problemas derivados de la resisteia de oduió. Para ello existe oiguraioes que elimia la resisteia de oduió del amio de las señales, omo muestra la igura 7. JJGD-UCA 7

8 Istrumetaió Eletróia. Jua José Gozález de la osa Fig. 7. Coiguraioes de ampliiadores o gaaia programable o iversores que suprime del amio de la señal la resisteia de oduió o el i de elimiar sus eetos ealizaioes itegradas Se omerializa versioes que iorpora resisteias, iterruptores y el deodiiador para programar la gaaia, so modelos ooidos los AD524 y AD624 del abriate Aalog Devies. 9.6 Ciruitos de muestreo y reteió (S&H) Ya que el proeso de oversió de aalógia a digital de ua señal dura u tiempo, deomiado tiempo de oversió, la palabra digital de salida orrespode a uo de los iveles aalógios de etrada ompredidos detro de ese itervalo de tiempo. Esta iertidumbre e la amplitud debe ser ierior a la resoluió del CAD; por lo que la veloidad de la señal o debe exeder u límite a pesar de que el iruito CAD sea veloz. De ahí que se emplee iruitos de muestreo y reteió, S&H Límite de operaió de u oversor A/D para señal siusoidal. Iertidumbre e el tiempo de puerta La veloidad ima de ambio de la salida o debe superar la tasa de variaió e voltios e la uidad de tiempo orrespodiete a la resoluió del uatiiador; esta es la iertidumbre ima aeptada. De esta orma, la veloidad de ambio de la señal de etrada veriia la relaió: dv Marge dt t 2 t () dode t es la suma del tiempo de oversió y del tiempo etre oversioes. Así queda garatizado que durate el tiempo que dure la oversió la señal que se va a digitalizar o ambia más de la resoluió. Para ua señal siusoidal que respoda a la expresió v ( t) V se( 2πt ), 8 JJGD-UCA

9 9 Etapa Frotal Apliado la expresió () se obtiee: dv dt V 2 π os ( 2πt) Marge 2 La veloidad ima orrespode al oseo uitario. E térmios absolutos: t dv dt Marge V 2 π. 2 t De aquí se obtiee la limitaió e reueia que ha de teer la etrada: Marge 2 t V 2π Si el marge de etrada del CAD se adapta a la amplitud de la señal, resulta:, adapt Marge 2 t V 2π 2 2V t V 2π 2 t π esulta evidete que, ya que e geeral el marge de etrada del overtidor supera al valor pio-pio de la etrada (o tiee setido la situaió otraria), etoes Marge > 2V, y queda la desigualdad: Marge, adapt t V π t π > Por esta razó, si se da la adaptaió del marge de etrada la limitaió e reueia es mayor, es deir, la reueia ima de operaió dismiuye:, adapt Ejemplo. U CAD de 2 bits tiee u tiempo de oversió imo de 50 µs. Para ua señal seoidal de etrada adaptada a la etrada del CAD, la reueia ima de operaió resulta de:, adapt,55 ( ) t π π Hz Esta limitaió operativa es muy elevada y resulta iviable e la mayoría de las apliaioes idustriales. La limitaió del ejemplo muestra la imposibilidad de overtir valores istatáeos de señales o reueias superiores a la obteida. Es por tato eesario iterpoer u iruito S&H. E estos iruitos, la muestra de la señal de etrada se almaea e u odesador durate el tiempo que dure la oversió. JJGD-UCA 9

10 Istrumetaió Eletróia. Jua José Gozález de la osa E u iruito S&H, es la iertidumbre e el tiempo de apertura de la puerta, la que determia la veloidad de respuesta y, e oseueia, la ima reueia de operaió. Por ejemplo, si al CAD del ejemplo iterpoemos u iruito S&H o ua iertidumbre de 0 s, etoes la reueia ima resulta:, adapt 777,24 ( ) t π π Hz Esto muestra la otable ampliaió del marge de reueias graias a la itroduió del iruito S&H Estrutura y ejemplo de iruito S&H basado e ampliiadores operaioales E este apartado se estudia u iruito S&H e oiguraió itegradora, omo el que se muestra e la igura 8. Los diodos so de proteió y ua va a oduir e régime de operaió ormal. Cada trasistor Q i se omporta omo u iterruptor que permite seleioar el aal de etrada i-ésimo, uado el iruito orma parte de u multiplexor aalógio. Supodremos que su señal de otrol, Y i, es ero; por lo que está seleioada su etrada, v i. Cuado Q B está ortado, la salida matiee la tesió del odesador (llamado odesador de reteió), ya que o existe amio de desarga porque la resisteia de etrada al AO es iiita; e este aso el modo de uioamieto se deomia de reteió o hold. Durate este tiempo se realiza la oversió de esta tesió reteida a ua palabra digital. Q A C + - v i (t) i D Q i Q B - v o (t) i Y i Y B + Fig. 8. Ciruito S&H e oiguraió itegradora. Cuado Q B odue (lo hae e la zoa óhmia), se pasa al modo de uioamieto de muestreo, modo sample. E el iruito equivalete se suele despreiar la resisteia de oduió de Q B y las resisteias de oduió de Q i y de Q A se osidera itegradas e las resisteias del iruito itegrador resultate. Éste determia la ima reueia de operaió del iruito. La ostate de tiempo del itegrador lleva asoiada la idea de u tiempo de muestreo; la ostate de tiempo del itegrador determia el tiempo de muestreo, segú muestra la igura 9. 0 JJGD-UCA

11 9 Etapa Frotal v o (t) 00% 99% V i La salida e uió del tiempo es: Fig. 9. Evoluió de la señal durate el tiempo de muestreo. v ( t) V o muestreo i t ( V V ) e τ Si se admite u error del % e la adquisiió de la señal idiada, es deir, uado alae el 99% de la tesió ial, se osidera la medida del tiempo de muestreo atediedo a la euaió aterior, de arga y desarga del odesador. De aquí se obtiee que el tiempo de muestreo es asi 5 vees la ostate de tiempo del itegrador: i i t 0,99 V i V i ( V 0) i e Tmuestreo τ V i e Tmuestreo τ 0,0 e Tmuestreo τ ; 0,0 e Tmuestreo τ ; 00 e Tmuestreo τ T muestreo τ l 00 ( ) 4,6 τ T muestreo ( ) 4, τ τ l 00 6 De aquí se sigue que para u modelo de CAD, la señal de otrol ha de permaeer e modo de reteió durate al meos el tiempo de oversió. A este tiempo hay que sumarle el tiempo de muestreo, para obteer el retardo total etre el S&H y el CAD. De esta irustaia se obtiee el periodo de muestreo míimo, ya que es imposible dismiuir este tiempo por uestioes de iertidumbre. E oseueia, se obtiee la reueia de muestreo ima del equipo para u solo aal: s, T s, mí t + 4,6 τ Y la reueia ima de etrada por aal admisible se obtiee apliado el riterio de Nyquist: i, s, 2 2 t + 9,2 τ JJGD-UCA

12 Istrumetaió Eletróia. Jua José Gozález de la osa Si o se osidera la odiió del error del % del valor ial, y se trata el iruito S&H omo u iltro paso-bajo, la reueia ima e la etrada es la reueia araterístia (reueia de orte) del itegrador: i, 2 π E este aso, e el que se ha empleado la deiiió aalógia de aho de bada, la limitaió e reueia es muho meor. Las iguras 0 y muestra respetivamete u iruito de muestreo y reteió y las señales ivoluradas. τ Fig. 0. Ciruito S&H e el apturador de esquemas de PSPICE. Fig.. Curvas ivoluradas e el proeso de muestreo y reteió de ua señal siusoidal o amplitud reiete. 2 JJGD-UCA

13 9 Etapa Frotal Es iteresate omprobar qué suede uado aumetamos el valor de la apaidad Parámetros y errores Se divide e tres grupos; los propios de los estados de muestreo y reteió y los asoiados a la trasiió etre estos estados Errores e los estados de muestreo y reteió Estado de muestreo: Error de ero y derivas del error de ero. Gaaia y error de gaaia. Deriva térmia de la gaaia. Estado de reteió: Deriva o deremeto de la tesió de salida debido al odesador de reteió o almaeamieto. Es meor uato mayor sea este odesador. Este parámetro se usa a meudo para, ombiado o la orriete de ugas del trasistor de eeto ampo, alular la apaidad del itegrador del iruito S&H. Por ejemplo: i { C orriete ugas vo C { t C deriva pa C, F mv seg Aislamieto. Durate el tiempo de reteió, si la etrada ambia o debe ambiar la salida. E la prátia o es así y se evalúa el poretaje de ambio de la tesió de etrada que aparee e la salida. El orige de este error es el aoplamieto apaitivo a través del iterruptor. Depede de la reueia de la señal de etrada. uido del ampliiador de salida Errores e las trasiioes etre estados Trasiió de reteió a muestreo: El trasitorio de arga del odesador, haia el valor ial de tesió muestreada, depede de la amplitud y orma de la señal de etrada. Se detalla las espeiiaioes para ua señal esaló de amplitud igual al odo de esala. El parámetro asoiado a esta trasiió se deomia tiempo de adquisiió o muestreo. El iruito S&H debe permaeer e estado de muestreo durate este tiempo. Durate este tiempo de muestreo la salida alaza su valor ial, detro de ua bada de error. Este tiempo es la suma del retardo e la omutaió, el itervalo de JJGD-UCA 3

14 Istrumetaió Eletróia. Jua José Gozález de la osa subida y el tiempo de estableimieto. Como hemos visto, el tiempo de muestreo y el tiempo de oversió determia el tiempo asoiado a ada aal muestreado. Trasiió de muestreo a reteió: Durate esta trasiió, se abre el iterruptor semiodutor de otrol (trasistor de eeto ampo Q B de la igura 8) pasado su resisteia del valor de la resisteia de oduió a alta impedaia. La apertura del iterruptor o es istatáea i siempre se da o el mismo retardo. E oseueia, e la prátia el valor reteido o oiidirá o el muestreado. A otiuaió se osidera los parámetros ivolurados e esta trasiió. a) El primer parámetro ivolurado se deomia tiempo de apertura. Este es el tiempo eesario para que el iterruptor pase del estado de muestreo al de reteió. Este tiempo se mide desde el 50 % del valor ial de la señal de otrol hasta el istate e que la salida deja de seguir a la etrada. La situaió se muestra e la igura 2. E esta igura se ha despreiado el retardo etre la etrada del iruito S&H y su salida, que oiide o la tesió e bores del odesador. Estado de reteió Señal de otrol Estado de muestreo 50 % Alta-orte esisteia iterruptor aalógio Bajaoduió etardo digital etardo iterruptor v i (t) Iertidumbre v o (t) Fig. 2. Situaió de medida del tiempo de apertura e ua trasiió del estado de muestreo al de reteió. Por otra parte, durate la evoluió del iterruptor desde oduió a orte, la salida se osidera e térmio medio. E oseueia, se puede deiir u tiempo de apertura eetivo dado por la siguiete expresió: t t t + ap _ e ret _ digital it_ aal 2 4 JJGD-UCA

15 9 Etapa Frotal Se osidera por tato, el tiempo de apertura eetivo omo la suma del tiempo de retardo digital dado por el iruito de otrol y la mitad del tiempo de trasiió de impedaias del iterruptor aalógio. Se ha osiderado ulo el retardo etre etrada y salida debido a la ostate de tiempo del odesador. b) Iertidumbre e el tiempo de apertura. Es ua medida del jitter. Se etiede por tal el desplazamieto e el tiempo de u puto de trasiió de ua señal respeto de su posiió esperada. ) Error de trasereia de arga. Cuado se pasa al estado de reteió, se trasiere argas o deseadas al odesador de reteió a través de apaidades parásitas. d) Trasitorio de omutaió. Se espeiia el tiempo de estableimieto de la oversió detro de ua bada de amplitudes. Vimos para uestro iruito S&H basado e ampliiadores operaioales que el tiempo de muestreo o de adquisiió veía dado aproximadamete por: T muestreo 4, 6 τ A este tiempo hemos de añadir el tiempo de estabilizaió e ua situaió más geeral; ya que o bastará o que se alae u poretaje del reorrido ial de la señal, sio que la tesió ial que de detro de ua bada de error. E ese aso: T 4, 6 τ + muestreo t estable E oseueia, la reueia ima de operaió, iluyedo el tiempo de oversió del CAD resulta: s, T s, mí 4,6 τ + t estable + t Existe otros parámetros de u iruito S&H, relaioados o el marge de etrada de tesioes, impedaias y otros más relativos al aráter aalógio del iruito y que el letor podrá osultar e ualquier libro de iruitos eletróios aalógios apliados. eereias []. Pallás, Adquisiió y distribuió de señales, Marombo, Boixareu editores, 987. [2] J.J.G. De la osa, Ciruitos Eletróios Basados e el Ampliiador Operaioal. Problemas, Fudametos Teórios y Téias de Idetiiaió y Aálisis, Marombo, Boixareu editores, 200. JJGD-UCA 5