DEPARTAMENTO DE CIENCIAS BÁ SICAS E INGENIERÍAS INGENIERÍA EN TELEMÁ TICA

Tamaño: px

Comenzar la demostración a partir de la página:

Download "DEPARTAMENTO DE CIENCIAS BÁ SICAS E INGENIERÍAS INGENIERÍA EN TELEMÁ TICA"

Ignacio Fernando Molina Revuelta
hace 8 años
Vistas:

1 DEPRTMENTO DE CIENCIS Á SICS E INGENIERÍS INGENIERÍ EN TELEMÁ TIC MRE DE L SIGNTUR CLVE SIGNTUR PLN DE ESTUDIO ELECTRONIC DIGITL IT IT PRCTIC No. LORTORIO DE MRE DE L PRCTIC DURCIÓN 5 LORTORIO DE ELECTRONIC SUMDORES, RESTDORES Y COMPRDORES 2HRS 1. INTRODUCCIÓN Comparadores Un comparador es un circuito combinacional que determina si dos números binarios son iguales o distintos. Se puede emplear como un comparador básico de dos datos de un bit cada uno a la compuerta ORexclusiva (XOR), ya que su salida es 1 si dos bits de entrada son diferentes y es 0, si los dos bits son iguales Para comparar números binarios de dos bits, se necesita una puerta XOR adicional, además para obtener un único resultado de salida que indique la igualdad o desigualdad entre los dos números, se pueden utilizar dos inversores y una puerta and, como se ve en el siguiente circuito. Figura 1.- Comparador básico de 2 bits. El comparador comercial 74HC875 permite comparar 2 datos de 4 bits cada uno y además colocarlos en cascada como se ilustra en la figura 2.

INTRODUCCIÓN Comparadores Un comparador es un circuito combinacional que determina si dos números binarios son iguales o distintos.

2 LS s MS s V > > = = < < 74HC > = < 74HC85 > = < salidas 3 7 Figura 2. Comparadores 74HC85 en cascada Semisumadores y Sumadores Completos Un semisumador es un circuito aritmético que admite dos dígitos binarios en sus entradas y genera dos dígitos binarios en sus salidas: un bit de suma y un bit de acarreo. La tabla 1 muestra las salidas de las funciones suma para las distintas combinaciones de entrada. C OUT O Tabla 1. Tabla de verdad para un semisumador de 1 bit. De la tabla 1, se puede deducir el diagrama de compuertas lógicas equivalente (Figura 3).

entradas y genera dos dígitos binarios en sus salidas: un bit de suma y un bit de acarreo.

3 Figura 3. Diagrama de Compuertas lógicas para un semisumador de 1 bit Un sumador completo acepta dos bits de entrada y un acarreo de entrada y genera una salida de suma y un acarreo de salida. La diferencia entre un semisumador es que el sumador completo acepta un acarreo de entrada. La tabla de verdad 2 ilustra las salidas para estas funciones y la figura 4 su diagrama en compuertas. C OUT Tabla 2. Tabla de verdad para un sumador de 1 bit.

y genera una salida de suma y un acarreo de salida.

4 C OUT Figura 4. Sumador completo de dos datos de un bit. menudo los sumadores completos se representan como cajas tal y como se ilustran en la figura 5. Donde, para sumar dos números binarios se necesita un sumador completo por cada bit que tengan los números que se quieren sumar y los acarreos de entrada y salida se encadenan del bit menos significativo al más significativo como se muestra en la figura 6 de un sumador completo de 4 bits. Figura 5. Representación esquemática de un sumador completo de 1 bit Figura 6. Esquema de un sumador completo de 4 bits.

Donde, para sumar dos números binarios se necesita un sumador completo por cada bit que tengan los números que se quieren sumar y los acarreos de

5 Restadores Recordemos que la resta - se efectúa obteniendo el complemento a 2 de y luego efectuando la suma con. Donde, el complemento a 2 de se puede obtener mediante el complemento a 1 (que se implementa con inversores) y sumándole uno al resultado anterior. Considere siempre si en estas operaciones se produce una condición de desbordamiento. Es posible detectar la condición de desbordamiento observando el acarreo que llega a la posición del bit más significativo y el acarreo que sale de dicha posición para el caso de que los números sean representados en formato binario con signo. En la figura 7 se muestra un sumador restador completo de 4 bits, note que la línea de entrada M controla la operación del circuito, si M=0 el circuito opera como un sumador ya que 0=; si M=1 el circuito opera como un restador ya que 1= y además C 0 = M C C 4 SC C 3 SC C 2 SC C1 SC C 0 O Figura 7. Esquema de un Sumador-Restador Completo de 4 bits. 2. OJETIVO Experimentar con las operaciones básicas de comparación, suma y resta para datos binarios.

Considere siempre si en estas operaciones se produce una condición de desbordamiento.

6 3. PROCEDIMIENTO (DESCRIPCIÓ N) 1.- Los pasos que seguiremos para implementar un circuito combinacional serán: a) Se enuncia el problema. b) Se determina el número de las variables de entrada disponibles y de las variables de salida requeridas. c) Se asignan símbolos de letra a las variables de entrada y salida. d) Se deriva la tabla de verdad que define las relaciones requeridas entre las entradas y las salidas. e) Se obtiene la función booleana simplificada para cada salida. f) Se dibuja el diagrama lógico. g) Se realiza la conexión del circuito. h) Se comprueba con la tabla de verdad. 2.- Realice de acuerdo a 1 los siguientes circuitos combinacionales (sustituya el paso g con el simulador) a) Un semi-sumador de 2 bits. El semi-sumador recibe como variables de entrada X e Y y como salidas el resultado de la suma y el acarreo o carry. b) Un sumador completo de 3 bits. Dos bits para las variables X e Y y un bit de entrada que represente un acarreo previo y 2 bits de salida uno para el resultado de la suma y otro para el acarreo producido. Debe implementarlo con compuertas lógicasy también con el CI correspondiente. c) Un semi-restador de 2 bits. El semi-restador recibe como variables de entrada X e Y y como salidas el resultado de la resta y el préstamo o borrow. d) Realice un circuito sumador/restador de 4 bits (puede utilizar el integrado del sumador en lugar de las compuertas básicas). 3.- Implementa un comparador de 5 bits utilizando un circuito 74HC785 y compuertas básicas 4.- Simula la figura 2 y compruébala con 3 comparaciones, indicando los datos de entrada. 5.- La figura 8 es la implementación de un sistema de votación para 6 personas, en base a ella realice lo siguiente: a) Cuántas sumas de votos puede generar cada sumador completo? b) Por qué se conectan a tierra las dos entradas superiores del sumador paralelo? c) Modifique el circuito de la figura 8 para que ahora sea de sólo 5 votos (Simulador) d) Incorpore un circuito para que prenda un led verde si la votación final tuvo más resultados positivos o encienda un led rojo si si la votación final tuvo más resultados negativos (Simulador)

d) Se deriva la tabla de verdad que define las relaciones requeridas entre las entradas y las salidas. e) Se obtiene la función booleana simplificada para cada salida. f) Se dibuja el diagrama lógico.

7 J1 Votos Positivos F_1 SUM CRRY J2 J3 FULL_DDER F_2 SUM CRRY FULL_DDER COUT 0 S0 1 S1 2 S2 3 S3 4008T_5V X1 X3 X4 X2 J4 F_3 SUM CRRY J5 FULL_DDER F_ COUT X5 X7 SUM CRRY S0 S1 S2 S3 X8 J6 FULL_DDER 4008T_5V X6 Votos Negativos Figura 8. Sistema de votación realizado a partir de sumadores completos y sumadores binarios en paralelo.

SUM CRRY 0 1 2 3 S0 S1 S2 S3 X8 J6 FULL_DDER 4008T_5V X6 Votos Negativos Figura 8.

8 EQUIPO NECESRIO Y MTERIL DE POYO Fuente de poder 0-5 Vcd, 10 m (1) Multímetro digital (1) Tarjetas protoboard (1) Compuertas ásicas (varias) RECOMENDCIONES Para esta práctica es importante que sigas los pasos que se indican en el primer ejercicio de la sección de procedimientos. 4. MODLIDD DE ENTREG Se deberá entregar un reporte de la práctica realizada por equipos. Los equipos se constituirán con un máximo de tres integrantes. El contenido del reporte y la fecha de entrega del mismo serán especificados por el docente. demás, deberán entregar los circuitos solicitados funcionando en las protoboard, para ser evaluados de manera individual por el docente mediante preguntas intercaladas. 5. RESULTDOS Y CONCLUSIONES 6. NEXOS

MODLIDD DE ENTREG Se deberá entregar un reporte de la práctica realizada por equipos. Los equipos se constituirán con un máximo de tres integrantes.

Documentos relacionados

CIRCUITOS ARITMÉTICOS

LABORATORIO # 6 Realización: 26-05-2011 CIRCUITOS ARITMÉTICOS 1. OBJETIVOS Comprender los circuitos aritméticos dentro de la lógica binaria Utilizar sumadores totales de cuatro bits dentro de un Circuito