Intel XeonPhi Workshop

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamaño: px
Comenzar la demostración a partir de la página:

Download "Intel XeonPhi Workshop"

Transcripción

1 Intel XeonPhi Workshop Elena Núñez-González Unidad Informática Científica - CIEMAT Madrid, 11 de Febrero de 2015 Evento Lugar, Fecha

2 Índice Introducción MIC Intel Xeon Phi Arquitectura Intel Xeon Phi Entorno de desarrollo Optimización Threads por core MPI Comunicación y velocidad Intel MPI Library Modelos de programación MPI tradicional con nuevo hardware Computación Híbrida Herramientas Intel XeonPhi vs GPU Conclusiones 2

3 Introducción Por qué es importante? Intel Xeon Phi ha revolucionado el mercado de HPC Cada coprocesador consigue un rendimiento mayor de 1 Teraflopen coma flotante doble precisión Es la tecnología del clúster más potente del TOP500 sudo apt-get install arandr Objetivos de la presentación Entender arquitectura MIC Formas de optimización Nuevos modelos de programación en los coprocesadores Comparativa con GPU s 3

4 Introducción Qué es MIC Arquitectura Intel ManyIntegratedCore (Arquitectura Intel MIC) combina muchos núcleos de CPU en un único chip Sus productos se ejecutan en herramientas y métodos de programación existente estándar Qué es Intel XeonPhi Es el Coprocesador que utiliza la arquitectura MIC El coprocesador Intel XeonPhi y el procesador Intel Xeon son los primeros productos basado en arquitectura Intel MIC que se dirige a segmentos de HPC Arquitectura x86 Se pueden programar en C, C++, Fortran sudo apt-get install arandr Se conectan al hosta través de un bus PCIe Muchos coprocesadores para un host que se comunican de forma independiente 4

5 Arquitectura Intel Xeon Phi 5

6 Arquitectura Intel Xeon Phi

7 Entorno de desarrollo Entorno de desarrollo de Intel Intel proporciona un entorno de desarrollo completo con compiladores, librerías: Intel MP, OpenMP, Intel Debugger, Intel Cilk Plus... Librerías runtime estándar: pthreads, herramientas Gnu Carga del entorno: module load intel/ micinfoproporciona información sobre el host y la configuración del sistema de coprocesadores micsmcherramienta diseñada para facilitar la carga de monitorización y gestión de los Coprocesadores Intel Xeon Phi miccheckutilidad que verifica la configuración de los Coprocesadores Intel XeonPhi ejecutando diversos tests micnativeloadexutilidad que copia un binario nativo de arquitectura Intel MIC a un Coprocesador específico Intel Xeon Phi y lo ejecuta micctrluna etiqueta para el administrador del sistema para configurar y reiniciar el coprocesador 7

8 Optimización Identificar tiempo de consumo de bucles y funciones ifort -profile-functions -profile-loops=all -profile-loops-report=2... Contador de iteraciones: Promedio, mínimo, máximo Recuento de llamadas a rutinas El tiempo de ejecución de cada una Tiempo total Vectorización de código -vect-report[n] Guía de vectorización -guide-vec[=n] Informe clásico -qopt-report[n] Directrices generales de optimización Optimizar el acceso a memoria Prefetching Minimizar fallos de TLB Cada línea de caché de salida sólo debe escribirla un core Explotar el paralelismo de threads y tareas Paralelismo de datos Variables OFFLOAD_REPORT: Tiempos de offload internos del compilador H_TRACE: Dónde se ejecutan las porciones del programa 8

9 Optimización Cuántos threads por core? Intel XeonPhi permite 4 threadspor core, pero puede ser mejor usar menos: 1 thread/corepara cargas de trabajo con requisitos de ancho de banda DRAM 2 threads/core proporciona más del 90% de instruction issue bandwidth 3 thread/core es el nº recomendado para la mayoría de necesidades 4 thread/corepara muchas de las cargas de trabajo GEMM Se puede controlar los threads por core con OpenMP KMP_AFFINITY: compact, scatter, balanced 9

10 Optimización Cuántos threads por core? Intel XeonPhi permite 4 threadspor core, pero puede ser mejor usar menos: 1 thread/corepara cargas de trabajo con requisitos de ancho de banda DRAM 2 threads/core proporciona más del 90% de instruction issue bandwidth 3 thread/core es el nº recomendado para la mayoría de necesidades 4 thread/corepara muchas de las cargas de trabajo GEMM Se puede controlar los threads por core con OpenMP KMP_AFFINITY: compact, scatter, balanced Deja cores sin utilizar 10

11 Optimización Cuántos threads por core? Intel XeonPhi permite 4 threadspor core, pero puede ser mejor usar menos: 1 thread/corepara cargas de trabajo con requisitos de ancho de banda DRAM 2 threads/core proporciona más del 90% de instruction issue bandwidth 3 thread/core es el nº recomendado para la mayoría de necesidades 4 thread/corepara muchas de las cargas de trabajo GEMM Se puede controlar los threads por core con OpenMP KMP_AFFINITY: compact, scatter, balanced Mejora el rendimiento porque utiliza todos los cores que puede 11

12 Optimización Cuántos threads por core? Intel XeonPhi permite 4 threadspor core, pero puede ser mejor usar menos: 1 thread/corepara cargas de trabajo con requisitos de ancho de banda DRAM 2 threads/core proporciona más del 90% de instruction issue bandwidth 3 thread/core es el nº recomendado para la mayoría de necesidades 4 thread/corepara muchas de las cargas de trabajo GEMM Se puede controlar los threads por core con OpenMP KMP_AFFINITY: compact, scatter, balanced Mejora la utilización de caché 12

13 MPI Comunicación y velocidad Cluster clásico: homogéneo Inter-nodo con Infiniband, Ethernet,... Intra-nodo con Intra Socket, Inter Socket con QPI Niveles adicionales con Intel Xeon Phi Desde el host al coprocesador Intel Xeon Phi Entre coprocesadores Intel Xeon Phi Intel MPI Library. Modelos de programación Modelo Co-processoronly: Los procesos MPI residen únicamente dentro del coprocesador. Mensajes a/desde el coprocesador mpiicc/ifort -mmic -o test.mic test.c/f mpiexec -n # -host <host mic>./test.mic Modelo simétrico: Los procesos residen en el host y el coprocesador. Mensajes a/desde cualquier core mpiicc/ifort -mmic -o test.mic test.c/f y mpiicc/ifort -o test test.c/f mpiexec -n# -host <host x86>./test :-n # -host <host mic>./test.mic Modelo MPI offload: Solamente en el host con offload. Mensajes a/desde la CPU mpiicc/ifort -o test test.c/f 13

14 MPI Modelos de programación MPI: Co-processor Only Recomendado para código altamente paralelo 14

15 MPI Modelos de programación MPI: Simétrico Código con necesidades balanceadas 15

16 MPI Modelos de programación MPI: MPI con offload Recomendado para código con fases altamente paralelas 16

17 MPI MPI tradicional con nuevo hardware Incremento cores por nodo (cores en coprocesadores), y número de nodos Aumentan los procesos MPI por aplicación Limitaciones potenciales MPI: Consumo de memoria por proceso MPI, la suma puede exceder la memoria del nodo Escalabilidad limitada Balanceo de carga Computación Híbrida Combina los modelos de programación MPI y Threading Pretende superar las limitaciones del MPI añadiendo threading Ganancias potenciales de memoria Mejor escalabilidad Threading ofrece estrategias de balanceo inteligentes Intel MPI soporta la computación híbrida 17

18 Herramientas Intel Vtune Amplifier Optimización Identifica partes del código que sean objetivo para el coprocesador Diferencias de rendimiento entre la ejecución en el Host y en el coprocesador Extraoficialmente: no recomendado. ITAC: Intel Trace Analyzer and Collector Para sistemas heterogéneos Identifica cuellos de botella Evalúa de balanceo de carga Analiza rendimiento Identifica hostspots de comunicación MPI& Offload, Coprocessor only y Symmetric: Análisis con ITAC: GUI Diagramas gráficos Estadísticas sobre funciones Timelines de eventos... 18

19 XeonPhi vs GPU NVIDIA Tesla GPU s Instrucciones OpenCL 5 años Modelo de prog. paralelo especializado Kepler ofrece 3 veces mejor rendimiento brutoenflops porun preciopocomásalto Diseñados para SIMT Intel Xeon Phi Arquitectura x86 (igual 64-bits Pentium) Modelo MPI: 20 años Modelo menos especializado, pero optimización costosa Merece la pena reescribir el SW x86? Arquitectura menos especializada Dependiendo de la aplicación Operaciones regulares y patrones computacionales (SpMV, SpMM ) I. Xeon Phi Acceso a datos irregular y mucho uso de operaciones atómicas GPU En general GPU suele ser más eficiente en muchas aplicaciones reales Intel XeonPhi ofrece una migración más rápida y sencilla 19

20 Conclusiones Intel XeonPhi se basa en arquitectura MIC Intel proporciona un entorno de desarrollo completo para trabajar con esta nueva tecnología Reto de optimización Threads por core MPI Modelos de programación XeonPhi vs NVIDIA Tesla GPU GPU más eficiente en general Xeon Phi facilita la programación y migración 20

21 MUCHAS GRACIAS (DKES)

Múltiples GPU (y otras chauchas)

Múltiples GPU (y otras chauchas) Múltiples GPU (y otras chauchas) Clase 16, 21/11/2013 http://fisica.cab.cnea.gov.ar/gpgpu/index.php/en/icnpg/clases Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC Motivación No desperdiciar

Más detalles

FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS. CNCA Abril 2013

FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS. CNCA Abril 2013 FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS CNCA Abril 2013 6. COMPUTACIÓN DE ALTO RENDIMIENTO Ricardo Román DEFINICIÓN High Performance Computing - Computación de Alto Rendimiento Técnicas, investigación

Más detalles

Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630)

Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630) Índice de contenidos [25 diapositivas] Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga 1. Presentación de la arquitectura [3] 2. Los cores y su organización [7]

Más detalles

Seminario II: Introducción a la Computación GPU

Seminario II: Introducción a la Computación GPU Seminario II: Introducción a la Computación GPU CONTENIDO Introducción Evolución CPUs-Evolución GPUs Evolución sistemas HPC Tecnologías GPGPU Problemática: Programación paralela en clústers heterogéneos

Más detalles

CLUSTER FING: ARQUITECTURA Y APLICACIONES

CLUSTER FING: ARQUITECTURA Y APLICACIONES CLUSTER FING: ARQUITECTURA Y APLICACIONES SERGIO NESMACHNOW Centro de Cálculo, Instituto de Computación FACULTAD DE INGENIERÍA, UNIVERSIDAD DE LA REPÚBLICA, URUGUAY CONTENIDO Introducción Clusters Cluster

Más detalles

Tema 2.1. Hardware. Arquitectura básica

Tema 2.1. Hardware. Arquitectura básica Tema 2.1 Hardware. Arquitectura básica 1 Partes Fundamentales Partes Fundamentales: Unidad Central de Proceso Procesador Microprocesador CPU-UCP Memoria Principal: Memoria Central Placa Base Chipset Buses

Más detalles

Arquitecturas GPU v. 2013

Arquitecturas GPU v. 2013 v. 2013 Stream Processing Similar al concepto de SIMD. Data stream procesado por kernel functions (pipelined) (no control) (local memory, no cache OJO). Data-centric model: adecuado para DSP o GPU (image,

Más detalles

Modelo de aplicaciones CUDA

Modelo de aplicaciones CUDA Modelo de aplicaciones CUDA Utilización de GPGPUs: las placas gráficas se utilizan en el contexto de una CPU: host (CPU) + uno o varios device o GPUs Procesadores masivamente paralelos equipados con muchas

Más detalles

Laboratorio de Herramientas Computacionales

Laboratorio de Herramientas Computacionales Laboratorio de Herramientas Computacionales Tema 1.1 Componentes físicos de la computadora UNIVERSIDAD MICHOACANA DE SAN NICOLÁS DE HIDALGO FACULTAD DE INGENIERIA ELECTRICA M.I. ROSALÍA MORA JUÁREZ Antecedentes

Más detalles

SEMINARIO PRÁCTICO Cómo elegir el sistema de cálculo científico ideal para mi investigación. Raúl Díaz rdiaz@sie.es

SEMINARIO PRÁCTICO Cómo elegir el sistema de cálculo científico ideal para mi investigación. Raúl Díaz rdiaz@sie.es ORGANIZA SEMINARIO PRÁCTICO Cómo elegir el sistema de cálculo científico ideal para mi investigación Raúl Díaz rdiaz@sie.es 1ª CUESTIÓN Necesito un sistema HPC? Si mi cálculo supera las 8 horas, un equipo

Más detalles

High Performance Computing y Big Data en AWS. +info: (http://gac.udc.es) HPC y Big Data en AWS 16 Abril, 2012 1 / 14

High Performance Computing y Big Data en AWS. +info: (http://gac.udc.es) HPC y Big Data en AWS 16 Abril, 2012 1 / 14 High Performance Computing y Big Data en AWS +info: (http://gac.udc.es) HPC y Big Data en AWS 16 Abril, 212 1 / 14 High Performance Computing High Performance Computing (HPC) Afonta grandes problemas empresariales,

Más detalles

Tema: Historia de los Microprocesadores

Tema: Historia de los Microprocesadores Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Historia de los Microprocesadores 1 Contenidos La década de los

Más detalles

Nicolás Zarco Arquitectura Avanzada 2 Cuatrimestre 2011

Nicolás Zarco Arquitectura Avanzada 2 Cuatrimestre 2011 Clusters Nicolás Zarco Arquitectura Avanzada 2 Cuatrimestre 2011 Introducción Aplicaciones que requieren: Grandes capacidades de cómputo: Física de partículas, aerodinámica, genómica, etc. Tradicionalmente

Más detalles

Computación heterogénea y su programación. 1. Introducción a la computación heterogénea. Indice de contenidos [38 diapositivas]

Computación heterogénea y su programación. 1. Introducción a la computación heterogénea. Indice de contenidos [38 diapositivas] Computación heterogénea y su programación Manuel Ujaldón Nvidia CUDA Fellow Departmento de Arquitectura de Computadores Universidad de Málaga (España) Indice de contenidos [38 diapositivas] 1. Introducción

Más detalles

TEMA 4: SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) BLOQUE 2 Arquitecturas de computación paralela

TEMA 4: SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) BLOQUE 2 Arquitecturas de computación paralela TEMA 4: SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) BLOQUE 2 Arquitecturas de computación paralela 2 CONTENIDOS DE LA UNIDAD 4.4 Diseño de arquitecturas de memoria compartida y compartida-distribuida.

Más detalles

CLUSTER FING: PARALELISMO de MEMORIA DISTRIBUIDA

CLUSTER FING: PARALELISMO de MEMORIA DISTRIBUIDA CLUSTER FING: PARALELISMO de MEMORIA DISTRIBUIDA SERGIO NESMACHNOW Centro de Cálculo, Instituto de Computación FACULTAD DE INGENIERÍA, UNIVERSIDAD DE LA REPÚBLICA, URUGUAY CONTENIDO Introducción: arquitecturas

Más detalles

CAR. http://acarus.uson.mx/cursos2013/car.htm

CAR. http://acarus.uson.mx/cursos2013/car.htm CAR http://acarus.uson.mx/cursos2013/car.htm Sistemas de CAR en la UNISON Responsable : María del Carmen Heras Sánchez Asesores Técnicos : Aracely Dzul Campos Daniel Mendoza Camacho Yessica Vidal Quintanar

Más detalles

Servicios avanzados de supercomputación para la ciència y la ingeniería

Servicios avanzados de supercomputación para la ciència y la ingeniería Servicios avanzados de supercomputación para la ciència y la ingeniería Servicios avanzados de supercomputación para la ciència y la ingeniería HPCNow! provee a sus clientes de la tecnología y soluciones

Más detalles

Tendencias en sistemas de comunicación de altas prestaciones:

Tendencias en sistemas de comunicación de altas prestaciones: Conectan nodos en diferentes niveles del sistema (chip, tarjeta, chásis, armario,...). Desarrollado por diseñadores de arquitecturas de altas prestaciones. Comunicar computadores, clasificación redes computación:

Más detalles

CPU. Unidad central de procesamiento

CPU. Unidad central de procesamiento CPU Unidad central de procesamiento QUÉ ES UNA PLACA BASE? La mainboard o motherboard es el elemento principal de un Pc. En ella se integran o se conectan el resto de dispositivos (memoria, procesador,

Más detalles

COMPUTADORES MULTINUCLEO. Stallings W. Computer Organization and Architecture 8ed

COMPUTADORES MULTINUCLEO. Stallings W. Computer Organization and Architecture 8ed COMPUTADORES MULTINUCLEO Stallings W. Computer Organization and Architecture 8ed Computador multinucleo Un computador multinúcleocombina dos o mas procesadores (llamados núcleos) en una única pieza de

Más detalles

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 Anexo A. Partida 1 Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 CLUSTER LANCAD 1 El bien a adquirir se describe a continuación y consiste de un cúmulo de

Más detalles

Linux Week PUCP. Computación de Alto Rendimiento en Linux. rmiguel@senamhi.gob.pe

Linux Week PUCP. Computación de Alto Rendimiento en Linux. rmiguel@senamhi.gob.pe Linux Week PUCP 2006 Computación de Alto Rendimiento en Linux Richard Miguel San Martín rmiguel@senamhi.gob.pe Agenda Computación Científica Computación Paralela High Performance Computing Grid Computing

Más detalles

CENTRO DE SUPERCOMPUTACIÓN

CENTRO DE SUPERCOMPUTACIÓN Uso del supercomputador Ben Arabí CENTRO DE SUPERCOMPUTACIÓN José Ginés Picón López Técnico de aplicaciones Murcia a 2 de Febrero de 2012 Uso del supercomputador Ben Arabí Descripción de la Arquitectura

Más detalles

UNIDAD 1: Introducción a la arquitectura de computadoras.

UNIDAD 1: Introducción a la arquitectura de computadoras. UNIDAD 1: Introducción a la arquitectura de computadoras. 1.1 Introducción La tecnología de computadoras ha progresado increíblemente en los últimos cincuenta años. En 1945 no había computadoras con programa

Más detalles

Introducción a los microcontroladores y microprocesadores

Introducción a los microcontroladores y microprocesadores Introducción a los microcontroladores y microprocesadores 1/25 Índice 1.1 Introducción. 1.1.1 Evolución de los up. 1.1.2 Rendimiento de un microprocesador. 1.1.3 RISC /CISC. 1.2 Sistemas basados en microprocesador.

Más detalles

Heterogénea y Jerárquica

Heterogénea y Jerárquica Metodología de la Programación Paralela 2015-2016 Facultad Informática, Universidad de Murcia Computación Híbrida, Heterogénea y Jerárquica Contenidos 1 Sistemas 2 Paralelismo anidado 3 Programación híbrida

Más detalles

:Arquitecturas Paralela basada en clusters.

:Arquitecturas Paralela basada en clusters. Computación de altas prestaciones: Arquitecturas basadas en clusters Sesión n 1 :Arquitecturas Paralela basada en clusters. Jose Luis Bosque 1 Introducción Computación de altas prestaciones: resolver problemas

Más detalles

Por lo tanto, la definición del proceso de copia de seguridad se debe controlar por objetivos de restauración.

Por lo tanto, la definición del proceso de copia de seguridad se debe controlar por objetivos de restauración. [ Fin de página Página anterior Página siguiente Contenido Índice ] Ajustes para mejorar el rendimiento de la transferencia de datos Objetivos de la restauración La protección frente a una pérdida de datos

Más detalles

Intel Tera-Scale Computing Alumno: Roberto Rodriguez Alcala

Intel Tera-Scale Computing Alumno: Roberto Rodriguez Alcala Intel Tera-Scale Computing Alumno: Roberto Rodriguez Alcala 1. Introducción Los procesadores con dos núcleos existen actualmente, y los procesadores de cuatro están insertándose en el mercado lentamente,

Más detalles

Procesamiento de imágenes en GPUs mediante CUDA. I. Introducción. Indice de contenidos

Procesamiento de imágenes en GPUs mediante CUDA. I. Introducción. Indice de contenidos Procesamiento de imágenes en GPUs mediante CUDA Manuel Ujaldón Martínez Nvidia CUDA Fellow Departamento de Arquitectura de Computadores Universidad de Málaga Indice de contenidos 1. Introducción. [2] 2.

Más detalles

Requisitos Técnicos de Cluster Heterogéneo.

Requisitos Técnicos de Cluster Heterogéneo. Requisitos Técnicos de Cluster Heterogéneo. Expediente CONSU02010018OP de suministro de un sistema de computación heterogéneo con procesadores gráficos y de propósito general para investigación para el

Más detalles

Catedrático: Alumna:

Catedrático: Alumna: Catedrático: Lic. Jorge Roberto Nery Gonzales Materia: informática Alumna: Sulma milagros Mondragón Sánchez Semestre: 5 grupo: «C» intel sigue apostando por la arquitectura Sandy Bridge y ha añadido recientemente

Más detalles

El Bueno, el Malo y el Feo

El Bueno, el Malo y el Feo El Bueno, el Malo y el Feo Mejorando la Eficiencia y Calidad del Software Paralelo Ricardo Medel Argentina Systems & Tools SSG-DPD Basado en un guión de Eric W. Moore - Senior Technical Consulting Engineer

Más detalles

nforce Serie 600i Características y beneficios de MCP NVIDIA nforce 680i SLI

nforce Serie 600i Características y beneficios de MCP NVIDIA nforce 680i SLI Características y beneficios de MCP NVIDIA nforce 680i SLI Ingeniería para aficionados Los procesadores de comunicaciones y medios (MCP) NVIDIA nforce SLI 680i ofrecen las herramientas y rendimiento que

Más detalles

Conclusiones. Particionado Consciente de los Datos

Conclusiones. Particionado Consciente de los Datos Capítulo 6 Conclusiones Una de las principales conclusiones que se extraen de esta tesis es que para que un algoritmo de ordenación sea el más rápido para cualquier conjunto de datos a ordenar, debe ser

Más detalles

Tarjetas gráficas para acelerar el cómputo complejo

Tarjetas gráficas para acelerar el cómputo complejo LA TECNOLOGÍA Y EL CÓMPUTO AVANZADO Tarjetas gráficas para acelerar el cómputo complejo Tarjetas gráficas para acelerar el cómputo complejo Jorge Echevarría * La búsqueda de mayor rendimiento A lo largo

Más detalles

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 Anexo A. Partida 3 Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 CLUSTER LANCAD3 El bien a adquirir se describe a continuación y consiste en cúmulo de supercómputo

Más detalles

Arquitecturas basadas en computación gráfica (GPU)

Arquitecturas basadas en computación gráfica (GPU) Arquitecturas basadas en computación gráfica (GPU) Francesc Guim Ivan Rodero PID_00184818 CC-BY-NC-ND PID_00184818 Arquitecturas basadas en computación gráfica (GPU) Los textos e imágenes publicados en

Más detalles

Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica

Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica Definición de computador Máquina electrónica de propósito general utilizada para procesar información El computador moderno se

Más detalles

Introducción. TEMA 3: Clusters de Computadores Personales

Introducción. TEMA 3: Clusters de Computadores Personales Introducción TEMA 3: Clusters de Computadores Personales Laboratorio de Arquitecturas Avanzadas de Computadores 5º de Ingeniería Superior de Informática 2008/09 Alberto Sánchez alberto.sanchez@urjc.es

Más detalles

EXPEDIENTE: 2/2015 ADQUISICIÓN E INSTALACIÓN DE INFRAESTRUCTURA CIENTÍFICA Y TECNOLÓGICA PARA CÉNITS PLIEGO DE PRESCRIPCIONES TÉCNICAS

EXPEDIENTE: 2/2015 ADQUISICIÓN E INSTALACIÓN DE INFRAESTRUCTURA CIENTÍFICA Y TECNOLÓGICA PARA CÉNITS PLIEGO DE PRESCRIPCIONES TÉCNICAS EXPEDIENTE: 2/2015 ADQUISICIÓN E INSTALACIÓN DE INFRAESTRUCTURA CIENTÍFICA Y TECNOLÓGICA PARA CÉNITS PLIEGO DE PRESCRIPCIONES TÉCNICAS PLIEGO DE PRESCRIPCIONES TÉCNICAS. EXPTE 2/2015 Adquisición e instalación

Más detalles

Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice

Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO 1 Índice 1. Necesidades de cómputo. Exascale. Arquitecturas de altas prestaciones. Top 500. Green 500 2. Memoria

Más detalles

Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs

Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs Enrique S. Quintana-Ortí quintana@icc.uji.es High Performance Computing & Architectures

Más detalles

Mendieta. Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC WHPC13

Mendieta. Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC WHPC13 Mendieta Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC 1 Antes que nada ssh user@200.16.18.210 2 Especificaciones - Nodo Supermicro 1027GR-TRF 1U de altura Dual socket 2011 Fuentes de 1820W

Más detalles

Módulo: Modelos de programación para Big Data

Módulo: Modelos de programación para Big Data Program. paralela/distribuida Módulo: Modelos de programación para Big Data (título original: Entornos de programación paralela basados en modelos/paradigmas) Fernando Pérez Costoya Introducción Big Data

Más detalles

No se requiere que los discos sean del mismo tamaño ya que el objetivo es solamente adjuntar discos.

No se requiere que los discos sean del mismo tamaño ya que el objetivo es solamente adjuntar discos. RAIDS MODO LINEAL Es un tipo de raid que muestra lógicamente un disco pero se compone de 2 o más discos. Solamente llena el disco 0 y cuando este está lleno sigue con el disco 1 y así sucesivamente. Este

Más detalles

UNIVERSIDAD INDUSTRIAL DE SANTANDER VICERRECTORIA DE INVESTIGACIÓN Y EXTENSIÓN PLIEGOS DE CONDICIONES PRELIMINARES

UNIVERSIDAD INDUSTRIAL DE SANTANDER VICERRECTORIA DE INVESTIGACIÓN Y EXTENSIÓN PLIEGOS DE CONDICIONES PRELIMINARES UNIVERSIDAD INDUSTRIAL DE SANTANDER VICERRECTORIA DE INVESTIGACIÓN Y EXTENSIÓN PLIEGOS DE CONDICIONES PRELIMINARES VOLUMEN II: ESPECIFICACIONES TÉCNICAS ADQUISICIÓN DE UNA INFRAESTRUCTURA DE COMPUTACIÓN

Más detalles

Introducción. Por último se presentarán las conclusiones y recomendaciones pertinentes.

Introducción. Por último se presentarán las conclusiones y recomendaciones pertinentes. Introducción En el presente documento se explicarán las consideraciones realizadas para implementar la convolución bidimensional en la arquitectura CUDA. En general se discutirá la metodología seguida

Más detalles

Solving Dense Linear Systems on Platforms with Multiple Hardware Accelerators

Solving Dense Linear Systems on Platforms with Multiple Hardware Accelerators Solving Dense Linear Systems on Platforms with Multiple Hardware Accelerators Maribel Castillo, Francisco D. Igual, Rafael Mayo, Gregorio Quintana-Ortí, Enrique S. Quintana-Ortí, Robert van de Geijn Grupo

Más detalles

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 Anexo A. Partida 2 Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 CLUSTER LANCAD 2 El bien a adquirir se describe a continuación y consiste de un cúmulo de

Más detalles

Puntos destacados. Vista frontal y trasera de la caja

Puntos destacados. Vista frontal y trasera de la caja Puntos destacados La potencia de dos núcleos Los procesadores dual core aúnan dos núcleos de procesador en un solo chip. En el ámbito de los servidores, hace años que existen aplicaciones compatibles con

Más detalles

Arquitectura de un computador

Arquitectura de un computador Arquitectura de un computador Servidores de Información Multimedia 2º Ingeniero de Telecomunicación (Esp. Sonido e Imagen) Departamento de Ingeniería Telemática Universidad Carlos III de Madrid 2 Índice

Más detalles

NVIDIA GeForce Experience

NVIDIA GeForce Experience NVIDIA GeForce Experience DU-05620-001_v02 octubre 7, 2012 Guía del usuario ÍNDICE 1 NVIDIA GeForce Experience Guía del usuario... 1 Acerca de GeForce Experience... 1 Instalación y configuración de GeForce

Más detalles

[TECNOLOGÍA RAID] Documentos de formación de SM Data: http://www.smdata.com/formacion.php

[TECNOLOGÍA RAID] Documentos de formación de SM Data: http://www.smdata.com/formacion.php 2011 Documentos de formación de SM Data: http://www.smdata.com/formacion.php [] Introducción a la tecnología RAID; Qué es RAID?; ventajas de RAID; definición de los más populares niveles de RAID y diferentes

Más detalles

BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo

BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo - Trabajo de ampliación. BUSES. - 1 INDICE 1. Introducción 2. Integrated Drive Electronics (IDE) (1986) 3. Universal Serial Bus (USB) (1996) 4.

Más detalles

Tema 5 Repertorios de instrucciones: Modos de direccionamiento y formato

Tema 5 Repertorios de instrucciones: Modos de direccionamiento y formato Tema 5 Repertorios de instrucciones: Modos de direccionamiento y formato Bibliografía: William Stallings Organización y Arquitectura de computadores 5ta. Edition. Editorial Pearson Educación.- Objetivos:

Más detalles

Mejorando el desempeño de una red Gigabit Ethernet en un cluster Linux

Mejorando el desempeño de una red Gigabit Ethernet en un cluster Linux Mejorando el desempeño de una red Gigabit Ethernet en un cluster Linux Raúl Hormazábal y Mario Medina Depto. Ing. Eléctrica Universidad de Concepción Raúl Hormazábal Autores Ing. Civil Electrónico UdeC

Más detalles

ARQUITECTURA DE COMPUTADORAS

ARQUITECTURA DE COMPUTADORAS ARQUITECTURA DE COMPUTADORAS Información General Objetivos Al terminar el curso, el estudiante estará capacitado para: 1. Manejar medidas de performance que permitan comparar diversos sistemas de Computadora.

Más detalles

picojava TM Características

picojava TM Características picojava TM Introducción El principal objetivo de Sun al introducir Java era poder intercambiar programas ejecutables Java entre computadoras de Internet y ejecutarlos sin modificación. Para poder transportar

Más detalles

Dr.-Ing. Paola Vega Castillo

Dr.-Ing. Paola Vega Castillo EL-3310 DISEÑO O DE SISTEMAS DIGITALES Dr.-Ing. Paola Vega Castillo Información n General Curso: Diseño de Sistemas Digitales Código: EL-3310 Tipo de curso: Teórico Créditos/Horas por semana: 4/4 Requisito:

Más detalles

TABLA DE CONTENIDO: 1 DIMENSIONAMIENTO DE SERVIDORES GALEÓN 2

TABLA DE CONTENIDO: 1 DIMENSIONAMIENTO DE SERVIDORES GALEÓN 2 TABLA DE CONTENIDO: TABLA DE CONTENIDO: 1 DIMENSIONAMIENTO DE SERVIDORES GALEÓN 2 Introducción: 2 infraestructura Galeón: 3 Alta disponibilidad y balanceo de cargas 3 Servidores Galeón 5 Esquema de funcionamiento

Más detalles

Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice

Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO 1 Índice 1. Necesidades de cómputo. Exascale. Arquitecturas de altas prestaciones. Top 500. Green 500 2. Memoria

Más detalles

PRACTICA NO.24: CLUSTER

PRACTICA NO.24: CLUSTER PRACTICA NO.24: CLUSTER Jose Arturo Beltre Castro 2013-1734 ING. JOSE DOÑE Sistemas Operativos III Cluster El término clúster se aplica a los conjuntos o conglomerados de computadoras construidos mediante

Más detalles

UNIVERSIDAD CARLOS III DE MADRID PARALELIZACIÓN PARA EL ALGORITMO DE LOS FILTROS DE KALMAN. Trabajo Fin de Grado. Septiembre de 2012

UNIVERSIDAD CARLOS III DE MADRID PARALELIZACIÓN PARA EL ALGORITMO DE LOS FILTROS DE KALMAN. Trabajo Fin de Grado. Septiembre de 2012 USO DE TÉCNICAS DE PARALELIZACIÓN PARA EL ALGORITMO DE LOS FILTROS DE KALMAN Trabajo Fin de Grado Septiembre de 2012 Autor: Javier Rodríguez Arroyo Tutor: Luis Miguel Sánchez García Co-tutor: Javier Fernández

Más detalles

Figura 1.4. Elementos que integran a la Tecnología de Información.

Figura 1.4. Elementos que integran a la Tecnología de Información. 1.5. Organización, estructura y arquitectura de computadoras La Gráfica siguiente muestra la descomposición de la tecnología de información en los elementos que la conforman: Figura 1.4. Elementos que

Más detalles

Extractos de la conferencia: Supercomputación y Software Libre realizada por Linalco en la Universidad de Granada

Extractos de la conferencia: Supercomputación y Software Libre realizada por Linalco en la Universidad de Granada Extractos de la conferencia: Supercomputación y Software Libre realizada por Linalco en la Universidad de Granada Copyright 2006 Linalco Consulting, S.L. Linalco Consulting, S.L., autor de este documento,

Más detalles

EVALUACIÓN COMPARADA DEL RENDIMIENTO DEL PROCESADOR INTEL 5570 (NEHALEM)

EVALUACIÓN COMPARADA DEL RENDIMIENTO DEL PROCESADOR INTEL 5570 (NEHALEM) EVALUACIÓN COMPARADA DEL RENDIMIENTO DEL PROCESADOR INTEL 5570 (NEHALEM) Carlos Bernal, Ana Silva, Marceliano Marrón, Juan Antonio Ortega, Claudio J. Arjona Área de HPC Centro Informático Científico de

Más detalles

UNIVERSIDAD MILITAR NUEVA GRANADA INVITACIÓN PÚBLICA No. ANEXO 09 REQUERIMIENTOS TÉCNICOS DE LA SOLUCIÓN DE SERVIDORES

UNIVERSIDAD MILITAR NUEVA GRANADA INVITACIÓN PÚBLICA No. ANEXO 09 REQUERIMIENTOS TÉCNICOS DE LA SOLUCIÓN DE SERVIDORES 1 REQUERIMIENTOS TÉCNICOS DE LA Adquirir una plataforma de servidores capaz de sostener todos los servicios actualmente en funcionamiento en la Universidad, los servidores a ser adquiridos se catalogan

Más detalles

INFORMACIÓN TÉCNICA ACERCA DE TOSHIBA Y LA TECNOLOGÍA MÓVIL. Toshiba y la tecnología móvil Intel Centrino Duo para empresas

INFORMACIÓN TÉCNICA ACERCA DE TOSHIBA Y LA TECNOLOGÍA MÓVIL. Toshiba y la tecnología móvil Intel Centrino Duo para empresas Toshiba y la tecnología móvil Intel Centrino Duo para empresas En el mundo empresarial actual, el ordenador portátil es la herramienta móvil esencial tanto para la productividad como para las comunicaciones.

Más detalles

Familia de procesadores Intel x86

Familia de procesadores Intel x86 Familia de procesadores Intel x86 Mario Medina C. mariomedina@udec.cl Intel 8086 y 8088 8086: 1978, 29K transistores 8 Registros de 16 bits Bus de datos de 16 bits Bus de dirección de 20 bits Multiplexado

Más detalles

Computación Científica de Alto Desempeño

Computación Científica de Alto Desempeño Computación Científica de Alto Desempeño Un acercamiento pragmático (sólo es verdadero aquello que funciona) Edison Montoya Benemérita Universidad Autónoma de Puebla Febrero 4 de 2015 Computación en Paralelo

Más detalles

Hardware: dentro de la caja. Introducción a la Informática 2010-2011

Hardware: dentro de la caja. Introducción a la Informática 2010-2011 Hardware: dentro de la caja Introducción a la Informática 2010-2011 Objetivos Conocer cómo se almacena y manipula la información dentro de los ordenadores Analizar la estructura y organización básica de

Más detalles

Evaluación del rendimiento de procesadores Intel Nehalem. Modelos x7550, x5670 y x5570

Evaluación del rendimiento de procesadores Intel Nehalem. Modelos x7550, x5670 y x5570 Evaluación del rendimiento de procesadores Intel Nehalem. Modelos x7550, x5670 y x5570 Juan Carlos Fernández Rodríguez. Área de HPC. Centro Informático Científico de Andalucía (CICA) Junta de Andalucía

Más detalles

Arquitectura y Tecnología de Computadores (09/10) Procesadores Segmentados y Superescalares

Arquitectura y Tecnología de Computadores (09/10) Procesadores Segmentados y Superescalares Arquitectura (09/10) Procesadores Segmentados y Superescalares Motivación: Qué implican la segmentación y el paralelismo en el procesador? Qué mejoras rendimiento son alcanzables con ellas? Qué problemas

Más detalles

Computación Híbrida, Heterogénea y Jerárquica

Computación Híbrida, Heterogénea y Jerárquica Computación Híbrida, Heterogénea y Jerárquica http://www.ditec.um.es/ javiercm/curso psba/ Curso de Programación en el Supercomputador Ben-Arabí, febrero-marzo 2012 Organización aproximada de la sesión,

Más detalles

4. Programación Paralela

4. Programación Paralela 4. Programación Paralela La necesidad que surge para resolver problemas que requieren tiempo elevado de cómputo origina lo que hoy se conoce como computación paralela. Mediante el uso concurrente de varios

Más detalles

Int. a las ciencias computacionales

Int. a las ciencias computacionales Int. a las ciencias computacionales Representación grafica de cómo se encuentran conectados los ordenadores (nodos) en una red. Es la forma en que esta diseñada la red, bien FISICAMENTE (rigiéndose de

Más detalles

Computación de alta disponibilidad

Computación de alta disponibilidad Computación de alta disponibilidad Universidad Tecnológica Nacional - FRBA Autor: Gustavo Nudelman Necesidad de un sistema HA Causas de downtime. (estudio realizado por IEEE) 10% 5% 13% Hardware 1% 1%

Más detalles

TELECOMUNICACIONES Y REDES. Redes Computacionales II. Prof. Cristian Ahumada V.

TELECOMUNICACIONES Y REDES. Redes Computacionales II. Prof. Cristian Ahumada V. TELECOMUNICACIONES Y REDES Redes Computacionales II Prof. Cristian Ahumada V. Unidad I: Introducción al enrutamiento y envío de paquetes Contenido 1. Introducción 2. En el interior del router 3. Configuración

Más detalles

3. Arquitectura. 3.1 Equipos de automatización Siemens.

3. Arquitectura. 3.1 Equipos de automatización Siemens. 3. Arquitectura. Para cualquier proceso se debe considerar la disponibilidad de los equipos en todo momento, por ello la necesidad de indicarle al controlador con diferentes elementos estará trabajando;

Más detalles

Aceleradores gráficos. Su impacto en el bus del sistema.

Aceleradores gráficos. Su impacto en el bus del sistema. Aceleradores gráficos. Su impacto en el bus del sistema. Conceptos básicos Controladora de video tradicional en modo gráfico Buffer de video en placas ISA se ubica en el rango de posiciones de memoria

Más detalles

SUPERINTENDENCIA DE NOTARIADO Y REGISTRO PROCESO: RECURSOS DE TECNOLOGÍA PROCEDIMIENTO: ADMINISTRACIÓN DE REDES Y COMUNICACIONES

SUPERINTENDENCIA DE NOTARIADO Y REGISTRO PROCESO: RECURSOS DE TECNOLOGÍA PROCEDIMIENTO: ADMINISTRACIÓN DE REDES Y COMUNICACIONES CODIGO DEL PROCEDIMIENTO: GT-RT-PR-03 VERSION: 04 FECHA: 19/08/2015 OBJETIVO ALCANCE PRODUCTO(S) DEFINICIONES CARACTERIZACIÓN DEL PROCEDIMIENTO Realizar la administración, instalación, adecuación, ampliación,

Más detalles

ACTIVIDADES TEMA 1. EL LENGUAJE DE LOS ORDENADORES. 4º E.S.O- SOLUCIONES.

ACTIVIDADES TEMA 1. EL LENGUAJE DE LOS ORDENADORES. 4º E.S.O- SOLUCIONES. 1.- a) Explica qué es un bit de información. Qué es el lenguaje binario? Bit es la abreviatura de Binary digit. (Dígito binario). Un bit es un dígito del lenguaje binario que es el lenguaje universal usado

Más detalles

Computación Cluster y Grid. Computación Cluster y Grid. Cluster Computing

Computación Cluster y Grid. Computación Cluster y Grid. Cluster Computing Cluster Computing 1 Concepto de Cluster Cluster: Sistema de computación basado en hardware estándar conectado por una red dedicada (de altas prestaciones) dedicado a un propósito específico. [Baker00]

Más detalles

Segmentación de Imágenes en Procesadores Many-Core

Segmentación de Imágenes en Procesadores Many-Core Universidad de Santiago de Compostela Segmentación de Imágenes en Procesadores Many-Core Lilien Beatriz Company Garay Fernández lilien.gf@gmail.com Indice 1. Introducción Single-chip Cloud Computer (SCC)

Más detalles

Vielka Mari Utate Tineo 2013-1518. Instituto Tecnológico de las Américas ITLA. Profesor José Doñé PRATICA NO. 24, CLUSTER

Vielka Mari Utate Tineo 2013-1518. Instituto Tecnológico de las Américas ITLA. Profesor José Doñé PRATICA NO. 24, CLUSTER Vielka Mari Utate Tineo 2013-1518 Instituto Tecnológico de las Américas ITLA Profesor José Doñé PRATICA NO. 24, CLUSTER CREAR UN HOWTO CON EL PROCEDIMIENTO NECESARIO PARA LA IMPLEMENTACION DE CLUSTER DE

Más detalles

Estudio de utilización efectiva de procesadores vectoriales

Estudio de utilización efectiva de procesadores vectoriales Universidad de Las Palmas de Gran Canaria Estudio de utilización efectiva de procesadores vectoriales Proyecto de Fin de Carrera Ingeniería en Informática Laura Autón García Tutores: Francisca Quintana

Más detalles

Fundamentos de Computadores

Fundamentos de Computadores Universidad de Murcia Facultad de Informática TÍTULO DE GRADO EN INGENIERÍA INFORMÁTICA Tema 4: Introducción a la arquitectura de computadores Boletines de prácticas y ejercicios CURSO 2011 / 12 Departamento

Más detalles

Arquitectura de aceleradores. Carlos Bederián IFEG CONICET GPGPU Computing Group FaMAF UNC bc@famaf.unc.edu.ar

Arquitectura de aceleradores. Carlos Bederián IFEG CONICET GPGPU Computing Group FaMAF UNC bc@famaf.unc.edu.ar Arquitectura de aceleradores Carlos Bederián IFEG CONICET GPGPU Computing Group FaMAF UNC bc@famaf.unc.edu.ar Contenidos Cómo llegamos hasta acá Qué hay ahora Qué hace Cómo lo uso Hacia dónde parece que

Más detalles

Tema 2: Arquitectura del repertorio de instrucciones. Visión del computador que tiene el programador en bajo nivel.

Tema 2: Arquitectura del repertorio de instrucciones. Visión del computador que tiene el programador en bajo nivel. Tema 2: Arquitectura del repertorio de instrucciones Visión del computador que tiene el programador en bajo nivel. Lo que el programador en lenguaje ensamblador debe conocer para escribir programas: (1)

Más detalles

TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO

TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO 1.1 Introducción Los ordenadores necesitan para su funcionamiento programas. Sin un programa un ordenador es completamente inútil. Para escribir

Más detalles

Recursos y servicios HPC en el BIFI

Recursos y servicios HPC en el BIFI Recursos y servicios HPC en el BIFI Guillermo Losilla Anadón Responsable grupo HPC e infraestructuras de computación del BIFI guillermo@bifi.es Indice Grupo HPC@BIFI Servicio de cálculo y almacenamiento

Más detalles

Implementación de un Cluster de Computadoras con software libre para Computación Científica en Jicamarca

Implementación de un Cluster de Computadoras con software libre para Computación Científica en Jicamarca Implementación de un Cluster de Computadoras con software libre para Computación Científica en Jicamarca A.Zamudio M. Milla Contenido de la Presentación 1 Radio Observatorio de Jicamarca 2 3 4 5 6 Índice

Más detalles

Clúster Máquinas de Computación Cálculo científico

Clúster Máquinas de Computación Cálculo científico Clúster Máquinas de Computación Cálculo científico Queremos celebrar con usted nuestro 21 aniversario. Sistemas Informáticos Europeos ha ido recorriendo un largo camino, hasta llegar a la especialización

Más detalles

Hardware para el PCN de la infraestructura de virtualización.

Hardware para el PCN de la infraestructura de virtualización. Pliego de Bases Técnicas: Hardware para el PCN de la infraestructura de virtualización. Fecha: Septiembre 2012 Referencia: 045/2012 EJIE S.A. Mediterráneo, 14 Tel. 945 01 73 00* Fax. 945 01 73 01 01010

Más detalles

Figura 1: Ciclo de la Administración del desempeño

Figura 1: Ciclo de la Administración del desempeño 1 INTRODUCCIÓN El servicio de acceso a Internet de la Escuela Politécnica Nacional, no cubre las expectativas de los usuarios finales debido a que los tiempos de respuesta, la disponibilidad y la seguridad

Más detalles

Intel lanza su procesador Caballero Medieval habilitado para Inteligencia Artificial

Intel lanza su procesador Caballero Medieval habilitado para Inteligencia Artificial Intel lanza su procesador Caballero Medieval habilitado para Inteligencia Artificial Intel ha lanzado su procesador Xeon Phi en la Conferencia Internacional de Supercomputación de Alemania. El procesador

Más detalles

FICHA PÚBLICA DEL PROYECTO

FICHA PÚBLICA DEL PROYECTO NUMERO DE PROYECTO: 181494 EMPRESA BENEFICIADA: Intel Tecnología de México, S.A. de C.V. TÍTULO DEL PROYECTO: Validación de tecnología "Sistema de un Chip", y procesadores de siguiente generación, diseño

Más detalles

Autor: Alejandro Furfaro

Autor: Alejandro Furfaro 1971 4004: Primer microprocesador de intel. Pontenció las calculadoras. Características: Bus de datos de 4 bits Espacio de direccionamiento: 32768 bits de ROM 5120 bits de RAM. 16 ports de entrada (de

Más detalles