Los dos HDLs: : VHDL, Verilog. DMII Síntesis funcional Síntesis RTL A. Diéguez. Dominios de síntesis

Tamaño: px
Comenzar la demostración a partir de la página:

Download "Los dos HDLs: : VHDL, Verilog. DMII Síntesis funcional Síntesis RTL A. Diéguez. Dominios de síntesis"

Transcripción

1 Los dos HDLs: : VHDL, Verilog Los dos HDLs: : VHDL, Verilog Dominios de síntesis Dominios de síntesis

2 Dominios de síntesis Dominios de síntesis Por qué diseñar en alto nivel? Por qué diseñar en alto nivel?

3 funcional funcional: : Scheduling funcional: : Scheduling funcional: : ALU Allocation

4 funcional: : ALU Allocation funcional: : Register Allocation funcional: : Register Allocation funcional: : Scheduling

5 de Alto nivel/behavioral/arquitectura/funcional de Alto Nivel Especificationes Entrada Especificación funcional Criterios de diseño (timing, prestaciones, coste, consumo, #pines, etc) Una función de optimización Una librería de módulos representando las funciones disponibles Objetivos Generar un diseño RTL que Implemente la función especificada Satisfaga los criterios de diseño Conduzca a una optimización de la función coste Coste= a Area + b Tiempo_ejecución + Salida Estructura RTL Controlador (capturado normalmente simbólicamente como SM) Otros atributos, tales como información geométrica, que guíen a las siguientes tareas lujo de síntesis de alto nivel Scheduling Schedulling: asignación de cada operación a un intervalo de tiempo correspondiente a un ciclo de reloj o intervalo Resource Allocation: Selección del tipo de harware y el número de componentes Module binding: Asignación de operaciones a los componentes harware del control: Diseño del estilo de control y estrategia de reloj

6 Scheduling: : Ejemplo Scheduling: : Ejemplo Scheduling: : Ejemplo Allocation y binding Allocation : determinación del tipo y número de recursos Elementos funcionales Elementos de almacenamiento Conexiones, busses Binding : Asignación de recursos a componentes Operaciones a componentes funcionales Valores a almacenar a componentes de almacenamiento Transferencias de datos a buses/líneas Puntos clave: Compartición de recursos Objetivos en la optimización Minimizar coste total de recursos, interconexiones Cumplir los criterios de retraso (restricciones en caminos críticos) Técnicas Constructivas: comenzar con un datapath vacio y añadir componentes funcionales, de almacenamiento e interconexiones a medida que se necesitan de acuerdo al scheduling. Algoritmos tipo Greedy: realizar allocation para un paso de tiempo a la vez Basados en reglas: usados para seleccionar el tipo y número de unidades funcionales, especialmente antes del scheduling Basadas en teoría de grafos: las sub-tareas se asocian a problemas bien definidos en la teoría de grafos Clique partitioning Algoritmo Left-edge

7 Clique-partitioning Left-edge edge algorithm de lógica/rtl Especificationes lujo de síntesis lógica Descripción RTL (Verilog, VHDL) Independiente Tecnología Librería Dependiente Tecnología Optimización Lógica Red Booleana Technology Mapping Gate-level Netlist Minimizar # de literales actorización Extracción el. Comunes Opt. temporal (reestructurar red) Estimar coste Velocidad Area Consumo DMII La Lógica se divide en dos partes: Optimización independiente de la tecnología Determinación de la estructura lógica Estimación de coste (indep. de la tecnología) Optimización dependiente de la tecnología (technology mapping) Asociación a puertas de la librería Modelo detallado de coste específico para la tecnología

8 Two-Level vs. Multi-Level Logic Synthesis Technology mapping Suma de productos: x = A D + A E + B D + B E + C D + C E + G 6 AND3 + 1 OR7 (podría no existir!) 25 cables (19 literales + 6 líneas internas) A D 1 A E 2 B D 3 B E C D C E x A B C D E G Necesaria para SCs, Gas, PGAs orma factorizada (SOP(SOP( ))): x = (A + B + C) (D + E) + G 1 OR3 + 2 OR2 + 1 AND3 1 cables (7 literales + 3 líneas internas) 4 x t 1 t 3 + fgh d+e t 4 at 2 +c b+h d e a f c g h G Minimizar # términos producto. Quine-McCluskey. Espresso (SOP) Minimizar # literales, puertas, retraso. actorización algebraica. SIS (forma factorizada) b h Technology mapping: Cual es el problema? Technology mapping (área( rea) t 1 = d + e; t 2 = b + h; t 3 = at 2 + c; t 4 = t 1 t 3 + fgh; = t 4 ; f g d e h b a inv(1) nand2(2) nand3 (3) f g t 1 = d + e; d t 2 = b + h; t 3 = at 2 + c; e t 4 = t 1 t 3 + fgh; = t 4 ; h b a Coste total = 23 c inv(1) nand2(2) nand3 (3) nor(2) aoi21 (3) xor (5) nor3 (3) oai22 (4) c nor(2) aoi21 (3) xor (5) nor3 (3) oai22 (4) t 1 = d + e; t 2 = b + h; t 3 = at 2 + c; t 4 = t 1 t 3 + fgh; = t 4 ; Area total = 19 f g d e h b a c and2(3) or2(3) or2(3) nand2(2) inv(1) nand2(2) aoi22(4) t 1 = d + e; t 2 = b + h; t 3 = at 2 + c; t 4 = t 1t 3 + fgh; = t 4 ; Area total = 15 f g d e h b a c oai21 (3) oai21(3) inv(1) nand3(3) nand2(2) and2(3)

9 Technology mapping (delay) Area Load-Dependent Delay INV (1) INV (1) NAND2 (2) NAND3 (3) AOI21 NAND4 Area INV (1) Load-Dependent Delay INV (1) NAND2 (2) NAND3 (3) AOI21 NAND4 NAND2 (2) NAND3 (3) INV (2) NAND2 (4) NAND3 (5) INV (3) NAND2 (5) NAND3 (7) NAND2 (2) NAND3 (3) AOI21 (3) INV (2) NAND2 (4) NAND3 (5) INV (3) NAND2 (5) NAND3 (7) AOI21 (3) NAND4 (4) 2 INV (3) NAND2 (4) NAND3 (7) INV (5) NAND2 (9) NAND3 (12) AOI21 NAND = 3 MAX(3,) + 2 = 5 1 MAX( 5,1) + 2 = 7 8 MAX( 8,) + 2 =1 NAND4 (4) INV (3) NAND2 (4) NAND3 (7) INV (5) NAND2 (9) NAND3 (12) AOI21 NAND = 3 3 MAX (3,1,) + 3 = 6 MAX (3,,) + 3 = 6 MAX (6,) + 2 = 8 Technology mapping (delay) física Area INV (1) NAND2 (2) NAND3 (3) Load-Dependent Delay INV (1) NAND2 (2) NAND3 (3) AOI21 NAND4 INV (2) NAND2 (4) NAND3 (5) INV (3) NAND2 (5) NAND3 (7) AOI21 (3) NAND4 (4) INV (3) NAND2 (4) NAND3 (7) INV (5) NAND2 (9) NAND3 (12) AOI21 NAND4 3 7 MAX (7,3) + 7 = 14 NAND3 MAX (4,,) + 4 = = 4 MAX (8,) + 5 = 13 NAND3

10 Particionado Particionado recursivo: : min-cut Algorítmos de biparticionado Algorítmos de biparticionado

11 Algorítmos de biparticionado: Ejemplo K-L loorplanning loorplanning loorplanning

12 Placement Placement iterativo: : Simulated annealing Estrategia clásica Recocido simulado Mal placement Buen placement Placement iterativo: : Simulated annealing Placement iterativo: : Simulated annealing

13 Routing Routing Maze Routing Routing detallado: Definiciones y modelos de asignación de capas Entrada: Dos vectores de la misma longitud que representan los pines en ambs lados del canal. Número de capas y modelo de conexión. Salida: Conexión de pines. Minimización de la anchura del canal. Minimización del número de vias. Ejemplo: (13211) (3123) ( = no terminal) Channel routing + Switchbox routing 1. ix the terminals between A & B 2. Route B, C, then D (channel) 3. Route A (switchbox) Lee s Algorithm

14 Left-Edge Channel Routing Algorithm Left-Edge Algorithm Constrained Left-Edge Algorithm

TEMA IV: SÍNTESIS HARDWARE

TEMA IV: SÍNTESIS HARDWARE TEMA IV: SÍNTES HARDWARE Especificaciones Formato intermedio Partición HW/SW LA SÍNTES HARDWARE ES LA TAREA DE PASAR DE UN DOMINIO DE ABSTRACCIÓN A OTRO COMPORTAMIENTO -> ESTRUCTURA Código Implementación

Más detalles

Tema 16 ELECTRÓNICA DIGITAL LENGUAJES DE DESCRIPCIÓN DE LOS SISTEMAS DIGITALES (PARTE 1)

Tema 16 ELECTRÓNICA DIGITAL LENGUAJES DE DESCRIPCIÓN DE LOS SISTEMAS DIGITALES (PARTE 1) ELECTRÓNICA DIGITAL Tema 16 LENGUAJES DE DESCRIPCIÓN DE LOS SISTEMAS DIGITALES (PARTE 1) IMPORTANCIA DE LOS ESQUEMAS Los circuitos y sistemas electrónicos digitales cuya complejidad es limitada, se pueden

Más detalles

Miniproyecto I Diseño microelectrónico de un multiplicador de cuatro bits

Miniproyecto I Diseño microelectrónico de un multiplicador de cuatro bits Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 1 Miniproyecto I Diseño microelectrónico de un multiplicador de cuatro bits 1.1. Introducción Un multiplicador es un circuito

Más detalles

Síntesis arquitectónica y de alto nivel

Síntesis arquitectónica y de alto nivel Síntesis arquitectónica y de alto nivel Módulo 1. Concepto y fases de la Síntesis de Alto Nivel 1 Diseño de circuitos: la complejidad Tratamiento de problemas de complejidad creciente Rápido desarrollo

Más detalles

Laboratorio de Diseño de Sistemas Digitales

Laboratorio de Diseño de Sistemas Digitales Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?

Más detalles

VHDL. Lenguaje de descripción hardware Introducción e historia

VHDL. Lenguaje de descripción hardware Introducción e historia VHDL. Lenguaje de descripción hardware Introducción e historia 2007 A.G.O. All Rights Reserved s descriptivos y niveles de abstracción s descriptivos: Comportamiento Se realiza la función sin información

Más detalles

Índice. Segundo cuatrimestre Fundamentos de los Computadores. Tema 1: conceptos generales sobre sistemas digitales. FC_2P Tema 1 ISI - ESCET - URJC 1

Índice. Segundo cuatrimestre Fundamentos de los Computadores. Tema 1: conceptos generales sobre sistemas digitales. FC_2P Tema 1 ISI - ESCET - URJC 1 egundo cuatrimestre Fundamentos de los Computadores Tema 1: conceptos generales sobre sistemas digitales José Ignacio Martínez Torre Grupo de Diseño ardware oftware DIET ECET URJC Índice! Bibliografía

Más detalles

Capítulo 1: Diseño Estructurado:

Capítulo 1: Diseño Estructurado: Capítulo 1: Diseño Estructurado: Metodología General de Diseño Top-Down Herramientas Tecnologías de implementación Test de Circuitos y Sistemas DEA SED 1-1 Metodologías General de Diseño Análisis del Sistema

Más detalles

ELO211: Sistemas Digitales. Tomás Arredondo Vidal

ELO211: Sistemas Digitales. Tomás Arredondo Vidal ELO211: Sistemas Digitales Tomás Arredondo Vidal Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd edition. Gaetano Borriello and Randy Katz. Prentice Hall,

Más detalles

Scheduling Problem. Cuándo y dónde debo hacer cada trabajo?

Scheduling Problem. Cuándo y dónde debo hacer cada trabajo? Scheduling Problem Cuándo y dónde debo hacer cada trabajo? Ejemplos de problemas de asignación de recursos Fabricación de varios tipos de productos Asignación de turnos de trabajo Inversión financiera

Más detalles

Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. LENGUAJES DE DESCRIPCIÓN DE HARDWARE

Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. LENGUAJES DE DESCRIPCIÓN DE HARDWARE LENGUAJES DE DESCRIPCIÓN DE HARDWARE METODOS PARA DESCRIBIR CIRCUITOS LÓGICOS Descripción verbal Tablas de verdad Diagrama esquemático Expresiones del álgebra booleana Diagrama de tiempos Lenguajes de

Más detalles

Operaciones Booleanas y Compuertas Básicas

Operaciones Booleanas y Compuertas Básicas Álgebra de Boole El álgebra booleana es la teoría matemática que se aplica en la lógica combinatoria. Las variables booleanas son símbolos utilizados para representar magnitudes lógicas y pueden tener

Más detalles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles Organización del Computador 1 Máquina de von Neumann Jerarquía de Niveles Inicios de la computación Turing y Church sientan las bases teóricas de la computación Máquina de Turing Máquina teórica compuesta

Más detalles

INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX

INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX Índice GUÍA DE INICIO AL SOFTWARE ISE DE XILINX... 1 1. Introducción... 1 2. Inicio del software ISE (Integrated Software Environment)

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs. Clase 1: Lógica Configurable

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs. Clase 1: Lógica Configurable Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 1: Lógica Configurable Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Organización del curso Clases teórico/prácticas: 1

Más detalles

PRÁCTICA 1. Introducción al Software Xilinx ISE versión 6.

PRÁCTICA 1. Introducción al Software Xilinx ISE versión 6. PRÁCTICA 1. Introducción al Software Xilinx ISE versión 6. 1. Introducción. Debido a los requerimientos de funcionamiento, la complejidad que están alcanzando los diseños digitales aumenta día a día. Estos

Más detalles

Curso Completo de Electrónica Digital

Curso Completo de Electrónica Digital CURSO Curso Completo de Electrónica Digital Departamento de Electronica y Comunicaciones Universidad Pontifica de Salamanca en Madrid Prof. Juan González Gómez Capítulo 4 CIRCUITOS COMBINACIONALES 4.1.

Más detalles

Simulín. Qué es Simulín? Características. Simulador de circuitos digitales para uso docente. v5.60 (Julio 2014) Función lógica (expresión algebraica)

Simulín. Qué es Simulín? Características. Simulador de circuitos digitales para uso docente. v5.60 (Julio 2014) Función lógica (expresión algebraica) Folleto de presentación Simulín Simulín Simulador de circuitos digitales para uso docente v5.60 (Julio 2014) Características Circuitos Combinacionales Puertas lógicas básicas (NOT, AND, OR, XOR, NAND,

Más detalles

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos

Más detalles

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción SISTEMAS ELECTRÓNICOS DIGITALES OQUE 2 CIRCUITOS DIGITALES CONFIGURAES (PARTE 3: Tema 1) CONJUNTO CONFIGURAE DE PUERTAS Clasificación y descripción Enrique Mandado Pérez María José Moure Rodríguez Circuito

Más detalles

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos

Más detalles

Universidad de Buenos Aires Facultad De Ingeniería. Operaciones Lógicas. [75.40] Algoritmos y Programación I. 2do Cuatrimestre 2010

Universidad de Buenos Aires Facultad De Ingeniería. Operaciones Lógicas. [75.40] Algoritmos y Programación I. 2do Cuatrimestre 2010 Universidad de Buenos Aires Facultad De Ingeniería Operaciones Lógicas [75.40] Algoritmos y Programación I 2do Cuatrimestre 2010 Cátedra: Ing. Pablo Guarna Autor: Bernardo Ortega Moncada Índice 1. Introducción

Más detalles

Breve Curso de VHDL. M. C. Felipe Santiago Espinosa. Profesor Investigador UTM

Breve Curso de VHDL. M. C. Felipe Santiago Espinosa. Profesor Investigador UTM Breve Curso de VHDL M. C. Felipe Santiago Espinosa Profesor Investigador UTM Noviembre de 2007 1 Orden del curso 1. Introducción al diseño con VHDL. 2. Unidades de diseño en VHDL. 3. Señales. 4. Especificación

Más detalles

TEMA 5. ELECTRÓNICA DIGITAL

TEMA 5. ELECTRÓNICA DIGITAL TEMA 5. ELECTRÓNICA DIGITAL 1. INTRODUCCIÓN Los ordenadores están compuestos de elementos electrónicos cuyas señales, en principio, son analógicas. Pero las señales que entiende el ordenador son digitales.

Más detalles

3.1 Introducción a VHDL

3.1 Introducción a VHDL Capítulo 3 Implementación en VHDL A continuación se va a explicar brevemente el funcionamiento de VHDL y las componentes de programación para poder entender mejor el programa. Una vez explicado esto, se

Más detalles

La Unidad Procesadora.

La Unidad Procesadora. La Unidad Procesadora. En un sistema digital complejo, la capa de hardware de la máquina es el nivel más bajo del modelo de capas de un sistema microcomputarizado. La unidad procesadora es una parte del

Más detalles

MATERIAL COMPLEMENTARIO TEMA I Niveles de abstracción en la descripción de sistemas digitales

MATERIAL COMPLEMENTARIO TEMA I Niveles de abstracción en la descripción de sistemas digitales MATERIAL COMPLEMENTARIO TEMA I Niveles de abstracción en la descripción de sistemas digitales Niveles de Abstracción en la Descripción de Sistemas Digitales 1 Metodologías de Diseño y Herramientas de CAD

Más detalles

Circuitos Electrónicos Digitales. Tema III. Circuitos Combinacionales

Circuitos Electrónicos Digitales. Tema III. Circuitos Combinacionales Circuitos Electrónicos Digitales Tema III Circuitos Combinacionales Universidad de Sevilla Índice 1. Análisis de circuitos combinacionales 2. Diseño de circuitos combinacionales Análisis de Circuitos Combinacionales

Más detalles

Introducción a las FPGA

Introducción a las FPGA Introducción a las FPGA Introducción a la Microfabricación y las FPGA Instituto Balseiro 12 de Agosto 2013 Hoy veremos... Menú del Día Qué es una FPGA. Para qué se usan. Arquitecturas. Flujo de diseño.

Más detalles

Administración de proyectos. Organizar, planificar y programar los proyectos de software

Administración de proyectos. Organizar, planificar y programar los proyectos de software Administración de proyectos Organizar, planificar y programar los proyectos de software Administración de proyectos Trata de las actividades que hay que realizar para asegurar que el software se entregará

Más detalles

Implementación de DSP en FPGAs

Implementación de DSP en FPGAs Implementación de DSP en FPGAs Disertantes: Marcos Cervetto Ingeniero Electrónico - UBA Laboratorio de Radiocomunicaciones - INTI Edgardo Marchi Ingeniero Electrónico - UBA Laboratorio de Radiocomunicaciones

Más detalles

concepto y fases de la SAN

concepto y fases de la SAN concepto y fases de la SAN Síntesis Arquitectónica y de Alto Nivel José Manuel Mendías Cuadros Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid diseño de circuitos: la

Más detalles

Diseño Digital con Lógica Programable y Lenguajes de Descripción de Hardware

Diseño Digital con Lógica Programable y Lenguajes de Descripción de Hardware Diseño Digital con Lógica Programable y Lenguajes de Descripción de Hardware Ing. Arturo J. Miguel de Priego Paz Soldán www.tourdigital.net amiguel@pucp.edu.pe Chincha, Perú 8 de mayo de 2010 Primer Laboratorio

Más detalles

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica) CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales

Más detalles

Tecnologías de agregación y núcleo de red

Tecnologías de agregación y núcleo de red Tecnologías de agregación y núcleo de red 0 Situación actual del plano de datos Las tecnologías más comunes son IP/MPLS, Ethernet y NG- SDH, pero aún hay una importante presencia de tecnologías como FR

Más detalles

Data Warehousing. Arquitectura de procesos en un sistema de data warehousing. Facultad de Ingeniería Escuela de Ingeniería de Sistemas y Computación

Data Warehousing. Arquitectura de procesos en un sistema de data warehousing. Facultad de Ingeniería Escuela de Ingeniería de Sistemas y Computación Data Warehousing Arquitectura de procesos en un sistema de data warehousing Procesos en DW Un sistema completo de data warehousing lleva a cabo tres tareas: Suministrar datos al data warehouse Gestión

Más detalles

Unidades temáticas de Ingeniería del Software. Fases del proceso de desarrollo 4ª edición (2008)

Unidades temáticas de Ingeniería del Software. Fases del proceso de desarrollo 4ª edición (2008) Unidades temáticas de Ingeniería del Software Fases del proceso de desarrollo 4ª edición (2008) Facultad de Informática organización del desarrollo El ciclo de vida del software abarca el proceso de desarrollo,

Más detalles

Tema 5: Álgebra de Boole Funciones LógicasL

Tema 5: Álgebra de Boole Funciones LógicasL Tema 5: Álgebra de Boole Funciones LógicasL Ingeniería Informática Universidad Autónoma de Madrid 1 Álgebra de Boole.. Funciones LógicasL O B J E T I V O S Conocer el Álgebra de Boole, sus teoremas y las

Más detalles

VHDL y el método de diseño basado en descripción y síntesis. RESUMEN.

VHDL y el método de diseño basado en descripción y síntesis. RESUMEN. VHDL y el método de diseño basado en descripción y síntesis. AUTOR : Pablo Mazzara. Grupo de Microelectrónica del IIE. Facultad de Ingeniería. Montevideo. Uruguay. e-mail mazzara@iie.edu.uy RESUMEN. Una

Más detalles

Metodologías de diseño de hardware

Metodologías de diseño de hardware Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción

Más detalles

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número

Más detalles

1. Cuál es el objetivo del Diseño del Sistema de Información? del sistema. información. a. 5. b. 4. c. 3. d. 2. c. Diseño de. b.

1. Cuál es el objetivo del Diseño del Sistema de Información? del sistema. información. a. 5. b. 4. c. 3. d. 2. c. Diseño de. b. 1. Cuál es el objetivo del Diseño del Sistema de Información? a. La definición de la arquitectura del sistema y del entorno tecnológico que le va a dar soporte junto con la especificación detallada de

Más detalles

DIPLOMADO EN TECNOLOGÍAS DE LA INFORMACIÓN

DIPLOMADO EN TECNOLOGÍAS DE LA INFORMACIÓN DIPLOMADO EN TECNOLOGÍAS DE LA INFORMACIÓN MODULO I: Análisis y Diseño de Sistemas El alumno se familiarizará y describirá los conceptos y aspectos fundamentales del Análisis y Diseño Orientado a Objetos

Más detalles

Diseño de Redes LAN Introducción a Redes. Derman Zepeda Vega dzepeda@unan.edu.ni

Diseño de Redes LAN Introducción a Redes. Derman Zepeda Vega dzepeda@unan.edu.ni Diseño de Redes LAN Introducción a Redes Derman Zepeda Vega dzepeda@unan.edu.ni Agenda Diseño de sistemas de Cableado Estructurados Diseño de Redes Jerárquicas. Diseño de Red Campus Enterprise Diseño de

Más detalles

UNIVERSIDAD COMPLUTENSE DE MADRID FACULTAD DE INFORMATICA Departamento de Arquitectura de Computadores y Automática

UNIVERSIDAD COMPLUTENSE DE MADRID FACULTAD DE INFORMATICA Departamento de Arquitectura de Computadores y Automática UNIVERSIDAD COMPLUTENSE DE MADRID FACULTAD DE INFORMATICA Departamento de Arquitectura de Computadores y Automática SÍNTESIS DE ALTO NIVEL GUIADA POR GESTIÓN DE PATRONES Y DESCOPOSICIÓN DE OPERACIONES

Más detalles

TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA

TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA La Microelectrónica se puede definir como el conjunto de ciencias y técnicas con las que se realizan y fabrican circuitos electrónicos, sobre una pastilla de un

Más detalles

TECNICO SUPERIOR UNIVERSITARIO EN MECATRÓNICA

TECNICO SUPERIOR UNIVERSITARIO EN MECATRÓNICA TECNICO SUPERIOR UNIVERSITARIO EN MECATRÓNICA HOJA DE ASIGNATURA CON DESGLOSE DE UNIDADES TEMÁTICAS 1. Nombre de la asignatura Sistemas digitales 2. Competencias Desarrollar y conservar sistemas automatizados

Más detalles

Matemáticas Básicas para Computación. Sesión 7: Compuertas Lógicas

Matemáticas Básicas para Computación. Sesión 7: Compuertas Lógicas Matemáticas Básicas para Computación Sesión 7: Compuertas Lógicas Contextualización En esta sesión lograremos identificar y comprobar el funcionamiento de las compuertas lógicas básicas, además podremos

Más detalles

Electrónica digital IES GUADIANA 4º ESO

Electrónica digital IES GUADIANA 4º ESO Departamento de tecnología Electrónica digital IES GUADIANA 4º ESO Mª Cruces Romero Vallbona. Curso 2012-2013 Electrónica digital 4º ESO 1. Señales y tipos... 2 2. Ventajas y desventajas de los sistemas

Más detalles

FPGA: Herramientas de diseño

FPGA: Herramientas de diseño FPGA: Herramientas de diseño Proceso diseño Design and implement a simple unit permitting to speed up encryption with RC5-similar cipher with fixed key set on 8031 microcontroller. Unlike in the experiment

Más detalles

Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. Introducción. Fabricantes. Elevada complejidad. Facilitar tareas de diseño

Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. Introducción. Fabricantes. Elevada complejidad. Facilitar tareas de diseño Introducción Fabricantes Elevada complejidad Facilitar tareas de diseño Herramientas CAD DESCRIPCIÓN GRÁFICA DEL MODELO DE DISEÑO DE SISTEMAS COMPLEJOS Proceso de diseño Simplificado Antes de realizar

Más detalles

Diseño Óptimo de una Red Multi-Capa (caso IP/MPLS sobre DWDM)

Diseño Óptimo de una Red Multi-Capa (caso IP/MPLS sobre DWDM) (caso IP/MPLS sobre DWDM) MSc. Ing. Claudio Risso Dr. Ing. Franco Robledo (crisso@fing.edu.uy) (frobledo@fing.edu.uy) Laboratorio de Probabilidad y Estadística (FING - UDELAR) Metaheurísticas y optimización

Más detalles

Características de Samba

Características de Samba INTRODUCCION El documento describe el proyecto; Sistema de Archivo de Red, que consiste en la implementación de un servidor de archivo que tenga soporte para archivos compartidos utilizando los protocolos

Más detalles

Tema III Particionado HW/SW

Tema III Particionado HW/SW Tema III Particionado HW/SW l siguiente paso en el flujo de diseño será la partición hardware/software. n este tema trataremos este paso, tras el cual tendremos separadas las operaciones implementadas

Más detalles

Temario III Algoritmos Combinatorios y Metaheurísticas

Temario III Algoritmos Combinatorios y Metaheurísticas Temario III Algoritmos Combinatorios y Metaheurísticas Verificación y Validación de Software UNCo 1 Contenidos Combinación de Datos de Test Algoritmos Combinatorios Metaheurísticas Búsqueda Tabú Algoritmos

Más detalles

SIMULACIÓN LÓGICA Y DE MODO MIXTO USANDO PSPICE

SIMULACIÓN LÓGICA Y DE MODO MIXTO USANDO PSPICE SIMULACIÓN LÓGICA Y DE MODO MIXTO USANDO PSPICE DESCRIPCIÓN DE COMPONENTES DIGITALES: Primitivas digitales Modelos temporales Modelos entrada/salida PUERTAS LÓGICAS FLIP-FLOPS Y LATCHES ESTÍMULOS DIGITALES

Más detalles

Resolución de Problemas

Resolución de Problemas Resolución de Problemas con algoritmos Colaboratorio de Computación Avanzada (CNCA) 2015 1 / 27 Contenidos 1 Introducción 2 Elementos de algoritmos Elementos Variables Estructuras de Control Condicionales

Más detalles

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN I. P. N. ESIME Unidad Culhuacan INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA UNIDAD CULHUACAN INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN LABORATORIO

Más detalles

Tutorial de Xilinx ISE

Tutorial de Xilinx ISE Tutorial de Xilinx ISE Eduardo Magdaleno Castelló Manuel Rodríguez Valido Universidad de La Laguna Introducción al Diseño Lógico Digital Tabla de Contenidos ISE Quick Start Tutorial Objetivos de este Tutorial...

Más detalles

ASIGNATURA: ARQUITECTURA DE COMPUTADORAS PROFRA. ING. ROCÍO ROJAS MUÑOZ

ASIGNATURA: ARQUITECTURA DE COMPUTADORAS PROFRA. ING. ROCÍO ROJAS MUÑOZ ASIGNATURA: ARQUITECTURA DE COMPUTADORAS PROFRA. ING. ROCÍO ROJAS MUÑOZ Sistemas Numéricos 1.-Sistema Numérico. a) Definición: Llamaremos sistema numéricos base M el conjunto de M símbolos que nos sirven

Más detalles

Introducción a LabVIEW FPGA y CompactRIO

Introducción a LabVIEW FPGA y CompactRIO Introducción a LabVIEW FPGA y CompactRIO Familia de Productos Embebidos de LabVIEW Tecnología FPGA Interconexiones Programables Bloques Lógicos Bloques de E/S Importancia de FPGA en Sistemas Alta Confiabilidad

Más detalles

Unidad didáctica 2: Metodologías de desarrollo de Bases de Datos. Unidad didáctica 1: Fase de análisis de requisitos Modelo E/R

Unidad didáctica 2: Metodologías de desarrollo de Bases de Datos. Unidad didáctica 1: Fase de análisis de requisitos Modelo E/R índice Módulo A Unidad didáctica 1: Introducción a las Bases de Datos Unidad didáctica 2: Metodologías de desarrollo de Bases de Datos 3 19 Módulo B Unidad didáctica 1: Fase de análisis de requisitos Modelo

Más detalles

GUÍA DE INICIACIÓN A LA HERRAMIENTA ORCAD PSPICE

GUÍA DE INICIACIÓN A LA HERRAMIENTA ORCAD PSPICE GUÍA DE INICIACIÓN A LA HERRAMIENTA ORCAD PSPICE INDICE 1. Introducción 1.1. Descripción del diseño (Capture) 1.2. Simulación de circuitos analógicos, digitales y mixtos (Pspice) 2. Arranque del programa

Más detalles

PRÁCTICA: LENGUAJE VHDL

PRÁCTICA: LENGUAJE VHDL PRÁCTICA: LENGUAJE Introducción Los lenguajes permiten manejar mejor grandes tamaños Los lenguajes son más flexibles que las tablas Los lenguajes son légibles por las máquinas más fácilmente que los gráficos

Más detalles

Tema 11. Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. 11.1.1. MULTIPROGRAMACIÓN.

Tema 11. Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. 11.1.1. MULTIPROGRAMACIÓN. Tema 11 Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. El sistema operativo es básicamente un programa que controla los recursos del computador, proporciona servicios a

Más detalles

Compiladores y Lenguajes de Programación. Maria de Guadalupe Cota Ortiz

Compiladores y Lenguajes de Programación. Maria de Guadalupe Cota Ortiz Compiladores y Lenguajes de Programación Maria de Guadalupe Cota Ortiz Organizaciones que rigen las normas para estandarización de Lenguajes de Programación IEEE (Instituto de Ingenieros Eléctricos y Electrónicos)

Más detalles

Aplicaciones Orientadas a los Negocios

Aplicaciones Orientadas a los Negocios Aplicaciones Orientadas a los Negocios 2003-12-18 Helena R. Lourenco Hasta hace poco, hablar de metaheurísticas fuera del ambiente universitario era como hablar en un lenguaje extranjero que nadie puede

Más detalles

La complejidad de los automatismos y la necesidad de especificar con precisión las tareas => útiles simbólicos de representación

La complejidad de los automatismos y la necesidad de especificar con precisión las tareas => útiles simbólicos de representación PROGRAMACIÓN DEL AUTÓMATA Tiene una serie de pasos: Determinar qué debe hacer el sistema de control y en qué orden Identificar entradas y salidas al autómata Representar mediante un modelo el sistema de

Más detalles

Tema 1: Implementación del sistema de archivos

Tema 1: Implementación del sistema de archivos Tema 1: Implementación del sistema de archivos 1. Introducción 2. Implementación 3. Estructura del almacenamiento secundario Dpto. Tema Lenguajes 1: Implementación y Sistemas del Informáticos. sistema

Más detalles

WAN y Enrutamiento WAN

WAN y Enrutamiento WAN WAN y Enrutamiento WAN El asunto clave que separa a las tecnologías WAN de las LAN es la capacidad de crecimiento, no tanto la distancia entre computadoras Para crecer, la WAN consta de dispositivos electrónicos

Más detalles

Tipos Abstractos de Datos

Tipos Abstractos de Datos Objetivos Repasar los conceptos de abstracción de datos y (TAD) Diferenciar adecuadamente los conceptos de especificación e implementación de TAD Presentar la especificación algebraica como método formal

Más detalles

Redes de Computadores. Capa de Red. http://elqui.dcsc.utfsm.cl 1

Redes de Computadores. Capa de Red. http://elqui.dcsc.utfsm.cl 1 http://elqui.dcsc.utfsm.cl 1 Métodos de Control en Open Loop Definición de Políticas de Prevención Traffic Shapping Leaky Bucket Algorithm (Cubeta con Goteo) Token Bucket Algorithm (Cubeta con Ficha) Especificaciones

Más detalles

RACK DE PRUEBAS REDES LAN. Presentado por: HECTOR ANDRES SANCHES RODRIGUEZ EDUARD JAIR GARCIA MARIN. Director: Ing. IVAN GARCIA

RACK DE PRUEBAS REDES LAN. Presentado por: HECTOR ANDRES SANCHES RODRIGUEZ EDUARD JAIR GARCIA MARIN. Director: Ing. IVAN GARCIA 1 RACK DE PRUEBAS REDES LAN Presentado por: HECTOR ANDRES SANCHES RODRIGUEZ EDUARD JAIR GARCIA MARIN Director: Ing. IVAN GARCIA RACK DE PRUEBAS REDES LAN CORPORACION UNIVERSITARIA MINUTO DE DIOS CENTRO

Más detalles

Competencias generales vinculadas a los distintos módulos Módulo de Formación Básica

Competencias generales vinculadas a los distintos módulos Módulo de Formación Básica Competencias generales vinculadas a los distintos módulos Módulo de Formación Básica C1. Capacidad para la resolución de los problemas matemáticos que puedan plantearse en la ingeniería. Aptitud para aplicar

Más detalles

CICLO DE VIDA DEL SOFTWARE

CICLO DE VIDA DEL SOFTWARE CICLO DE VIDA DEL SOFTWARE 1. Concepto de Ciclo de Vida 2. Procesos del Ciclo de Vida del Software 3. Modelo en cascada 4. Modelo incremental 5. Modelo en espiral 6. Prototipado 7. La reutilización en

Más detalles

Fundamentos del diseño 3ª edición (2002)

Fundamentos del diseño 3ª edición (2002) Unidades temáticas de Ingeniería del Software Fundamentos del diseño 3ª edición (2002) Facultad de Informática necesidad del diseño Las actividades de diseño afectan al éxito de la realización del software

Más detalles

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Introducción a la lógica binaria

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Introducción a la lógica binaria binariaoliverio J. Santana Jaria 6. Introducción n a la lógica l Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Las cuándo lógica una es determinada la parte del razonamiento

Más detalles

1.1. Introducción. Definiciones

1.1. Introducción. Definiciones Tema I Introducción En este tema vamos a tratar de introducir al alumno en los denominados sistemas empotrados. En este tema introduciremos una posible definición de estos sistemas, así como una posible

Más detalles

Buenas Prácticas en Bases de Datos. María del Pilar Angeles. Posgrado de la Facultad de Ingeniería, UNAM. mpilar_angeles@exalumno.unam.

Buenas Prácticas en Bases de Datos. María del Pilar Angeles. Posgrado de la Facultad de Ingeniería, UNAM. mpilar_angeles@exalumno.unam. Buenas Prácticas en Bases de Datos María del Pilar Angeles. Posgrado de la Facultad de Ingeniería, UNAM. mpilar_angeles@exalumno.unam.mx Algunos Tópicos de Base de Datos Modelado y Diseño Programación

Más detalles

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Juan C. Herrera Lozada, jcrls@ipn.mx Ma. de Lourdes Olvera Cárdenas, lolvera@ipn.mx Ma. Teresa Lozano Hernández. tlozanoh@ipn.mx

Más detalles

FiberGIS. 1. Administrador de Seguridad y Parámetros. 2. Módulo de Mantenimiento de Redes. 2.1. Funcionalidad. 2.2.

FiberGIS. 1. Administrador de Seguridad y Parámetros. 2. Módulo de Mantenimiento de Redes. 2.1. Funcionalidad. 2.2. FiberGIS Este sistema permite administrar desde una aplicación gráfica y amigable los componentes de infraestructura y lógicos de una red de fibra óptica. La aplicación gestiona simultáneamente la información

Más detalles

Instrumentación Virtual con LabVIEW

Instrumentación Virtual con LabVIEW Instrumentación Virtual con LabVIEW ESTRUCTURAS ESTRUCTURAS WHILE FOR.. CASE SEQUENCE Opciones de selección de CASE Controles Visibles Variables Locales y Globales Personalizar controles 1.- ENTORNO DE

Más detalles

Compuertas Lógicas. Sergio Stive Solano Sabié. Agosto de 2012 MATEMÁTICA. Sergio Solano. Compuertas lógicas NAND, NOR, XOR y XNOR

Compuertas Lógicas. Sergio Stive Solano Sabié. Agosto de 2012 MATEMÁTICA. Sergio Solano. Compuertas lógicas NAND, NOR, XOR y XNOR XOR y Lógicas Sergio Stive Solano Agosto de 2012 XOR y Lógicas Sergio Stive Solano Agosto de 2012 XOR y XOR y Con las puertas básicas podemos implementar cualquier función booleana. Sin embargo existen

Más detalles

MÓDULO: SERVICIOS E RED. Nombre: Curso: 2º SMR (9-6-2011) [Examen Final Junio]

MÓDULO: SERVICIOS E RED. Nombre: Curso: 2º SMR (9-6-2011) [Examen Final Junio] MÓDULO: SERVICIOS E RED Nombre: Curso: 2º SMR (9-6-2011) [Examen Final Junio] PARTE 1: Responde las siguientes preguntas tipo TEST. Solo hay una respuesta correcta. Dos respuestas incorrectas anulan una

Más detalles

2.3 Lenguajes de descripción: - Lenguajes de descripción hardware: VHDL, Verilog - Álgebra de Boole

2.3 Lenguajes de descripción: - Lenguajes de descripción hardware: VHDL, Verilog - Álgebra de Boole 2.1 El paradigma de un sistema digital: - Conceptos básicos sobre un computador - Evolución de la tecnología de computadores 2.2 Sistemas digitales: - Niveles de descripción - Técnicas de descripción 2.3

Más detalles

FACULTAD DE INGENIERÍA

FACULTAD DE INGENIERÍA FACULTAD DE INGENIERÍA Diseño de Sistemas Digitales M.I. Norma Elva Chávez Rodríguez OBJETIVO El alumno comprenderá la importancia de los sistemas digitales, por lo que al terminar la it introducción ió

Más detalles

Laboratorio 4: Uso de una FPGA

Laboratorio 4: Uso de una FPGA Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar

Más detalles

Álgebra Relacional. Unidad 5

Álgebra Relacional. Unidad 5 Álgebra Relacional Unidad 5 Definición Álgebra es un sistema matemático que está formado por: Operandos. Valores o variables con los cuáles se pueden construir nuevos valores o variables Operadores. Símbolos

Más detalles

Diseño de Hardware con VHDL

Diseño de Hardware con VHDL Diseño de Hardware con VHDL Facultad de Ingeniería Laboratorio Electrónica Segundo Semestre, 2015 Field Programmable Gate Array (FPGA) De una manera superficial podemos decir que las FPGA son chips de

Más detalles

ADMINISTRACIÓN Y PROGRAMACIÓN EN SISTEMAS DE PLANIFICACIÓN DE RECURSOS EMPRESARIALES Y DE GESTIÓN DE RELACIONES CON CLIENTES CUALIFICACIÓN PROFESIONAL

ADMINISTRACIÓN Y PROGRAMACIÓN EN SISTEMAS DE PLANIFICACIÓN DE RECURSOS EMPRESARIALES Y DE GESTIÓN DE RELACIONES CON CLIENTES CUALIFICACIÓN PROFESIONAL Página 1 de 23 CUALIFICACIÓN PROFESIONAL Familia Profesional Nivel 3 Código IFC363_3 Versión 5 Situación RD 1701/2007 Actualización ADMINISTRACIÓN Y PROGRAMACIÓN EN SISTEMAS DE PLANIFICACIÓN DE RECURSOS

Más detalles

Algoritmos Genéticos Y

Algoritmos Genéticos Y Algoritmos Genéticos Y Optimización n Heurística Dr. Adrian Will Grupo de Aplicaciones de Inteligencia Artificial Universidad Nacional de Tucumán awill@herrera.unt.edu.ar Optimización n Tradicional Problemas

Más detalles

Planificación y Control de Proyectos de Software mediante MS Project

Planificación y Control de Proyectos de Software mediante MS Project Práctica 2 Planificación y Control de Proyectos de Software mediante MS Project E n esta práctica vamos a introducirnos en la Planificación y Control de Proyectos de Software mediante herramientas informáticas

Más detalles

Modelos y Optimización I

Modelos y Optimización I Modelos y Optimización I María Inés Parnisari 7 de enero de 2012 Índice 1. Deniciones 2 2. Método Simplex 2 3. Problemas 4 4. Modelización 10 5. Heurísticas 10 1 1 Deniciones Investigación operativa: aplicación

Más detalles

Inteligencia Artificial para desarrolladores Conceptos e implementación en C#

Inteligencia Artificial para desarrolladores Conceptos e implementación en C# Introducción 1. Estructura del capítulo 19 2. Definir la inteligencia 19 3. La inteligencia de los seres vivos 22 4. La inteligencia artificial 24 5. Dominios de aplicación 26 6. Resumen 28 Sistemas expertos

Más detalles

Compuertas lógicas Álgebra de Boole

Compuertas lógicas Álgebra de Boole Electrónica Digital Departamento de Electrónica Compuertas lógicas Álgebra de Boole Facultad de Ingeniería Bioingeniería Universidad Nacional de Entre Ríos 26/03/2013 0 Temario del día Compuertas lógicas

Más detalles

Examen final de CL 11 de Enero de 2012 Fecha de publicación de notas: 19-1-2012 Fecha de revisión: 20-1-2012

Examen final de CL 11 de Enero de 2012 Fecha de publicación de notas: 19-1-2012 Fecha de revisión: 20-1-2012 Examen final de CL 11 de Enero de 2012 Fecha de publicación de notas: 19-1-2012 Fecha de revisión: 20-1-2012 Sin apuntes. Tiemp: 3h. Nombre y Apellidos: Problema de analisis léxico, sintáctico e intérpretes

Más detalles

INTRODUCCIÓN A HDL VERILOG

INTRODUCCIÓN A HDL VERILOG INTRODUCCIÓN A HDL VERILOG Departamento de Tecnología Electrónica Universidad de Sevilla Paulino Ruiz de Clavijo Vázquez Rev.7 (nov 2012) Índice Introducción a HDL Verilog Bloque I:

Más detalles

EL PROCESO DE DISEÑO DEL SOFTWARE

EL PROCESO DE DISEÑO DEL SOFTWARE UNIDAD VI EL PROCESO DE DISEÑO DEL SOFWARE Contenido: 6.1 El diseño en la Ingeniería de Software 6.2 El proceso de Diseño 6.3 Fundamentos de Diseño 6.4 Diseño de Datos 6.5 Diseño Arquitectónico 6.6 Diseño

Más detalles

ELEMENTOS Y TIPOS DE DATOS

ELEMENTOS Y TIPOS DE DATOS 1 ELEMENTOS Y TIPOS DE DATOS ELEMENTOS Y TIPOS DE DATOS Elementos Tipos de datos Librerías Std_logic y Std_logic_vector 2 ELEMENTOS Y TIPOS DE DATOS ELEMENTOS Elementos del VHDL: Comentarios Palabras reservadas.

Más detalles

Administración de Sistemas Operativos Fecha: 20-09-13

Administración de Sistemas Operativos Fecha: 20-09-13 Página 1 de 19 RESUMEN DE LA PROGRAMACIÓN ADMINISTRACIÓN DE SISTEMAS INFORMÁTICOS EN RED CURSO AC. 2012 / 2013 ÁREA / MATERIA / MÓDULO PROFESIONAL Administración de Sistemas Operativos (126 horas 6 h.

Más detalles