FLAG/C. Una API para computación matricial sobre GPUs. M. Jesús Zafont Alberto Martín Francisco Igual Enrique S. Quintana-Ortí
|
|
|
- Ignacio Moya Núñez
- hace 7 años
- Vistas:
Transcripción
1 FLAG/C Una API para computación matricial sobre GPUs M. Jesús Zafont Alberto Martín Francisco Igual Enrique S. Quintana-Ortí High Performance Computing & Architectures Group Universitat Jaume I de Castellón (Spain) FLAG/C 1 Zafont et al.
2 Motivación (I) Los procesadores gráficos actuales se han convertido en una alternativa real y de bajo coste para HPC Rendimiento Facilidad de programación Hardware: Mayor funcionalidad Software: Cg/OpenGL vs. CUDA CUBLAS/CUFFT... FLAG/C 2 Zafont et al.
3 Motivación (I) Los procesadores gráficos actuales se han convertido en una alternativa real y de bajo coste para HPC Rendimiento Facilidad de programación Hardware: Mayor funcionalidad Software: Cg/OpenGL vs. CUDA CUBLAS/CUFFT... FLAG/C 2 Zafont et al.
4 Motivación (I) Los procesadores gráficos actuales se han convertido en una alternativa real y de bajo coste para HPC Rendimiento Facilidad de programación Hardware: Mayor funcionalidad Software: Cg/OpenGL vs. CUDA CUBLAS/CUFFT... FLAG/C 2 Zafont et al.
5 Motivación (II) Objetivos 1 Posibilitar la creación de códigos robustos 2 Reducir tiempos de desarrollo 3 Reducir tiempos de ejecución Nuestra propuesta: FLAG/C Interfaz de programación para operaciones de álgebra lineal densa sobre GPUs Códigos robustos: metodología FLAME Facilidad de uso: oculta al programador la arquitectura subyacente Prestaciones: basado en GPUs FLAG/C 3 Zafont et al.
6 Motivación (II) Objetivos 1 Posibilitar la creación de códigos robustos 2 Reducir tiempos de desarrollo 3 Reducir tiempos de ejecución Nuestra propuesta: FLAG/C Interfaz de programación para operaciones de álgebra lineal densa sobre GPUs Códigos robustos: metodología FLAME Facilidad de uso: oculta al programador la arquitectura subyacente Prestaciones: basado en GPUs FLAG/C 3 Zafont et al.
7 Índice de contenidos 1 FLAG/C: descripción de la interfaz 2 Utilización de la metodología FLAME sobre GPUs 3 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C 4 Conclusiones FLAG/C 4 Zafont et al.
8 FLAG/C: descripción de la interfaz La API FLAG/C FLAG/C FLAG/C: API de alto nivel, escrita en lenguaje C, para el desarrollo rápido de códigos eficientes de álgebra lineal densa Posibilidad de ser combinado con cualquier tipo de acelerador: GPUs, tarjetas ClearSpeed, Cell B.E. Requisito: implementación eficiente de BLAS disponible para la arquitectura FLAG/C 5 Zafont et al.
9 FLAG/C: descripción de la interfaz Objetos en FLAG/C Objetos en FLAG/C Representación de una matriz en la memoria del acelerador FLAG/C permite al usuario: 1 Crear, destruir y consultar las propiedades de un objeto 2 Inicializar el contenido de un objeto 3 Definir vistas 4 Operar con objetos a través de BLAS offm A Vistas m offn Vista de A n Referencias a bloques dentro de un objeto Flexibilidad para manipular matrices y bloques de matrices Sin coste adicional de almacenamiento FLAG/C 6 Zafont et al.
10 FLAG/C: descripción de la interfaz Objetos en FLAG/C Objetos en FLAG/C Representación de una matriz en la memoria del acelerador FLAG/C permite al usuario: 1 Crear, destruir y consultar las propiedades de un objeto 2 Inicializar el contenido de un objeto 3 Definir vistas 4 Operar con objetos a través de BLAS offm A Vistas m offn Vista de A n Referencias a bloques dentro de un objeto Flexibilidad para manipular matrices y bloques de matrices Sin coste adicional de almacenamiento FLAG/C 6 Zafont et al.
11 FLAG/C: descripción de la interfaz Estructura típica de un programa FLAG/C (I) Inicialización Creación de Objetos FLA_Init() / FLA_Finalize() Inicialización / finalización necesaria del entorno FLAG_Obj_create( FLA_TYPE, int m, int n, FLA_Obj * ) Reserva espacio para el objeto en la memoria de la GPU FLAG/C 7 Zafont et al.
12 FLAG/C: descripción de la interfaz Estructura típica de un programa FLAG/C (I) Inicialización Creación de Objetos FLA_Init() / FLA_Finalize() Inicialización / finalización necesaria del entorno FLAG_Obj_create( FLA_TYPE, int m, int n, FLA_Obj * ) Reserva espacio para el objeto en la memoria de la GPU FLAG/C 7 Zafont et al.
13 FLAG/C: descripción de la interfaz Estructura típica de un programa FLAG/C (II) Transferencias CPU -> GPU FLAG_Obj_set_with_buffer( void* buffer, FLA_Obj A ) Inicializa los elementos del objeto A en memoria de GPU con una copia del contenido del buffer alojado en memoria central Computación Matricial Implementación BLAS completa FLAG_Gemm( FLAG_Trans transa, FLAG_Trans transb, FLA_Obj alpha, FLAG_Obj A, FLAG_Obj B, FLA_Obj beta, FLAG_Obj C ) FLAG/C 8 Zafont et al.
14 FLAG/C: descripción de la interfaz Estructura típica de un programa FLAG/C (II) Transferencias CPU -> GPU FLAG_Obj_set_with_buffer( void* buffer, FLA_Obj A ) Inicializa los elementos del objeto A en memoria de GPU con una copia del contenido del buffer alojado en memoria central Computación Matricial Implementación BLAS completa FLAG_Gemm( FLAG_Trans transa, FLAG_Trans transb, FLA_Obj alpha, FLAG_Obj A, FLAG_Obj B, FLA_Obj beta, FLAG_Obj C ) FLAG/C 8 Zafont et al.
15 FLAG/C: descripción de la interfaz Estructura típica de un programa FLAG/C (III) Utilidades FLAG_Obj_show( char *s1, FLAG_Obj A, char * format, char *s2 ) Muestra el contenido del objeto A Transferencias GPU -> CPU FLAG_Obj_transfer_to_FLA_Obj( FLAG_Obj A,FLA_Obj B ) Inicializa los elementos de un objeto B con una copia del contenido de A, alojado en GPU FLAG/C 9 Zafont et al.
16 FLAG/C: descripción de la interfaz Estructura típica de un programa FLAG/C (III) Utilidades FLAG_Obj_show( char *s1, FLAG_Obj A, char * format, char *s2 ) Muestra el contenido del objeto A Transferencias GPU -> CPU FLAG_Obj_transfer_to_FLA_Obj( FLAG_Obj A,FLA_Obj B ) Inicializa los elementos de un objeto B con una copia del contenido de A, alojado en GPU FLAG/C 9 Zafont et al.
17 FLAG/C: descripción de la interfaz Example: C = A T B FLAG_Init ( ) ; FLAG_Obj AObj, BObj, CObj ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &AObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &BObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &CObj ) ; Inicialización Creación de objetos FLAG_Obj_set_with_buffer ( ( void ) A, &AObj ) ; FLAG_Obj_set_with_buffer ( ( void ) B, &BObj ) ; FLAG_Obj_set_with_buffer ( ( void ) C, &CObj ) ; FLAG_Gemm( FLAG_TRANSPOSE,... FLAG_NO_TRANSPOSE, , &Aobj, &Bobj, 0. 0, &Cobj ) ; FLAG_Obj_show( "C = [ ", Cobj, "%f ", " ] " ) ; FLAG_Obj_free ( &Aobj ) ; FLAG_Obj_free ( &Bobj ) ; FLAG_Obj_free ( &Cobj ) ; FLAG_Finalize ( ) ; Transferencia CPU -> GPU Operaciones BLAS en GPU Liberación de espacio en memoria de GPU FLAG/C 10 Zafont et al.
18 FLAG/C: descripción de la interfaz Example: C = A T B FLAG_Init ( ) ; FLAG_Obj AObj, BObj, CObj ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &AObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &BObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &CObj ) ; Inicialización Creación de objetos FLAG_Obj_set_with_buffer ( ( void ) A, &AObj ) ; FLAG_Obj_set_with_buffer ( ( void ) B, &BObj ) ; FLAG_Obj_set_with_buffer ( ( void ) C, &CObj ) ; FLAG_Gemm( FLAG_TRANSPOSE,... FLAG_NO_TRANSPOSE, , &Aobj, &Bobj, 0. 0, &Cobj ) ; FLAG_Obj_show( "C = [ ", Cobj, "%f ", " ] " ) ; FLAG_Obj_free ( &Aobj ) ; FLAG_Obj_free ( &Bobj ) ; FLAG_Obj_free ( &Cobj ) ; FLAG_Finalize ( ) ; Transferencia CPU -> GPU Operaciones BLAS en GPU Liberación de espacio en memoria de GPU FLAG/C 10 Zafont et al.
19 FLAG/C: descripción de la interfaz Example: C = A T B FLAG_Init ( ) ; FLAG_Obj AObj, BObj, CObj ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &AObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &BObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &CObj ) ; Inicialización Creación de objetos FLAG_Obj_set_with_buffer ( ( void ) A, &AObj ) ; FLAG_Obj_set_with_buffer ( ( void ) B, &BObj ) ; FLAG_Obj_set_with_buffer ( ( void ) C, &CObj ) ; FLAG_Gemm( FLAG_TRANSPOSE,... FLAG_NO_TRANSPOSE, , &Aobj, &Bobj, 0. 0, &Cobj ) ; FLAG_Obj_show( "C = [ ", Cobj, "%f ", " ] " ) ; FLAG_Obj_free ( &Aobj ) ; FLAG_Obj_free ( &Bobj ) ; FLAG_Obj_free ( &Cobj ) ; FLAG_Finalize ( ) ; Transferencia CPU -> GPU Operaciones BLAS en GPU Liberación de espacio en memoria de GPU FLAG/C 10 Zafont et al.
20 FLAG/C: descripción de la interfaz Example: C = A T B FLAG_Init ( ) ; FLAG_Obj AObj, BObj, CObj ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &AObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &BObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &CObj ) ; Inicialización Creación de objetos FLAG_Obj_set_with_buffer ( ( void ) A, &AObj ) ; FLAG_Obj_set_with_buffer ( ( void ) B, &BObj ) ; FLAG_Obj_set_with_buffer ( ( void ) C, &CObj ) ; FLAG_Gemm( FLAG_TRANSPOSE,... FLAG_NO_TRANSPOSE, , &Aobj, &Bobj, 0. 0, &Cobj ) ; FLAG_Obj_show( "C = [ ", Cobj, "%f ", " ] " ) ; FLAG_Obj_free ( &Aobj ) ; FLAG_Obj_free ( &Bobj ) ; FLAG_Obj_free ( &Cobj ) ; FLAG_Finalize ( ) ; Transferencia CPU -> GPU Operaciones BLAS en GPU Liberación de espacio en memoria de GPU FLAG/C 10 Zafont et al.
21 FLAG/C: descripción de la interfaz Example: C = A T B FLAG_Init ( ) ; FLAG_Obj AObj, BObj, CObj ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &AObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &BObj ) ; FLAG_Obj_create ( FLAG_FLOAT, n, n, &CObj ) ; Inicialización Creación de objetos FLAG_Obj_set_with_buffer ( ( void ) A, &AObj ) ; FLAG_Obj_set_with_buffer ( ( void ) B, &BObj ) ; FLAG_Obj_set_with_buffer ( ( void ) C, &CObj ) ; FLAG_Gemm( FLAG_TRANSPOSE,... FLAG_NO_TRANSPOSE, , &Aobj, &Bobj, 0. 0, &Cobj ) ; FLAG_Obj_show( "C = [ ", Cobj, "%f ", " ] " ) ; FLAG_Obj_free ( &Aobj ) ; FLAG_Obj_free ( &Bobj ) ; FLAG_Obj_free ( &Cobj ) ; FLAG_Finalize ( ) ; Transferencia CPU -> GPU Operaciones BLAS en GPU Liberación de espacio en memoria de GPU FLAG/C 10 Zafont et al.
22 FLAME Utilización de la metodología FLAME sobre GPUs FLAME FLAME: desarrollo de bibliotecas robustas y eficientes con un alto nivel de abstracción Alto nivel de abracción: oculta detalles de implementación No es únicamente una biblioteca: Notación para expresar algoritmos de álgebra lineal densa Metodología para derivación sistemática de algoritmos Interfaces de programación (APIs) para representar algoritmos en forma de código Herramientas para facilitar el proceso de derivación algorítmica Ejemplo: factorización de Cholesky FLAG/C 11 Zafont et al.
23 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME DONE Definición Dada A n n s.p.d. DONE A (partially updated) A = LL T con L n n triangular inferior FLAG/C 12 Zafont et al.
24 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME A 11 A 21 A 22 Repartition ( ) A 00 A 01 A 02 ATL A TR A BL A BR A T 10 A 11 A T 12 A 20 A 21 A 22 where A 11 is b b FLAG/C 13 Zafont et al.
25 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME CHOL TRSM SYRK Operaciones por iteración: %=================% A11 = chol( A11 ); A21 = A21 / tril( A11 ) ; A22 = A22 - tril( A21 * A21 ); %=================% FLAG/C 14 Zafont et al.
26 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME DONE DONE A (partially updated) Continue with ( ) ATL A TR A BL A BR where A 11 is b b A 00 A 01 A 02 A 10 A 11 A 12 A 20 A 21 A 22 FLAG/C 15 Zafont et al.
27 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME CHOL Repartition ( ) A 00 A 01 A 02 ATL A TR A BL A BR A T 10 A 11 A T 12 A 20 A 21 A 22 where A 11 is b b TRSM SYRK FLA_Repart_2x2_to_3x3( ATL, ATR, &A00, &A01, &A02, &A10, &A11, &A12, ABL, ABR, &A20, &A21, &A22, b, b, FLA_BR ); FLAG/C 16 Zafont et al.
28 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME DONE Continue with ( ) ATL A TR A BL A BR where A 11 is b b A 00 A 01 A 02 A 10 A 11 A 12 A 20 A 21 A 22 DONE A (partially updated) FLA_Cont_with_3x3_to_2x2( &ATL, &ATR, A00, A01, A02, A10, A11, A12, &ABL, &ABR, A20, A21, A22, FLA_TL ); FLAG/C 17 Zafont et al.
29 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME El algoritmo itera... CHOL while ( size( ATL, 1 ) < size( A, 1 ) )... TRSM SYRK FLAG/C 18 Zafont et al.
30 Utilización de la metodología FLAME sobre GPUs Factorización de Cholesky con FLAME DONE El algoritmo itera... while ( size( ATL, 1 ) < size( A, 1 ) )... DONE FLAG/C 19 Zafont et al.
31 Utilización de la metodología FLAME sobre GPUs Notación FLAME y FLAME/C ( ATL A TR Partition A A BL A BR where A TL is 0 0 while m(a TL ) < m(a) do Determine block size n b Repartition ( ) A ATL A 00 A 01 A 02 TR A A BL A 10 A 11 A 12 BR A 20 A 21 A 22 where A 11 is n b n b A 11 := CHOL_UNB(A 11 ) A 21 := A 21 TRIL (A 11 ) T A 22 := A 22 A 21 A T 21 Continue with ( ATL A TR A BL endwhile A BR ) ) A 00 A 01 A 02 A 10 A 11 A 12 A 20 A 21 A 22 int FLA_Chol_l_blk_var3_imp1 ( FLAG_Obj A, int nb_alg ) { FLA_Part_2x2 ( A, &ATL, &ATR, &ABL, &ABR, 0, 0, FLAG_TL ) ; } } while ( FLA_Obj_width ( ATL ) < FLA_Obj_width ( A ) ) { b = min ( min ( FLA_Obj_length ( ABR ), FLA_Obj_width ( ABR ) ), nb_alg ) ; FLA_Repart_2x2_to_3x3 ( ATL, ATR, &A00, &A01, &A02, &A10, &A11, &A12, ABL, ABR, &A20, &A21, &A22, b, b, FLA_BR ) ; / / FLA_Chol_unb ( A11 ) ; FLA_Trsm( FLA_RIGHT, FLA_LOWER_TRIANGULAR, FLA_TRANSPOSE, FLA_NONUNIT_DIAG, FLA_ONE, A11, A21 ) ; FLA_Syrk ( FLA_LOWER_TRIANGULAR, FLA_NO_TRANSPOSE, FLA_MINUS_ONE, A21, FLA_ONE, A22 ) ; / / FLA_Cont_with_3x3_to_2x2 ( &ATL, &ATR, A00, A01, A02, A10, A11, A12, &ABL, &ABR, A20, A21, A22, FLA_TL ) ; FLAG/C 20 Zafont et al.
32 Utilización de la metodología FLAME sobre GPUs Comparación FLAME/C - FLAG/C int FLAG_Chol_l_blk_var3_imp1 ( FLAG_Obj A, int nb_alg ) { FLAG_Part_2x2 ( A, &ATL, &ATR, &ABL, &ABR, 0, 0, FLAG_TL ) ; while ( FLAG_Obj_width ( ATL ) < FLAG_Obj_width ( A ) ) { b = min ( min ( FLAG_Obj_length ( ABR ), FLAG_Obj_width ( ABR ) ), nb_alg ) ; FLAG_Repart_2x2_to_3x3 ( ATL, ATR, &A00, &A01, &A02, &A10, &A11, &A12, ABL, ABR, &A20, &A21, &A22, b, b, FLAG_BR ) ; / / FLAG_Chol_unb ( A11 ) ; FLAG_Trsm( FLAG_RIGHT, FLAG_LOWER_TRIANGULAR, FLAG_TRANSPOSE, FLAG_NONUNIT_DIAG, FLA_ONE, A11, A21 ) ; FLAG_Syrk ( FLAG_LOWER_TRIANGULAR, FLAG_NO_TRANSPOSE, FLA_MINUS_ONE, A21, FLA_ONE, A22 ) ; / / Principales diferencias: 1 Rutinas BLAS proporcionadas por FLAG/C 2 Las matrices deben haber sido transferidas previamente a la GPU } } FLAG_Cont_with_3x3_to_2x2 ( &ATL, &ATR, A00, A01, A02, A10, A11, A12, &ABL, &ABR, A20, A21, A22, FLA_TL ) ; FLAG/C 21 Zafont et al.
33 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C Evaluación de FLAG/C ( ) ATL ATR Partition A ABL ABR where ATL is 0 0 while m(atl) < m(a) do Repartition ( ATL ATR ABL ABR where α11 is 1 1 Variant 1: a T 10 := at 10TRIL (A00) T α11 := α11 a T 10 a10 α11 := α11 Variant 2: α11 := α11 a T 10 a10 α11 := α11 a21 := a21 A20a10 a21 := a21/α11 Variant 3: α11 := α11 a21 := a21/α11 A22 := A22 a21a T 21 Continue with ( ATL ATR ABL endwhile ABR ) A00 a01 A02 a T 10 α11 a T 12 ) A20 a21 A22 A00 a01 A02 a T 10 α11 a T 12 A20 a21 A22 ( ) ATL ATR Partition A ABL ABR where ATL is 0 0 while m(atl) < m(a) do Determine block size nb Repartition ( ) A00 A01 A02 ATL ATR A10 A11 A12 ABL ABR A20 A21 A22 where A11 is nb nb Variant 1: A10 := A10TRIL (A00) T A11 := A11 A10A T 10 A11 := CHOL_UNB(A11) Variant 2: A11 := A11 A10A T 10 A11 := CHOL_UNB(A11) A21 := A21 A20A T 10 A21 := A21TRIL (A11) T Variant 3: A11 := CHOL_UNB(A11) A21 := A21TRIL (A11) T A22 := A22 A21A T 21 Continue with ( ) A00 A01 A02 ATL ATR A10 A11 A12 ABL ABR A20 A21 A22 endwhile Cálculo de raíces cuadradas CPU FLAG/C 22 Zafont et al.
34 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C Evaluación de FLAG/C Familia de implementaciones Imp1 Transferencia de elementos diagonales Cálculos si n b n multitud de llamadas a rutinas de nivel 1 y 2 de CUBLAS con poca carga computacional si n b es grande se reduce el núm. de operaciones expresadas en términos de llamadas al nivel 3 de CUBLAS Comunicaciones T 1 (n) = n(2α + 8β) donde α β 2n transferencias de 4 bytes Familia de implementaciones Imp2 (Generalización de Imp1) Transferencia de bloques diagonales Cálculos: llamadas a rutinas de nivel 3 de CUBLAS Comunicaciones T 2 (n,n b ) = n n b (2α + 8βn 2 b ) 2 n n b transferencias de 4n 2 b bytes FLAG/C 23 Zafont et al.
35 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C Evaluación de FLAG/C Métrica empleada: MFLOPs = n T ejec T ejec es el tiempo empleado por el procesador para calcular la factorización. Incluye: Tiempo de transmisión de la matriz (CPU GPU) Tiempo de transmisión del factor de Cholesky (GPU CPU) CPU GPU Procesador Intel Core 2 Duo NVIDIA 8800 Ultra Modelo Crusoe E6320 G80 Frecuencia de reloj 1.86 GHz 575 MHz Frecuencia memoria MHz MHz Ancho banda bus 64 bits 384 bits Máx. ancho de banda 5.3 GB/s 86.4 GB/s Memoria 1024 MB DDR2 768 MB GDDR3 Tipo de bus PCI Express x16 (4 GB/s) Versión BLAS Intel MKL 10 CUBLAS 2.0 FLAG/C 24 Zafont et al.
36 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C Evaluación de FLAG/C: Imp1 vs. Imp2 Imp1 Var3 CHOL_BLK Imp2 Var3 CHOL_BLK MFLOPS Cholesky Factorization -- FLAG_Chol_l_blk_var3_imp_1 n b =1 n b =2 n b =4 n b =8 n b =16 n b =32 n b =64 n b =128 n b =256 MFLOPS Cholesky Factorization -- FLAG_Chol_l_blk_var3_imp_2 n b =1 n b =2 n b =4 n b =8 n b =16 n b =32 n b =64 n b =128 n b = Matrix dimension (n) Matrix dimension (n) Mejora significativa cuando n [0, 2000] Conclusiones: Versatilidad para obtener implementaciones de altas prestaciones FLAG/C 25 Zafont et al.
37 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C Evaluación de FLAG/C: sobrecoste CUBLAS Imp2 Var3 CHOL_BLK FLAG/C Imp2 Var3 CHOL_BLK MFLOPS Cholesky Factorization -- CUBLAS_Chol_l_blk_var3_imp_2 n b =1 n b =2 n b =4 n b =8 n b =16 n b =32 n b =64 n b =128 n b =256 MFLOPS Cholesky Factorization -- FLAG_Chol_l_blk_var3_imp_2 n b =1 n b =2 n b =4 n b =8 n b =16 n b =32 n b =64 n b =128 n b = Matrix dimension (n) Matrix dimension (n) El sobrecoste de FLAG/C es despreciable FLAG/C 26 Zafont et al.
38 Evaluación de versatilidad, facilidad de uso y eficiencia de FLAG/C Evaluación de FLAG/C: FLAME/C vs. FLAG/C FLAME/C Var2 CHOL_BLK FLAG/C Imp2 Var2 CHOL_BLK MFLOPS Cholesky Factorization -- FLA_Chol_l_blk_var2 n b =1 n b =2 n b =4 n b =8 n b =16 n b =32 n b =64 n b =128 n b =256 MFLOPS Cholesky Factorization -- FLAG_Chol_l_blk_var2_imp_2 n b =1 n b =2 n b =4 n b =8 n b =16 n b =32 n b =64 n b =128 n b = Matrix dimension (n) Matrix dimension (n) La GPU acelera significativamente el cálculo FLAG/C 27 Zafont et al.
39 Conclusiones Conclusiones FLAG/C es fácil de usar: La curva de aprendizaje de FLAG/C es mínima Alto nivel de abstracción para el desarrollo de códigos FLAG/C es eficiente: Permite explotar eficientemente el paralelismo multihebra masivo disponible Se puede acelerar hasta 7 veces el rendimiento obtenido por la CPU (factorización de Cholesky) FLAG/C (FLAME) es flexible: Permite adaptar la interfaz a cualquier tipo de acelerador hardware FLAG/C 28 Zafont et al.
40 Conclusiones Conclusiones FLAG/C es fácil de usar: La curva de aprendizaje de FLAG/C es mínima Alto nivel de abstracción para el desarrollo de códigos FLAG/C es eficiente: Permite explotar eficientemente el paralelismo multihebra masivo disponible Se puede acelerar hasta 7 veces el rendimiento obtenido por la CPU (factorización de Cholesky) FLAG/C (FLAME) es flexible: Permite adaptar la interfaz a cualquier tipo de acelerador hardware FLAG/C 28 Zafont et al.
41 Conclusiones Conclusiones FLAG/C es fácil de usar: La curva de aprendizaje de FLAG/C es mínima Alto nivel de abstracción para el desarrollo de códigos FLAG/C es eficiente: Permite explotar eficientemente el paralelismo multihebra masivo disponible Se puede acelerar hasta 7 veces el rendimiento obtenido por la CPU (factorización de Cholesky) FLAG/C (FLAME) es flexible: Permite adaptar la interfaz a cualquier tipo de acelerador hardware FLAG/C 28 Zafont et al.
42 Conclusiones Gracias... Más información... figual FLAG/C 29 Zafont et al.
Solving Dense Linear Systems on Platforms with Multiple Hardware Accelerators
Solving Dense Linear Systems on Platforms with Multiple Hardware Accelerators Maribel Castillo, Francisco D. Igual, Rafael Mayo, Gregorio Quintana-Ortí, Enrique S. Quintana-Ortí, Robert van de Geijn Grupo
MAGMA. Matrix Algebra on GPU and Multicore Architecture. Ginés David Guerrero Hernández
PLASMA GPU MAGMA Rendimiento Trabajo Futuro MAGMA Matrix Algebra on GPU and Multicore Architecture Ginés David Guerrero Hernández gines.guerrero@ditec.um.es Grupo de Arquitecturas y Computación Paralela
Tema 3 GPUs: Introducción
Tema 3 GPUs: Introducción Alberto Ros Bardisa Tema 3 GPUs Alberto Ros Bardisa 1 / 15 Agenda 1 GPUs: Introducción 2 GP-GPU 3 Ejemplos comerciales 4 Conclusiones Tema 3 GPUs Alberto Ros Bardisa 2 / 15 Agenda
High Performance Computing and Architectures Group
HPCA Group 1 High Performance Computing and Architectures Group http://www.hpca.uji.es Universidad Jaime I de Castellón ANACAP, noviembre de 2008 HPCA Group 2 Generalidades Creado en 1991, al mismo tiempo
Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs
Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs Enrique S. Quintana-Ortí quintana@icc.uji.es High Performance Computing & Architectures
Tile64 Many-Core. vs. Intel Xeon Multi-Core
Tile64 Many-Core vs. Intel Xeon Multi-Core Comparación del Rendimiento en Bioinformática Myriam Kurtz Francisco J. Esteban Pilar Hernández Juan Antonio Caballero Antonio Guevara Gabriel Dorado Sergio Gálvez
CÓMPUTO DE ALTO RENDIMIENTO EN MEMORIA COMPARTIDA Y PROCESADORES GRÁFICOS
CÓMPUTO DE ALTO RENDIMIENTO EN MEMORIA COMPARTIDA Y PROCESADORES GRÁFICOS Leopoldo N. Gaxiola, Juan J. Tapia Centro de Investigación y Desarrollo de Tecnología Digital Instituto Politécnico Nacional Avenida
Primeros pasos con CUDA. Clase 1
Primeros pasos con CUDA Clase 1 Ejemplo: suma de vectores Comencemos con un ejemplo sencillo: suma de vectores. Sean A, B y C vectores de dimensión N, la suma se define como: C = A + B donde C i = A i
Linear Algebra PACKage (LAPACK) Avances en la Generación de Bibliotecas de Álgebra Lineal Universidad Politécnica de Valencia Marzo, 2006
Linear Algebra PACKage () Avances en la Generación de Bibliotecas de Álgebra Lineal Universidad Politécnica de Valencia Marzo, 2006 Estructura Qué es la biblioteca? Organización de Funcionalidad de Sistemas
Computación de Propósito General en Unidades de Procesamiento Gráfico. Clase 7-ALN y GPUs GPGPU
Computación de Propósito General en Unidades de Procesamiento Gráfico () P. Ezzatti, M. Pedemontey E. Dufrechou Clase 7 ALN en GPUs 1 Contenido Conceptos básicos de ALN Problemas Tipo de datos y matrices
Basic Linear Algebra Subprograms (BLAS) Avances en la Generación de Bibliotecas de Álgebra Lineal Universidad Politécnica de Valencia Marzo, 2006
Basic Linear Algebra Subprograms () Avances en la Generación de Bibliotecas de Álgebra Lineal Universidad Politécnica de Valencia Marzo, 2006 Índice Qué es la biblioteca? Organización de Funcionalidad
Inside Kepler. I. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes ( )
![Inside Kepler. I. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes ( )](/thumbs/70/62983111.jpg "Inside Kepler. I. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes ( )")
Índice de contenidos [25 diapositivas] Inside Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga 1. Presentación de la arquitectura [3 diapositivas] 2. Los cores
La GPU. I. La tarjeta gráfica y su GPU. Indice de contenidos [36 diapositivas] El diagrama de bloques de la tarjeta gráfica
![La GPU. I. La tarjeta gráfica y su GPU. Indice de contenidos [36 diapositivas] El diagrama de bloques de la tarjeta gráfica](/thumbs/87/95041313.jpg "La GPU. I. La tarjeta gráfica y su GPU. Indice de contenidos [36 diapositivas] El diagrama de bloques de la tarjeta gráfica")
Indice de contenidos [36 diapositivas] 1. La tarjeta gráfica y su GPU [7]. Perfiles de usuario [5] 3. Generaciones y modelos comerciales [4] La GPU 1. Pascal [7]. Volta [6] 3. Resumen de modelos comerciales
Tema 2: Conceptos básicos. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid
Tema 2: Conceptos básicos Ingeniería Informática Universidad Autónoma de Madrid 1 O B J E T I V O S Introducción a la Informática Adquirir una visión global sobre la Informática y sus aplicaciones. Conocer
Arquitecturas GPU v. 2015
v. 2015 http://en.wikipedia.org/wiki/graphics_processing_unit http://en.wikipedia.org/wiki/stream_processing http://en.wikipedia.org/wiki/general-purpose_computing_on_graphics_processing_ units http://www.nvidia.com/object/what-is-gpu-computing.html
Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630)
![Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630)](/thumbs/36/17576386.jpg "Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630)")
Índice de contenidos [25 diapositivas] Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga 1. Presentación de la arquitectura [3] 2. Los cores y su organización [7]
También denominada adaptador de vídeo, es uno de los componentes más básicos e importantes del ordenador, ya que nos va a permitir visualizar toda la
Conrado Perea También denominada adaptador de vídeo, es uno de los componentes más básicos e importantes del ordenador, ya que nos va a permitir visualizar toda la información con la que se trabaja. Antiguamente
Planilla de trabajo: Investigue los componentes de la computadora
11.3.7 Planilla de trabajo: Investigue los componentes de la computadora Imprima y realice esta actividad. En esta actividad, utilizará Internet, diarios o un comercio local para recolectar información
Alejandro Molina Zarca
Compute Unified Device Architecture (CUDA) Que es CUDA? Por qué CUDA? Dónde se usa CUDA? El Modelo CUDA Escalabilidad Modelo de programación Programación Heterogenea Memoria Compartida Alejandro Molina
Una Aproximación de Alto Nivel a la Resolución de Problemas Matriciales con Almacenamiento en Disco
Universitat Jaume I de astelló E. S. de Tecnología y iencias Experimentales Una Aproximación de Alto Nivel a la Resolución de Problemas Matriciales con Almacenamiento en Disco astellón, Abril de 2 Tesis
cuevogenet Paralelización en CUDA de la Dinámica Evolutiva de Redes Génicas Dirigido por: Fernando Díaz del Río José Luis Guisado Lizar
cuevogenet Paralelización en CUDA de la Dinámica Evolutiva de Redes Génicas Realizado por: Raúl García Calvo Dirigido por: Fernando Díaz del Río José Luis Guisado Lizar Objetivos Implementar un algoritmo
Computación de Propósito General en Unidades de Procesamiento Gráfico GPGPU
Computación de Propósito General en Unidades de Procesamiento Gráfico () E. Dufrechou, P. Ezzatti, M. Pedemonte y J.P.Silva Clase 8 ALN en GPUs Contenido Motivación Conceptos básicos de ALN Problemas Tipo
Computación de Propósito General en Unidades de Procesamiento Gráfico GPGPU. Clase 0 Lanzamiento del Curso. Motivación
Computación de Propósito General en Unidades de Procesamiento Gráfico () Pablo Ezzatti, Martín Pedemonte Clase 0 Lanzamiento del Curso Contenido Evolución histórica en Fing Infraestructura disponible en
Motherboard. Daniel Rúa Madrid
Motherboard Daniel Rúa Madrid Qué es? La Motherboard es la placa principal de circuitos impresos y contiene los buses, que permiten que los datos sean transportados entre los diferentes componentes de
FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS. CNCA Abril 2013
FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS CNCA Abril 2013 6. COMPUTACIÓN DE ALTO RENDIMIENTO Ricardo Román DEFINICIÓN High Performance Computing - Computación de Alto Rendimiento Técnicas, investigación
Intel lanza su procesador Caballero Medieval habilitado para Inteligencia Artificial
Intel lanza su procesador Caballero Medieval habilitado para Inteligencia Artificial Intel ha lanzado su procesador Xeon Phi en la Conferencia Internacional de Supercomputación de Alemania. El procesador
GPU-Ejemplo CUDA. Carlos García Sánchez
Carlos García Sánchez 1 2 Contenidos Motivación GPU vs. CPU GPU vs. Vectoriales CUDA Sintaxis Ejemplo 2 3 Motivación Computación altas prestaciones: www.top500.org 1º: Titan (300mil AMD-Opteron + 19mil
Optimización de Rutinas Multinivel de Álgebra Lineal en Sistemas Multicore
Máster en Nuevas Tecnologías en Informática Facultad de Informática Universidad de Murcia Optimización de Rutinas Multinivel de Álgebra Lineal en Sistemas Multicore Autor: Jesús Cámara Moreno Directores:
Montaje y Reparación de Sistemas Microinformáticos
Montaje y Reparación de Sistemas s Es uno de los componentes más imprescindible del equipo informático. Al igual que el resto de tarjetas de expansión, la tarjeta gráfica se conecta al bus PCIe. Algunas
Definición de Arquitectura
Definición de Arquitectura Arquitectura de los Computadores Personales Luis J. Saiz Adalid 1 Resumen Evolución del rendimiento de los computadores Concepto de arquitectura Tendencias Análisis de prestaciones
RECONOCIMIENTO DE SUS COMPONENTES - LA PC POR DENTRO:
RECONOCIMIENTO DE SUS COMPONENTES - LA PC POR DENTRO: La placa base, placa madre, tarjeta madre (en ingles motherboard o mainboard) es una tarjeta de circuito a la que se conectan las demás partes de la
1. Partes del ordenador. Nuevas Tecnologías y Sociedad de la Información
1 1. Conceptos básicos 2 Qué hacen los ordenadores? Un ordenador trabaja únicamente con información. Cuatro funciones básicas: Recibe información (entrada). Procesa la información recibida. Almacena la
Procesamiento Paralelo
Procesamiento Paralelo Arquitecturas de Computadoras Paralelas Javier Iparraguirre Universidad Tecnológica Nacional, Facultad Regional Bahía Blanca 11 de Abril 461, Bahía Blanca, Argentina jiparraguirre@frbb.utn.edu.ar
Arquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual 1 Recordemos: Jerarquía de Memoria Registros Instr.
Arquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual Recordemos: Jerarquía de Memoria Nivel Superior Registros
Francisco J. Hernández López
Francisco J. Hernández López fcoj23@cimat.mx 2 Procesadores flexibles de procesamiento general Se pueden resolver problemas de diversas áreas: Finanzas, Gráficos, Procesamiento de Imágenes y Video, Algebra
Organización del Computador I. Introducción e Historia
Organización del Computador I Introducción e Historia Introducción Qué es una computadora? Stallings: Máquina digital electrónica programable para el tratamiento automático de la información, capaz de
Multiplicación de Matrices en Sistemas cc-numa Multicore. Autor: Jesús Cámara Moreno Director: Domingo Giménez Cánovas
Multiplicación de Matrices en Sistemas cc-numa Multicore Autor: Jesús Cámara Moreno Director: Domingo Giménez Cánovas Índice de Contenido 1. Introducción 2. Línea de Investigación 3. Sistemas Empleados
Introducción a la Arquitectura y Plataforma de Programación de Cómputo Paralelo CUDA (36 hrs) Instructor M. en C. Cristhian Alejandro Ávila-Sánchez
Introducción a la Arquitectura y Plataforma de Programación de Cómputo Paralelo CUDA (36 hrs) I Presentación: Instructor M. en C. Cristhian Alejandro Ávila-Sánchez CUDA (Compute Unified Device Architecture)
Plan 95 Adecuado DEPARTAMENTO: ELECTRÓNICA CLASE: ELECTIVA DE ESPECIALIDAD ÁREA: TÉCNICAS DIGITALES HORAS SEM.: 4 HS. HORAS / AÑO: 64 HS.
Plan 95 Adecuado ASIGNATURA: COMPUTACIÓN PARALELA CON PROCESADORES GRÁFICOS CODIGO: 95-0409 DEPARTAMENTO: ELECTRÓNICA CLASE: ELECTIVA DE ESPECIALIDAD ÁREA: TÉCNICAS DIGITALES HORAS SEM.: 4 HS. HORAS /
ELEMENTOS HARDWARE DEL ORDENADOR. Tarjeta gráfica
ELEMENTOS HARDWARE DEL ORDENADOR Tarjeta gráfica Qué es? Tarjeta Gráfica 1. Interpreta los datos que le llegan del procesador, ordenándolos y calculando el valor de cada píxel, lo almacena en la memoria
La memoria del PC. 1. La saga DDR. Índice de contenidos [25 diapositivas] Comparativa frente a otras tecnologías de almacenamiento de datos
![La memoria del PC. 1. La saga DDR. Índice de contenidos [25 diapositivas] Comparativa frente a otras tecnologías de almacenamiento de datos](/thumbs/87/95010759.jpg "La memoria del PC. 1. La saga DDR. Índice de contenidos [25 diapositivas] Comparativa frente a otras tecnologías de almacenamiento de datos")
Índice de contenidos [25 diapositivas] 1. La saga DDR [6] 2. Memorias DDR4 [4] 3. Consejos de compra [6] 4. Directrices de montaje [4] 5. Etiquetado [5] La memoria del PC Manuel Ujaldón Martínez Dpto.
MEMORIA DE ANCHO DE BANDA ALTO (HBM) PARTE UNO MAYO DE 2015
MEMORIA DE ANCHO DE BANDA ALTO (HBM) PARTE UNO MAYO DE 2015 ENERGÍA TOTAL RENDIMIENTO PROBLEMA N.º 1 EN LA INDUSTRIA GDDR5 INTERRUMPIRÁ PRONTO EL CRECIMIENTO EN EL RENDIMIENTO DE LAS GPU Las plataformas
CUDA (Compute Unified Device Architecture)
CUDA (Compute Unified Device Architecture) Alvaro Cuno 23/01/2010 1 CUDA Arquitectura de computación paralela de propósito general La programación para la arquitectura CUDA puede hacerse usando lenguaje
Technical Report TR01-SARADL-System infraestructure
SARADL 2015/ASIA/12 (2015-2016) Sistema de Análisis de vídeo para Reconocimiento de Actividades basado en técnicas de aprendizaje automático Deep Learning Technical Report TR01-SARADL-System infraestructure
Aceleradores Gráficos Su impacto en el BUS PCI: Soluciones Actuales. Autor : Ing. Juan Montenegro 1
Aceleradores Gráficos Su impacto en el BUS PCI: Soluciones Actuales Autor : Ing. Juan Montenegro 1 Hoja de Ruta Que es PCI? Funcionamiento Aplicación: Procesadores Gráficos 3D Impacto en la tecnología
Sistema de memoria. Introducción
Sistema de memoria Introducción Memorias de acceso aleatorio: Apropiadas para la memorización a largo plazo de programas. Grandes y lentas. Organización: n: líneas de direcciones. m: tamaño de palabra.
02/09/2018. Pagina 1/5
0/09/08 HP WS Z30MT E3-6V3 GB TB Z30 Categoria: Ordenadores Sobremesa Fabricante: HP Fecha de Salida: 0/07/05 Un nuevo nivel de rendimiento y flexibilidad, a un precio economico. Cree un entorno de trabajo
Programación en Entornos Paralelos: MPI
1-11 Marzo de 2017 FACET -UNT Programación en Entornos Paralelos: MPI Graciela Molina mgracielamolina@gmailcom TRADICIONALMENTE Procesamiento secuencial 2 TRADICIONALMENTE Procesamiento secuencial Si ya
Introducción a Cómputo Paralelo con CUDA C/C++
UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO Facultad de Ingeniería Introducción a Cómputo Paralelo con CUDA C/C++ Laboratorio de Intel y Cómputo de alto desempeño Elaboran: Revisión: Ing. Laura Sandoval Montaño
Modelo de aplicaciones CUDA
Modelo de aplicaciones CUDA Utilización de GPGPUs: las placas gráficas se utilizan en el contexto de una CPU: host (CPU) + uno o varios device o GPUs Procesadores masivamente paralelos equipados con muchas
Asus M5A99FX PRO Socket AM3+ MB90-MIBIT0-G0EAY0VZ
Asus M5A99FX PRO Socket AM3+ MB90-MIBIT0-G0EAY0VZ Socket AM3+. Memoria DDR3 hasta 32Gb. Chipset AMD SB950. 1 Glan, USB3.0. Descripción del producto Plataforma AMD 990FX con un diseño de alimentación digital
Tema 5 Jerarquía de Memoria
Tema 5 Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Tipos de memoria 2. Jerarquía de memoria 3. Memoria principal
Arquitecturas GPU v. 2013
v. 2013 Stream Processing Similar al concepto de SIMD. Data stream procesado por kernel functions (pipelined) (no control) (local memory, no cache OJO). Data-centric model: adecuado para DSP o GPU (image,
Hardware Gráfico. Tarjeta gráfica. Resolución. Standards de resolución. Profundidad de color (Colour depth)
Tarjeta gráfica Hardware Gráfico Hardware responsable de crear la imagen que se muestra en el monitor Con el incremento de las necesidades multimedia y 3D, su importancia ha crecido hasta el nivel de que
Reducción de la penalización por fallo Técnica: Dar prioridad a los fallos de lectura sobre la escritura (I)
Reducción de la penalización por fallo Técnica: Dar prioridad a los fallos de lectura sobre la escritura (I) Dar prioridad a los fallos de lectura sobre la escritura: En la caches WT el buffer de post-escritura
CÓMO APLICAR LA TECNOLOGÍA GPU A LOS SISTEMAS DE INFORMACIÓN GEOGRÁFICA PARA MEJORAR LOS ALGORITMOS DE RENDERIZACIÓN DE MAPAS
CÓMO APLICAR LA TECNOLOGÍA GPU A LOS SISTEMAS DE INFORMACIÓN GEOGRÁFICA PARA MEJORAR LOS ALGORITMOS DE RENDERIZACIÓN DE MAPAS Sergio Jorrín Abellán Director SIG / GIS Director Geograma S.L. Castillo de
ARQUITECTURA DEL COMPUTADOR
1-11 Marzo de 2017 FACET -UNT ARQUITECTURA DEL COMPUTADOR Graciela Molina gmolina@herrera.unt.edu.ar m.graciela.molina@gmail.com 1 MODELO VON NEUMANN RAM J. Von Neumann frente a la computadora IAS, 1952.
Mejoras en el Sistema de E/S
Arquitectura (10/11) Mejoras en el Sistema E/S Estructura básica E/S en un computador Arquitecturas E/S Interfaces Almacenamiento Interfaces Red Sistemas Discos RAID 1 Arquitectura (10/11) Estructura básica
FUNDAMENTOS DE COMPUTACION INVESTIGACION PROCESADORES DIANA CARRIÓN DEL VALLE DOCENTE: JOHANNA NAVARRO ESPINOSA TRIMESTRE II
FUNDAMENTOS DE COMPUTACION INVESTIGACION PROCESADORES DIANA CARRIÓN DEL VALLE DOCENTE: JOHANNA NAVARRO ESPINOSA TRIMESTRE II 2013 Características principales de la arquitectura del procesador AMD Phenom
Entornos de programación paralela basados en modelos/paradigmas
Program. paralela/distribuida Entornos de programación paralela basados en modelos/paradigmas Sobre la programación paralela 1 Índice Reflexiones sobre la programación paralela MapReduce Propuesta original
Arquitectura del Computador. Programación 1 er semestre 2013
Arquitectura del Computador Programación 1 er semestre 2013 Introducción Qué es una computadora? Stallings: Máquina digital electrónica programable para el tratamiento automático de la información, capaz
CAR. Responsable : María del Carmen Heras Sánchez. Asesores Técnicos : Daniel Mendoza Camacho Yessica Vidal Quintanar.
CAR Responsable : María del Carmen Heras Sánchez Asesores Técnicos : Daniel Mendoza Camacho Yessica Vidal Quintanar http://acarus2.uson.mx Infraestructura de Hardware Software Conexiones remotas http://acarus2.uson.mx
CADA día el desarrollo de la computación es más diversa,
1 LU Decomposition Method implementation using Graphics Processing Units - GPU Yensy Gómez, John Osorio, Lina Pérez, Fellow, Sirius HPC, Universidad Tecnológica de Pereira Abstract This article pretends
Juan Pablo Jaramillo Valencia 10 2. 1.2.1.11 Planilla de trabajo: Investigación de componentes de PC
IT Essentials 5.0 Juan Pablo Jaramillo Valencia 10 2 1.2.1.11 Planilla de trabajo: Investigación de componentes de PC Imprima y complete esta planilla de trabajo. En esta planilla de trabajo, utilizará
Carrera: SCM Participantes. Representantes de la academia de sistemas y computación de los Institutos Tecnológicos.
1.- DATOS DE LA ASIGNATURA Nombre de la asignatura: Carrera: Clave de la asignatura: Horas teoría-horas práctica-créditos Lenguaje ensamblador Ingeniería en Sistemas Computacionales SCM - 0420 3-2-8 2.-
INTRODUCCIÓN A LA COMPUTACIÓN PARALELA CON GPUS
INTRODUCCIÓN A LA COMPUTACIÓN PARALELA CON GPUS Sergio Orts Escolano sorts@dtic.ua.es Vicente Morell Giménez vmorell@dccia.ua.es Universidad de Alicante Departamento de tecnología informática y computación
Organización del Computador 1. Introducción
Organización del Computador 1 Introducción Verano - 2016 Quiénes somos? Clases Teóricas Dr. Juan Pablo Galeotti Ingeniería del Software www.dc.uba.ar/~jgaleotti Dr. Diego Fernández Slezak Inteligencia
Estructura de un Ordenador
Estructura de un Ordenador 1. Unidad Central de Proceso (CPU) 2. Memoria Principal 3. El Bus: La comunicación entre las distintas unidades 4. La unión de todos los elementos: la placa Base Estructura de
Arquitectura de computadores I
Arquitectura de computadores I Perspectiva de alto nivel de los computadores Septiembre de 2017 Contenido Componentes del computador Funcionamiento del computador Estructuras de interconexión Interconexión
2. INSTALACIÓN DE LAS HERRAMIENTAS DE DESARROLLO CUDA
II. SOFTWARE CUDA 1. HERRAMIENTAS DE PROGRAMACIÓN CUDA: CUDA es esencialmente una herramienta de programación. Es decir permite a los desarrolladores escribir, compilar, depurar y ejecutar código adaptado
Estructura de Computadores Tema 1. Introducción a los computadores
Estructura de Computadores Tema 1. Introducción a los computadores Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido
Preparación y Adaptación de Códigos Científicos para su Ejecución Paralela TICAL 2018
Preparación y Adaptación de Códigos Científicos para su Ejecución Paralela TICAL 2018 Gilberto Díaz gilberto.diaz@uis.edu.co Universidad Industrial de Santander Centro de Súper Computación y Cálculo Científico
Deep Learning Software Frameworks
Deep Learning Software Frameworks Deep Learning interest Group, CCC, INAOE Leonardo Chang, Nelson Méndez y Leyanis López Centro de Aplicaciones de Tecnologías de Avanzada (CENATAV), La Habana, Cuba Mayo
Práctica de laboratorio: Armado de un sistema informático especializado
Práctica de laboratorio: Armado de un sistema informático especializado Utilice Internet, un periódico o una tienda local para obtener información sobre el armado de un sistema informático especializado
ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR
ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR Historia Bloques funcionales Dimensionamiento Estructura CPU Concepto de programa Interrupciones Buses Entrada / Salida Ejemplo de arquitectura:
Organización del Computador 1 Memoria Cache
Organización del Computador 1 Memoria Cache Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 2011 Memorias: Evolución Memoria cache Pioneros: Maurice Wilkes
CARACTERIZACION DE PROBLEMAS A SOLUCIONAR MEDIANTE PROGRAMACIÓN MULTIPROCESO DE MEMORIA COMPARTIDA. Autor ERIKA VIVIANA RIAÑO BEJAR
CARACTERIZACION DE PROBLEMAS A SOLUCIONAR MEDIANTE PROGRAMACIÓN MULTIPROCESO DE MEMORIA COMPARTIDA Autor ERIKA VIVIANA RIAÑO BEJAR Director JOSE ORLANDO MALDONADO BAUTISTA DEPARTAMENTO DE INGENIERÍAS ELÉCTRICA
Computación de Propósito General en Unidades de Procesamiento Gráfico GPGPU
Computación de Propósito General en Unidades de Procesamiento Gráfico () R. Bayá, E. Dufrechou, P. Ezzattiy M. Pedemonte Clase 1 Introducción Contenido Un poco de historia El pipeline gráfico Tarjetas
INTRODUCCIÓN Y MEDIDAS DE RENDIMIENTO MEDIDAS DE RENDIMIENTO
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
Supercomputador LUSITANIA
Desde el año 2009, CénitS [1] gestiona el [2], el primer supercomputador de Extremadura, alojado en Trujillo. Desde su puesta en marcha ha proporcionado a investigadores, innovadores y tecnólogos un recurso
Práctica 1 - Rendimiento *
Práctica 1 - Rendimiento * Organización del Computador 1 Verano 2014 Subconjunto mínimo de ejercicios recomendado: 1 a 11 Ejercicio 1 Considere tres procesadores distintos P 1, P 2 y P 3 que ejecutan el
Memoria caché básica
Memoria caché básica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
168(W) x 72.87(H) x 25(D) mm Size. Abrazadera de perfil bajo (opción)
Especificación Output GPU Dimension Software Accessory 1 x Dual-Link DVI 1 x HDMI 1 x D-Sub(VGA) 650 MHz Reloj de núcleo 80 x Procesadores de flujo 40 nm Chip 1024 MB Tamaño 1334 MHz Efectiva 168(W) x
Computación en procesadores gráficos
Programación con CUDA Ejercicio 8 José Antonio Martínez García Francisco M. Vázquez López Manuel Ujaldón Martínez Portada Ester Martín Garzón Universidad de Almería Arquitectura de las GPUs Contenidos
T. DE VIDEO PNY PCIE X NVIDIA GEFORCE GT1030/2GB/GDDR5/ESTANDAR Y BAJO PERFIL/DVI+HDMI/PC. NVIDIA? Quadro? K2000 VCQK2000-PB 2GB #VCQK2000-PB
#VC-687 T. PNY PCIE X16 3.0 NVIDIA GEFORCE GT1030/2GB/GDDR5/ESTANDAR Y BAJO PERFIL/DVI+HDMI/PC $1567 NVIDIA? Quadro? K2000 VCQK2000-PB 2GB #VCQK2000-PB $7476 GDDR5 PCI Express 2.0 x16 Workstation Video
Departamento de Arquitectura de computadores y electrónica Universidad de Almería. Tesis Doctoral
Departamento de Arquitectura de computadores y electrónica Universidad de Almería Tesis Doctoral Computación algebraica dispersa con procesadores grácos y su aplicación en tomografía electrónica Francisco
Arquitecturas de Altas Prestaciones y Supercomputación
Arquitecturas de Altas Prestaciones y Supercomputación Presentación del itinerario Julio de 2014 Arquitecturas de Altas Prestaciones y Supercomputación Julio de 2014 1 / 15 Agenda Introducción 1 Introducción
Reduciendo el Ancho de Banda de Matrices Dispersas Simétricas con Algoritmos Genéticos
Reduciendo el Ancho de Banda de Matrices Dispersas Simétricas con Algoritmos Genéticos RICARDO LÓPEZ GUEVARA rlopezg@unmsm.edu.pe rlopezgperu@yahoo.es Universidad Nacional Mayor de San Marcos Facultad
TAREA 1. INTRODUCCIÓN A LOS SISTEMAS OPERATIVOS.
1 TAREA 1. INTRODUCCIÓN A LOS SISTEMAS OPERATIVOS. 1- Cuáles son las principales funciones de un sistema operativo? Los Sistemas Operativos tienen como objetivos o funciones principales lo siguiente; Comodidad;
Tema 5 Jerarquía de Memoria
Grupo ARCOS Tema 5 Jerarquía de Memoria Estructura de Computadores Grado en Ingeniería Informática Contenidos 1. Tipos de memoria 2. Jerarquía de memoria 3. Memoria principal 4. Memoria caché 5. Memoria
MULTIPROCESADORES COMERCIALES. José M. Cámara v. 2.0
MULTIPROCESADORES COMERCIALES José M. Cámara (checam@ubu.es) v. 2.0 ARQUITECTURA SMP AlphaServer 8400 Características generales Multiprocesador simétrico de acceso uniforme a memoria Hasta 12 CPU Alpha
Organización del Computador. Memorias
Organización del Computador Memorias Jerarquía de las memorias Jerarquía de memorias en un Pentium Métricas de las memorias Capacidad de almacenamiento: en bytes o múltiplos (kb, MB, TB) Tiempo de acceso:
Tema 1:Arquitectura de ordenadores
Tema 1:Arquitectura de ordenadores Conceptos. Unidades de medida. Unidades funcionales. Componentes Procesador Memoria Placa base Periféricos 1 1. Conceptos Esquema conceptual del ordenador Programa Datos
NOTEBOOK S JULIO BPTEL
SAMSUNG 305V4A-S01CL NOTEBOOK S JULIO BPTEL DETALLE AMD QUAD-CORE A8-3510MX 1.8 GHZ 4 MB CACHE MEMORIA RAM 4GB DDR 3 DISCO DURO 500GB VIDEO DEDICADO DE 1 GB AMD RADEON HD6470M DDR3 MULTIFORMATO DVD - BLUETOOTH
Computación de Altas Prestaciones Sin miedo, es más fácil de lo que parece. Alex Ramírez Arquitecturas Heterogeneas Barcelona Supercomputing Centrer
Computación de Altas Prestaciones Sin miedo, es más fácil de lo que parece Alex Ramírez Arquitecturas Heterogeneas Barcelona Supercomputing Centrer Supercomputadores 2 Qué es un supercomputador? Top500
2,3 veces. Transcodificación de vídeo hasta
LA MEGATAREA AL LÍMITE Edite vídeo 4K, renderice efectos 3D y componga bandas sonoras al mismo tiempo sin que ello afecte al rendimiento del sistema Edición de vídeo hasta 2,4 veces más rápida¹ - Adobe*
INSTITUTO ELECTORAL DEL ESTADO DE ZACATECAS
PARTIDA 1 PIEZAS DESCRIPCIÓN CARACTERÍSTICAS 180 Computadora de escritorio con gabinete tipo SFF (Small Form Factor) Procesador Modelo del procesador i5-4460 o superior. Caché del procesador 4 MB o superior.
Programación de GPUs con CUDA
Programación de GPUs con CUDA Alvaro Cuno 23/01/2010 1 Agenda GPUs Cuda Cuda + OpenGL 2 GPUs (Graphics Processing Units) 3 Supercomputadores Mapa de los 100 supercomputadores Sudamérica: posiciones 306