Circuitos Digitales Combinacionales

Transcripción

1 Universidad de lcalá Departamento de Electrónica Electrónica Informática de Gestión Problemas Tema III ircuitos Digitales ombinacionales

2 Electrónica. I.T. Informática Gestión 3. e dispone de varios multiplexores de dos canales como el mostrado en la figura 3., donde también se especifica su tabla de verdad. E ENTRD LID E I 0 I W I 0 Multiplexor W X X X 0 0 I 0 X 0 I 0 I 0 X I I Figura 3. a) Utilizando multiplexores del tipo anterior, obténgase un cuádruple multiplexor de dos canales, tal y como se muestra en la figura 3.. (nótese que en la tabla las variables en negrilla son de bits). E ENTRD LID a 0 a a a 3 b 0 b b b 3 Multiplexor w 0 w w w 3 W E W X X X 0 0 X 0 0 X Figura 3. b) Utilizando multiplexores como el de la figura 3., obténgase un doble multiplexor de cuatro canales, tal y como se muestra en la figura 3.3. (nótese que las variables en negrilla son de dos bits). a 0 b 0 b c 0 c E Multiplexor w 0 w W ENTRD E D 0 LID X X X X X X 0 0 X X X X X X 0 0 X X X 0 W D d 0 d 0 X X X D D 0 Figura

3 ircuitos Digitales ombinacionales a) Para multiplexar dos datos de bits se necesita utilizar cuatro multiplexores a que proporcionan las cuatro salidas necesarias. E 0 0 IO I W0 IO I W IO I W 3 3 IO I W3 b) En este apartado no es tan inmediato calcular el número de multiplexores necesarios. Una posible solución es la siguiente: E 0 0 I0 I I0 I W0 I0 I I0 I W 0 D0 I0 I D I0 I 0 3.3

4 Electrónica. I.T. Informática Gestión 3. Utilizando sistemas combinacionales se pueden implementar funciones lógicas. Teniendo en cuenta este aspecto, sintetice la función: f ( a, b, c) = a b c + a b c + a b c + a b + b c a) Mediante un multiplexor de cuatro canales. b) Mediante un decodificador de tres entradas, y salidas activas a nivel bajo NOT: i se requieren más componentes, se dispone sólo de puertas NND de dos entradas. a.- Mediante un multiplexor de canales: H I0 I I I3 W F 0 b.- Mediante un decodificador 3 a 8 y puertas NND de entradas. G G G Y0 Y Y Y3 Y Y5 Y6 Y7 F 3.3 e dispone de un decodificador 3 a 8, con salidas activas a nivel alto, que incorpora además una entrada de habilitación (E) activa a nivel bajo. demás, se pueden utilizar puertas NOR de dos entradas. e pide: a) Obtenga a partir de este decodificador un demultiplexor ( una entrada y ocho salidas con tres líneas de selección). b) i se desea que el demultiplexor diseñado tenga una entrada de habilitación (activa a nivel alto), qué modificaciones haría sobre el circuito anterior?. c) Qué modificaciones haría en el diseño realizado, tras los dos apartados anteriores, si el decodificador hubiese tenido salidas a nivel bajo? 3.

5 ircuitos Digitales ombinacionales a) 0 G G G Y0 Y Y Y3 Y Y5 Y6 Y7 D=entrada b) 0 G G G Y0 Y Y Y3 Y Y5 Y6 Y7 D entrada G habilitación c) i la salida del decodificador es activa a nivel bajo, pero se desea que la salida en el demultiplexor sea activa a nivel alto, basta introducir la señal D por la entrada de enable invertida; esto es, sólo se requerirá eliminar el último inversor. 3. Utilizando un decodificador 5 a 3 como bloque, puertas NND e inversores, diseñe un circuito lógico que tenga por entrada un número binario N, de 5 bits (,,,D y E) y que gobierne a su salida una columna de 8 diodos LED (D,D,D3,...,D8) de la forma siguiente: Valor de N 0 N 3 N 7 8 N N 5 6 N 9 0 N 3 NV7 8 N 3 Diodos encendidos D D,D D,D,D3 D,D,D3,D D,D,D3,D,D5 D,D,D3,D,D5,D6 D,D,D3,D,D5,D6,D7 Todos 3.5

6 Electrónica. I.T. Informática Gestión En este problema se aplica la filosofía estudiada para implementar una función combinacional por medio de un decodificador. Hay que tener en cuenta que siempre que esté encendido un diodo, los de menor peso también lo deben estar. Para conseguir esto se llevan las salidas de mayor peso hacia las de menor peso. E I D I3 I I I R D D D6 D7 D8 3.5 Implemente las siguientes funciones: a) f = a + a a b) f = a b c + a b c + a b c 0 c) f = a b + a c + a b c d) f = x + x z + y z a) Usando el multiplexor 7L53 y los inversores necesarios. b) Usando el decodificador 7L38 y puertas NOR de dos entradas. NOT: Las características de ambos circuitos integrados se incluyen en el anexo del capítulo. 3.6

7 ircuitos Digitales ombinacionales a.- Mediante el 7L53 e inversores. 0 3 Y 0 3 Y G 0 G Y 0 3 Y G 0 G 0 Z x y b.- Mediante el decodificador y puertas NOR de dos entradas: a0 a G G G Y0 Y Y Y3 Y Y5 Y6 Y7 F G G G Y0 Y Y Y3 Y Y5 Y6 Y7 F G G G Y0 Y Y Y3 Y Y5 Y6 Y7 F Z Y X G G G Y0 Y Y Y3 Y Y5 Y6 Y7 F Todas las puertas NND deben sustituirse por su equivalente en puertas NOR. El equivalente en puertas NOR de una NND de 3 entradas es: 3.7

8 Electrónica. I.T. Informática Gestión 3.6 Diseñe un circuito que, ante dos entradas de dos bits (X[..0] e Y[..0]) presente a su salida ([..0]) el mayor de ambos. Para el diseño se emplearán comparadores de cuatro bits y dobles multiplexores de dos canales. X0 X Y0 Y <i =i >i <o =o >o 6 X0 X Y0 Y / out out obre el circuito de la figura 3., se pide determinar la expresión de la función f(a,b,c,d), a partir de las tablas de verdad del decodificador y el multiplexor (figura 3.5). DEODIFIDOR MULTIPLEXOR b a 0 Q0 Q Q Q3 I0 I W I I3 0 f Figura 3. d c 3.8

9 ircuitos Digitales ombinacionales Funcionamiento decodificador 0 Q3 Q Q Q0 L L L L L H L H L L H L H L L H L L H H H L L L Funcionamiento multiplexor 0 W L L I0 L H I H L I H H I3 Figura 3.5 f = acb a + dcb a + dcba + dcba 3.8 e pretende implementar la siguiente función lógica: f = a b c + d c b + e b c para lo cual se va a emplear un multiplexor. e pide: a) Indique, de forma razonada, el tamaño mínimo del multiplexor necesario para implementar dicha función lógica. b) Dado un multiplexor de 8 a con entrada de enable E activa a nivel alto, implemente la función lógica anterior. c) Indique, de forma razonada, el tamaño mínimo del decodificador necesario para implementar la función lógica anterior. a.- i se examina la función f se puede observar que existen dos variables ( y ) que se repiten en todos los términos producto, siendo una sola de las otras variables la que completa dichos términos. Por tanto, será necesario un multiplexor de a. b.- omo la función f se puede realizar con un multiplexor a, para conseguirlo a partir de uno de 8 a basta poner una de las entradas de selección a un nivel fijo (alto o bajo). Una posible solución es: 3.9

10 Electrónica. I.T. Informática Gestión d e a c b D0 D D D3 D D5 D6 D7 G W Y c.- omo existen 5 variables lógicas, es necesario un decodificador 5 a En el circuito de la figura 3.6 se utiliza un multiplexor para realizar una función lógica: Funcionamiento del multiplexor I0 I W I I3 0 f 0 W L L I0 L H I H L I H H I3 e pide: Figura 3.6 a) Determine la expresión simplificada de la función lógica f. b) Indique otra posible forma de obtener la función f utilizando el mismo multiplexor. a.- Función simplificada: f = ab c + b b.- Otra posible implementación a I0 I I I3 W f b c 3.0

11 ircuitos Digitales ombinacionales 3.0 partir de multiplexores de 8 canales (7L5) y de las puertas NND de dos entradas necesarias, obtenga un multiplexor de 6 canales y salida activa a nivel bajo. Deberá disponer también de entrada de enable activa nivel bajo. G D E5 E8 E7 E0 G D7D6D5DD3DDD0 G D7D6D5DD3DDD0 Y W Y W W 3. El circuito de la figura 3.7 obtiene a la salida el mayor de dos números, X e Y, de 5 bits, que vienen codificados en módulo y signo (el bit de mayor peso, Xs e Ys, representa el signo - negativo - y los restantes cuatro bits corresponden a la magnitud en valor absoluto). 7L Y Y 3Y Y 0 3 s G / X Y X0 X X X3 X Y0 Y Y Y3 Y 7L < = 0 > 3 < I = I > I to f to e pide: Figura

12 Electrónica. I.T. Informática Gestión a) Indique el nivel a introducir en las entradas (>) i, (=) i y (<) i para que cuando el módulo de los dos datos sea el mismo, se active a nivel alto la salida =. b) Obtenga la expresión de la función lógica que debe realizar el circuito de la figura para que la salida del multiplexor se corresponda con el módulo del mayor de X e Y. Implemente la función obtenida con cualquier tipo de puertas. c) Obtenga la función lógica y la implementación del circuito para que la salida s corresponda con el signo del mayor X e Y. a.- (>) in = indiferente (=) in = H (<) in = indiferente b.- Ys < F Xs c.- Ys F Xs s 3.

13 ircuitos Digitales ombinacionales 3. Obsérvese el sistema digital mostrado en la figura. 3K 3K P anal 3K 3K 3K 3K 3K 3K P P3 P P5 P6 P7 I I I3 I I5 I6 I7 I8 I D D anal anal 9 anal de salida 3K P8 9 P9 e pide: a) partir de las tablas de verdad de los circuitos integrados 7L7 y 7L5 (ver apéndice) indíquese la función que realiza cada uno de ellos. b) Establézcanse las conexiones directas que hay que efectuar entre las salidas que corresponda del circuito 75 y las señales de control (,,..., 9) de las puertas de transmisión analógicas para que el funcionamiento del sistema sea el siguiente: al presionar un pulsador cualquiera (Pi) se debe obtener en la salida analógica el canal iésimo. c) Indíquese qué sucede si se pulsan simultáneamente dos o más pulsadores. a.- El circuito integrado 77 es un codificador con prioridad 0 a con entradas activas a nivel bajo. Las salidas son activas también a nivel bajo. El circuito integrado 75 es un decodificador hexadecimal ( a 6) con entradas activas a nivel alto y salidas activas a nivel bajo. 3.3

14 Electrónica. I.T. Informática Gestión b.- ontrol de canal alida del c.- omo el circuito integrado 77 es un codificador con prioridad se selecciona el canal correspondiente al pulsador de mayor número de orden de entre los presionados. 3.3 El circuito de la figura está formado por un comparador binario de bits (7L85) cutas entradas de acarreo están llevadas a un nivel alto. Un cuádruple multiplexor de entradas (7L57) cuto terminal de strobe (E) se encuentra activado, la selección de la entrada o de cada multiplexor se realiza con la entrada /, de forma que cuando en ella exista un nivel bajo se seleccionan las entradas, y en caso contrario las. 7L85 X X0 X X X3 0 3 < out Y Y0 Y Y Y3 0 3 > out = out N N < in > in = in OUT a a 3 3 OUT 30UT b c d RED DE REITENI b c d OUT D e f e f / g g E TODO 7L57 7L9 a) uponiendo que el valor decimal de las entradas es X=6 E Y=9, cuál es el dígito visualizado en el display? Repetir el apartado para X=8 e Y=8. b) uál es la función del circuito? c) i en vez de tomar la salida (<) out del comparador se tomase (>) out para atacar al multiplexor, cuál sería la nueva función del circuito? d) En el circuito anterior no se ha representado la conexión del pin número 3 del.i. 7L9. Indíquese una posible conexión para este terminal. e) Dibuje la conexión de la red de resistencias al display. 3.

15 ircuitos Digitales ombinacionales a.- omo la entrada (<) in el multiplexor deja pasar su entrada que es Y=9. i X=8 e Y=9 implica que =. Por ello la salida representará la entrada X=8. b.- omo se puede deducir del apartado anterior el circuito visualiza en el display el mayor de los dos números: X, Y. c.- En este caso, haciendo un análisis similar a los apartados anteriores, se representa a la salida el menor de los dos números. d.- i se analiza la tabla de verdad se concluye que I debe ir a nivel alto. e.- X0 X X X3 Y0 Y Y Y3 V <i =i >i <o =o >o N N V / G Y Y 3Y Y I D E F G DIPLY a b c d e f g 0 V V 3. la vista de la tabla de verdad del comparador 7L85 de la figura, complétese la tabla. X0 X X X3 X Y0 Y Y Y3 Y U <i =i >i <o =o >o Q R P 3.5

16 Electrónica. I.T. Informática Gestión ENTRD LID X X3 X X X0 Y Y3 Y Y Y0 P Q R H H H H H H H H H H L L H H H H L H H H H H H H H H L H H H L H H H H H L H H H H H L L L L L L L L L L L L L H H H H L H H H H H L El circuito de la figura compara dos datos binarios de cuatro bits: X X3 X X (conectado a la entrada ) e Y Y3 Y Y (conectado a la entrada ). uando uno de estos datos es mayor que el otro, la salida del comparador está determinada, sin tener que comprobar el valor de las entradas (>) in, (<) in y (=) in. En el caso que los datos a comparar sean iguales, si se deberán tener en cuenta estas entradas del comparador, que corresponden con las señales X0, Y0 y. Para conocer el valor de las salidas se busca en la tabla, del comparador, la fila que corresponde con la combinación de entradas en cada caso. Por ejemplo, en el primer caso los datos X e Y son iguales, por lo que habrá que comprobar el valor de las señales X0, Y0 y, siendo : X0=(>) in =H Y0=(<) in =H =(=) in =L El valor de las salidas ante esta situación será: P=(>) out =L Q=(<) out =L R=(=) out =L Procedimiento de la misma manera con el resto de las situaciones la solución completa se muestra en la tabla. ENTRD LID X X3 X X X0 Y Y3 Y Y Y0 P Q R H H H H H H H H H H L L L L L H H H H L H H H H H L L H H H H H L H H H L H H H L L H H H L H H H H H L L L H L L L L L L L L L L L L H H L H H H H L H H H H H L L H L 3.6

17 ircuitos Digitales ombinacionales 3.5 Para visualizar un número decimal de 3 dígitos codificado en D de bits se realiza el montaje mostrado en la figura, donde los displays de 7 segmentos son de tipo ánodo común. DTO DE ENTRD L ITEM DE REPREENTIÓN 30 D3DDD0 U3UUU0 V V G F E D G F E D LT RI I/RO 8 LT RI I/RO G F E D LT RI I/RO LT 0 a b c d e f g 0 a b c d e f g 0 a b c d e f g V V V e pide: a) Podría emplearse un decodificador con salidas activas a nivel alto? Justifíquese. b) alcúlese el valor de R (resistencias entre el decodificador y el display) para el caso en que se desee una intensidad en directo por los diodos de 8 m. c) e pretende modificar las conexiones de RI, RI y RI3 del circuito anterior para que se iluminen todos los ceros siempre (sean o no significativos). Indíquese sobre la tabla la conexión de RI, RI y RI3. 3.7

18 Electrónica. I.T. Informática Gestión ENTRD RI RI RI3 e debe conectar a... a.- Los displays son de ánodo común, luego, los LED s se iluminarán cuando se les aplique un nivel bajo, por lo tanto el driver debe tener salidas activas a nivel bajo. En caso contrario se iluminarían los segmentos que deben estar apagados y viceversa. V aturado 3 Vol b.- El valor de la resistencia para que circule una corriente de 8 m es: R=, 0, 0, 008 = K 3 c.- Observando la tabla de verdad del driver 7L7, se puede ver que cuando la entrada RI está a nivel alto el dato se representa siempre, aún cuando sea el dato cero. Todas las entradas de los decodificadores deberán estar a nivel alto: ENTRD RI RI RI3 e debe conectar a... H H H 3.8

19 ircuitos Digitales ombinacionales 3.6 Diseñar un circuito comparador de dos números de bits dados en: a) inario Desplazado. b) omplemento a. c) omplemento a. d) Valor bsoluto y igno. a.- omparador de dos números en binario desplazado. Una propiedad de este código es que los números queden llevarse directamente a un comparador de números en binario naturales. Por tanto: 0 sa 0 sb V <i =i >i <o =o >o b.- omparador de dos números en omplemento a. No es correcta la comparación directa. Hay que pasarlos a D invirtiendo el bit de signo. sa <i =i >i <o =o >o V sb c.- omparador de dos números en omplemento a. PRIMER POIILIDD: pasar de a, y de a D, es decir: 3.9

20 Electrónica. I.T. Informática Gestión 0 sb sa <i =i >i <o =o >o 3 V 0 EGUND POIILIDD. Qué sucedería si los conectáramos directamente? - i y son positivos: el resultado sería correcto. - i y son negativos: el resultado sería correcto. - i uno es positivo y el otro negativo: resultado erróneo. in embargo, invirtiendo el bit de signo, todas las posibilidades darían resultados correctos. Por tanto, podemos ahorrar los dos sumadores del siguiente modo: sa <i =i >i <o =o >o V sb 3.0

21 ircuitos Digitales ombinacionales d.- omparación de dos números en Vay: Una opción es pasar de Vay a, y de a D. Pero para ahorrar dos, puede usarse el siguiente: 0 sa 0 sb V <i =i >i <o =o >o 3.7 Diseñar el sistema digital necesario para implementar un circuito cambiador de código en los siguientes casos. a) omplemento a a omplemento a b) omplemento a a omplemento a c) Valor bsoluto y igno a inario Desplazado. d) omplemento a a inario Desplazado. a.- ambiador de a. i el número es positivo, queda igual, y si es negativo hay que sumarle. 0 sa

22 Electrónica. I.T. Informática Gestión b.- ambiador de a. i es positivo queda igual. i es negativo hay que restarle, es decir, sumar (-), que en es /: 0 sa c.- ambiador de Vay a D. Primero pasamos a, Y a continuación se invierte el bit de signo. 0 sa d.- ambiador de a D. e pasa primero a, y a continuación se invierte el bit de signo. 0 sa

23 ircuitos Digitales ombinacionales 3.8 Diseñar un circuito cambiador de código de D 5 a D natural. Nº DEIML D 5 D NTURL a.- Resultado mediante un decodificador + un codificador. D5 E0 E E E3 DEOD. HEXD E0 E E E3 E E5 E6 E7 E8 E9 E0 E E E3 E E5 ODIF. HEXD. 0 3 Dnat. b.- Resolución mediante un sumador. - i el número (bit a3=0), queda igual. - i el número < (bit a3=), hay que restar tres, es decir, sumar (-3), que en es /0. D5 3 3 Dnat

24 Electrónica. I.T. Informática Gestión 3.9 Diseñar un cambiador de D Natural a D iken. Nº DEIML D NTURL D IKEN Primera posibilidad: con un decodificador y un codificador como en el ejercicio anterior. - egunda posibilidad: con un comparador y un sumador. i: <5: queda igual (sumar ). i: 5: hay que sumar 6 (00). 3 3 Daiken Dnat. 0 3 V "0" "0" "" <i =i >i <o =o >o >5 3 0 Hay más posibilidades de conexión. Y en lugar de un comparador, puede usarse un sumador haciendo función de comparador. i al sumar se produce acarreo, es que el número es 5. 3.

25 ircuitos Digitales ombinacionales 3.0 ean y dos números de bits (incluido el signo) en Valor bsoluto y igno. Diseñar el circuito que de a su salida el módulo de la diferencia - en Valor bsoluto y igno. (Vy) (Vy) Vy a Vy a () -() o um. sin rebote (5bits) (-)c a Vy (no se usa) - (Vy) ada uno de los bloques conversores se construye con sumadores tal y como se vio en el ejercicio 3. El sumador de 5 bits se construye con de bits propagando el acarreo final de uno al inicial del otro. 3. Diseñar un circuito digital que implemente la siguiente función: G G () 0 + (Valor bs. y igno) 0 - () - (Valor bs. y igno) 3.5

26 Electrónica. I.T. Informática Gestión i G (Vy) () Vy a + - () Vy a i um. 5bits um. ambia o no a Vy dependiendo de ± Rebose 3. Diseñar un circuito umador/restador sin rebose, gobernado por una señal /R (/R=0 suma, /R=! Resta), que pueda operar con números de entrada de 3 bits mas signo bien en o bien en, según la señal de control (=0 entradas en, = entradas en ). El resultado vendrá dado siempre en Vy. Una posible solución es: /R 0 Mux. (o) i UM. de 5 bits (-+ ) o i UM 5 bits ( )Vy f 3.6

27 ircuitos Digitales ombinacionales Otra solución es la siguiente: /R o i UM () i UM (- +) a Vy ( )Vy i () UM Diseñar un circuito sumador de dos números de una cifra en D con salida de dos cifras en D. Una posible solución es la siguiente: = <i =i >i <o =o >o >9 3 0 it mayor peso V it menor peso asos: - i 0 9 ni <9 ni f () son, con lo cual en el sumador final se suma 0 y las decenas quedan a

28 Electrónica. I.T. Informática Gestión - i 0 5: >9 vale, con lo que a las unidades se obtienen restando 0 a, y las decenas valen. - i 6 8 : f () vale, con lo que de nuevo a se le suma 6 para obtener las unidades, y las decenas se ponen a. 3. e desea implementar una Unidad ritmético-lógica (UL) que realice las siguientes operaciones de aritmética binaria con 3 números expresados en Valor bsoluto y igno ( bits mas signo) en función de dos entradas de controla X y X. La salida tendrá suficientes bits como para que no se produzca rebose. X X () 0 - (Valor bs. y igno) 0 x () +- (Valor bs. y igno) X X + - Vy X X + - () i Vy a X X UM E0 (Y) i X o 0 Vy Vy a + - o 0 UM ( ( o 0)-(o 0)) E MUX UM - o 0 Vy a X X 3.8

29 ircuitos Digitales ombinacionales 3.5 Diseñar un sistema combinacional que tenga por entradas dos números y en Valor bsoluto y igno de 5 bits cada uno (incluido el signo) y una entrada de selección que de cómo salida el resultado de la operación +(+) en omplemento a si =0, o en Valor bsoluto y igno si =. (Vy) Vy a i UM 6 its + ( -) a Vy + i Vy a UM 8 its T () 3.6 Dados dos números y en Valor bsoluto y signo de 5 bits incluido el de signo, diseñar un circuito combinacional que multiplique por 7 el mayor de ellos y l reste el menor. () (D) V (Vy) Vy a OMP 5 bits > = () E0 MUX i 8 Mayor (Vy) () (D) Vy a < () () () E E MUX E0 menor UM 8 bits -Mayor 7 Mayor Resultado en 7 Mayor - menor = 8 Mayor - Mayor - menor. menor Menor 3.9