Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice

Tamaño: px
Comenzar la demostración a partir de la página:

Download "Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice"

Transcripción

1 Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO 1 Índice 1. Necesidades de cómputo. Exascale. Arquitecturas de altas prestaciones. Top 500. Green Memoria compartida 1. soporte para programación paralela 2. coherencia de cachés: repaso y directorios 3. modelo de coherencia de memoria (introd.) 3. Memoria distribuida, clusters y cloud 4. Coprocesadores (GPUs y MIC) 2 Page 1

2 3 MP de memoria distribuida Definición: MP de memoria distribuida (Distributed Memory MP): un procesador no puede acceder a la memoria de otro procesador. También llamados multicomputadores Cada procesador: propio mapa de direcciones: las direcciones que genera accederán a su memoria local Los procesos que se ejecutan en procesadores distintos sólo se pueden comunicar mediante el paso de mensajes Red de interconexión no es nunca un bus: hipercubos, mallas 2-D y 3-D, toros, etc. Ventajas: Escalabilidad : pero no más que los NUMAs, ni los clusters!?: han caído prácticamente en desuso en HPC: Intel Paragon o el Meiko CS-2: instalaciones con varios años. El único sistema que sobrevivió con cierto éxito fue el IBM SP 2 / RS6000 MP de memoria distribuida Escalabilidad Redes de Interconexión Límite de los buses: ancho de banda limitado: un único conjunto común de alambres Cómo conseguir escalabilidad en la red de comunicación? Conjunto de caminos ( alambres ) independientes: switches entre ellos S S S S P M M P M M P M M P M M 4 Page 2

3 MP de memoria distribuida Estructura de los switch: Input Ports Receiver Input Buffer Output Buffer Transmiter Output Ports Cross-bar Control Routing, Scheduling 5 MP de memoria distribuida Estructura de los paquetes: Cabecera: Control y Routing Secuencia completa de caracteres que se transmiten 6 Page 3

4 MP de memoria distribuida La comunicación viene determinada por tres elementos principales: La topología de la red La técnica de conmutación (switching) El protocolo de encaminamiento (routing) 1. Topología Ejemplos: array lineal, anillos, estrellas, árboles, mallas 2-D cubo 3-D, hipercubos NEW!!! Tecnología heredada reciente y parcialmente en los sistemas Intel-MIC: anillo bidireccional, toro 3D (proyecto DEEP Europe) 7 MP de memoria distribuida Topología: ejemplos 8 Page 4

5 DEEP Europe: Hw Architecture 9 MP de memoria distribuida 2. Técnicas de conmutación Modo en que los mensajes se retiran del buffer de entrada y se llevan al de salida Principales modalidades: evolución» Store-and-forward o conmutación de paquetes» Conmutación de circuitos: fase de establecimiento; no empaquetado, único mensaje; enlaces dedicados (un solo mensaje)» Wormhole: mensaje descompuesto en flits (flow control digits), varias versiones del mismo mensaje ( flitseado ): evitar conflictos, una misma línea compartida por varios mensajes (sus flits) a la vez 3. Encaminamiento (routing) Búsqueda del camino entre el origen y el destino Modalidades:» Determinista / Adaptativo» Minimal / No minimal 10 Page 5

6 MP de memoria distribuida Organización de cada nodo: Elementos: P: Procesador de cómputo (el de siempre) + M: Memoria PC: Procesador de comunicación: mensajes S: Switch Evolución: generaciones: 1ª: n*(p+m+pc+s);2ª: n*(s+(p+m+pc)) / Conm Central.+ n*(p+m+pc);3ª: n*((s)+(p)+(m)+(pc)) M P+M CP S S P+M CP S CP P 11 Clusters Qué es un cluster: A cluster is a type of parallel or distributed processing system, which consists of a collection of interconnected stand-alone/complete computers cooperatively working together th as a single, integrated t computing resource. [Buyya98] 12 Page 6

7 Evolución de la HPC [metáfora de Buyya] 1984: Mainframe Mini Computer Workstation PC Vector Supercomputer 13 Evolución de la HPC [metáfora de Buyya] 1994: (hitting wall soon) Mini Computer Mainframe (future is bleak) Workstation PC Vector Supercomputer MPP 14 Page 7

8 Evolución de la HPC [metáfora de Buyya] El presente y el futuro!: 15 Clusters 16 Page 8

9 Clusters Protocolos tradicionales ( pesados ): TCP/IP Protocolos especiales ( ligeros ): Active Messages (U. Berkeley) VMMC (Virtual-Memory Mapped Communication) U-net (U. Cornell) XTP (U. Virginia) etc. 17 Clusters Qué es el middleware (*) de un cluster: Interfase entre las aplicaciones y el Hw con su S.O.. Capas de middleware: SSI (Single System Image) SA (System Availability):»detección y recuperación frente a errores»tolerancia a fallos (*) Capa superior al underware o S.O. 18 Page 9

10 Clusters Concepto: Single System Image (SSI) es la ilusión que presenta una conjunto de recursos como uno solo y más potente. SSI hace aparecer al cluster como una máquina única para el usuario y sus aplicaciones. Un cluster sin SSI no es un cluster! 19 Clusters Ventajas del empleo de SSI: Se pueden usar los recursos del sistema de manera transparente Migración de procesos y equilibrado de carga entre los nodos Mejora la fiabilidad y disponibilidad de recursos Mejora el tiempo medio de respuesta y el rendimiento i Simplifica la gestión del sistema Proporciona independencia del Hw 20 Page 10

11 (HPC in the) Cloud Idea: pej p.ej. Cloud computing is Internet-based computing, whereby shared resources, software and information are provided to computers and other devices on-demand, like the electricity grid Wikipedia: p p g Noticias: HPC in the cloud Adecuación de cloud: When is the Cloud Right for HPC? 21 (HPC in the) Cloud Capas: Software (SaaS): p.ej., j, Google Apps, Microsoft Office 365 Plataforma (PaaS): p.ej., Google App Engine, Windows Azure Cloud Services Infrastructure (IaaS): p.ej, Amazon EC2, Azure Services Platform, Google Compute Engine 22 Page 11

12 Índice 1. Necesidades de cómputo. Exascale. Arquitecturas de altas prestaciones. Top 500. Green Memoria compartida 1. soporte para programación paralela 2. coherencia de cachés: repaso y directorios 3. modelo de coherencia de memoria (introd.) 3. Memoria distribuida, clusters y cloud 4. Coprocesadores (GPUs y MIC) 23 GPUs Las tarjetas gráficas o GPUs (Graphics Processing Units) ha evolucionado mucho en los últimos años por el desarrollo de los videojuegos Disponen de una gran capacidad de cómputo y un ancho de banda también elevado. La idea es aprovechar esa potencia para aplicaciones de propósito general (una imagen es una matriz de números) Pero trabaja en modo vectorial (SIMD)!! Y cambia el hardware tanto cores como memoria 24 Page 12

13 Rendimiento GPUs 25 Ancho de banda GPUs 26 Page 13

14 Programación GPUs Dos alternativas: OpenCL: Código abierto, liderado por AMD-ATI CUDA: Propietario, liderado por Nvidia Ha triunfado CUDA. Nvidia ha invertido mucho tiempo y esfuerzo en software de calidad y en dar soporte a los usuarios. Es de alto nivel CUDA: Compute Unified Device Architecture Software: C con extensiones para las GPUs Driver GPU con un API para manejar la GPU Hardware: Multitud de núcleos agrupados en multiprocesadores, s más una jerarquía de memoria 27 Computación heterogénea Host (anfitrión): CPU y memoria placa base (DDR3) Device (dispositivo): GPU y memoria vídeo (GDDR5) 28 Page 14

15 Computación heterogénea La GPU actúa de coprocesador Cuando la CPU encuentra mucho trabajo lo delega a la GPU y recoge el resultado 29 Generaciones CUDA 30 Page 15

16 Arquitectura GPU N multiprocesadores con M cores Cada Multiprocesador tiene su banco de registros, memoria compartida (rápida) y memorias caches (constantes y textura: lectura) 31 Primera arquitectura Cuatro versiones: (compute capability) Un planificador, pocos cores. Sin caches L1 y L2 2 SFU. Sin soporte a DP (sólo 1.3 y uno de DP) 32 Page 16

17 Segunda arq.: Fermi: Memoria ECC y L2 (768KB) y L1 L1+Shared: 64KB (16+48 o 48+16) L2 compartida entre los SM Shared no integrada en la jerarquía ( shared ) GPUDirect: entre GPUs PCI express 2.0 Soporte para IEEE 754 SP y DP 33 Segunda arq.: Fermi: MP 34 Doble planificador (instr. de dos warps) Ejecución concurrente de kernels Rápido cambio de contexto para ocultar latencia 512 cores (32x16) 512 de int 512 de fp de fp64, 16 ld/st y 4 SFU Page 17

18 Tercera generación: Kepler Paralelismo dinámico, puede lanzar kernels Hyper-Q: múltiples l streams en paralelo GPUDirect (RDMA) Sin intervenir memoria Host Multiprocesador SMX: L2 de 1,5MB y más rápida Nueva caché de datos de lectura (48KB) (se usa con const restrict ) 35 SMX de Kepler 192 cores: 192 de int 192 de fp32 64 de fp64 32 SFU: special function units (log, sqrt,...) 32 de load/store 512 unidades!! 36 Page 18

19 SMX de Kepler Cada SMX Kepler tiene 4 planificadores, cada uno lee instrucciones de dos en dos Usa otros warp para ocultar latencias Necesita MUCHO paralelismo 37 Máximo rendimiento Según el CC (Compute Capability) de cada GPU las prestaciones varían mucho 38 Page 19

20 Paralelismo dinámico 39 Hyper-Q 40 Page 20

21 Hyper-Q 41 GPUDirect: RDMA 42 Page 21

22 Cómo influye al programar? 3bx512tx32r 2bx1024tx12r Mirar: Registros Shared 43 Xeon Phi Tecnología llamada MIC, Many Integrated cores, por Intel Funciona como un coprocesador Ofrece un entorno similar al ya conocido, frente a las GPUs, que cambia bastante la arquitectura Linux, misma jerarquía de memoria, coma flotante IEEE 754, todo como el intel Xeon Mismos lenguajes Se conecta ct al host por el bus PCI Express Varios en una máquina 44 Page 22

23 Xeon Phi Puede funcionar en modo coprocesador (ejecuta rutinas pesadas que le pasa el host) o en modo autónomo, toda la aplicación Se puede comunicar con otros Xeon Phi locales (por el PCIe) o remotos (por la red) sin intervención del host. Se usa MPI Otros nombres: MIC (Many Integrated cores) o KNC (Knights Corner) Próxima generación a la vista: Knights Landing 45 Xeon Phi 46 Page 23

24 Xeon Phi 47 Xeon Phi 60 o 61 cores, con 6 u 8 GB de memoria, 30 MB de cache, hasta 320 GB/s (180 real) 4 hilos 1 Tflops en doble precisión!!! Consumo 300w Ejecuta su propio sistema operativo Entorno de programación conocido y amigable Mucho software y herramientas ya disponibles (Vtune, compiladores, bibliotecas,..) Idea: Reusar en vez de recodificar Su mercado natural es la HPC, en competencia con las Tesla de Nvidia, de prestaciones similares Page 24

25 Xeon Phi vs Tesla Kepler Rend. DP Rend. SP Cores GB Mem. Ancho Banda Consumo Xeon Phi 1073 Gflops 2147 Gflops 61 8 GB 352 GB/s 300 w Tesla 1310 Gflops 3950 Gflops GB 250 GB/s 235 w K20X Tesla K Gflops 3520 Gflops GB 208 GB/s 225 w Tesla K Gflops 4580 Gflops GB 320 GB/s 225 w Básico: GPU y MIC son muy rápidos en tareas paralelas sobre datos y lentos en otras tareas Xeon Phi: Arquitectura Cores, cachés, controladores de memoria (MC) cliente PCIe y anillo de interconexión doble. 50 Page 25

26 Xeon Phi: Cores Cada core tiene dos pipeline (vectorial, 4 ciclos, y escalar) y soporta 4 hilos (SMT, round-robin) Lee E+E o E+V. No puede leer Instr. seguidas de un hilo. Ejecuta en orden (penaliza latencias) U. vectorial de 512 bits. 32 Regs. Instr. SIMD Hereda de MMX(64b) SSE2(128b) y AVX(256b) Ejecuta 16 instrucciones SP o 8 de DP por ciclo Con FMA (Fused Multiply-Add) 32 SP o 16 DP Incluye instrucciones scatter o gather (lentas) para patrones de accesos irregulares Una unidad matemática extendida para log, exp o sqrt vectoriales, a base de polinomios 51 Xeon Phi: Cores 52 Page 26

27 Xeon Phi: Memoria Cache L1 (32+32KB) de datos y de instr. 1 ciclo Caches L2 unificada (512KB) independientes y coherentes, usando directorios. > 15 ciclos Asociativas a 8, 64 B de bloque TLB1-i, TLB1-d y TLB2, 4 niveles de TP, 4-way Un fallo de cache genera una petición a través del anillo para el directorio, i TD, para buscar en otras caches L2 Aunque no lo dicen, parece un directorio fullmap y asociativo, sólo bloques de cache L2 53 Xeon Phi: Memoria Las direcciones se distribuyen uniformemente entre los TD (evita cuellos de botella). Si en está en otra L2 se manda al core que solicitó itó el dato Si no está en ninguna cache (no está en el TD) se piden a los MC, que están simétricamente repartidos por el anillo. Las direcciones también se distribuyen uniformemente entre los MC Cada petición a memoria GDDR son dos peticiones (TD y MC) y dos respuestas en el anillo. Se DUPLICAN ciertos buses 54 Page 27

28 Xeon Phi: Memoria El directorio (TD) indica en que cachés L2 está cada bloque y su estado 55 Xeon Phi: Interconexión El anillo de interconexión es bidirreccional, con tres anillos independientes en cada dirección Datos (de 512 bits de ancho), direcciones y AK AD (Direcciones + read/write) y AK (control del flujo y coherencia) duplicados. 56 Page 28

29 Xeon Phi: Rendimiento Para obtener un buen rendimiento: Usar la vectorización lo más posible Buen uso de la jerarquía de memoria (cachés) Alto nivel de paralelismo, mínimo 120 hilos, mejor 240 hilos simultáneos. No es hyper-threading, es multithreading, por lo que los usa para solapar accesos a memoria y cómputo Clave: Rendimiento vectorial 5x, rendimiento escalar 1/10 del Xeon Por temas de consumo se apagan los cores y cachés no usados. s 57 Xeon Phi: Rendimiento 58 Page 29

Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630)

Kepler. 1. Presentación de la arquitectura. Índice de contenidos [25 diapositivas] Kepler, Johannes (1571-1630) Índice de contenidos [25 diapositivas] Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga 1. Presentación de la arquitectura [3] 2. Los cores y su organización [7]

Más detalles

Arquitectura de aceleradores. Carlos Bederián IFEG CONICET GPGPU Computing Group FaMAF UNC bc@famaf.unc.edu.ar

Arquitectura de aceleradores. Carlos Bederián IFEG CONICET GPGPU Computing Group FaMAF UNC bc@famaf.unc.edu.ar Arquitectura de aceleradores Carlos Bederián IFEG CONICET GPGPU Computing Group FaMAF UNC bc@famaf.unc.edu.ar Contenidos Cómo llegamos hasta acá Qué hay ahora Qué hace Cómo lo uso Hacia dónde parece que

Más detalles

Arquitecturas GPU v. 2013

Arquitecturas GPU v. 2013 v. 2013 Stream Processing Similar al concepto de SIMD. Data stream procesado por kernel functions (pipelined) (no control) (local memory, no cache OJO). Data-centric model: adecuado para DSP o GPU (image,

Más detalles

Seminario II: Introducción a la Computación GPU

Seminario II: Introducción a la Computación GPU Seminario II: Introducción a la Computación GPU CONTENIDO Introducción Evolución CPUs-Evolución GPUs Evolución sistemas HPC Tecnologías GPGPU Problemática: Programación paralela en clústers heterogéneos

Más detalles

Modelo de aplicaciones CUDA

Modelo de aplicaciones CUDA Modelo de aplicaciones CUDA Utilización de GPGPUs: las placas gráficas se utilizan en el contexto de una CPU: host (CPU) + uno o varios device o GPUs Procesadores masivamente paralelos equipados con muchas

Más detalles

Múltiples GPU (y otras chauchas)

Múltiples GPU (y otras chauchas) Múltiples GPU (y otras chauchas) Clase 16, 21/11/2013 http://fisica.cab.cnea.gov.ar/gpgpu/index.php/en/icnpg/clases Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC Motivación No desperdiciar

Más detalles

:Arquitecturas Paralela basada en clusters.

:Arquitecturas Paralela basada en clusters. Computación de altas prestaciones: Arquitecturas basadas en clusters Sesión n 1 :Arquitecturas Paralela basada en clusters. Jose Luis Bosque 1 Introducción Computación de altas prestaciones: resolver problemas

Más detalles

Nicolás Zarco Arquitectura Avanzada 2 Cuatrimestre 2011

Nicolás Zarco Arquitectura Avanzada 2 Cuatrimestre 2011 Clusters Nicolás Zarco Arquitectura Avanzada 2 Cuatrimestre 2011 Introducción Aplicaciones que requieren: Grandes capacidades de cómputo: Física de partículas, aerodinámica, genómica, etc. Tradicionalmente

Más detalles

Kepler. 1. Presentación de la arquitectura. Contenidos de la charla. Kepler, Johannes (1571-1630)

Kepler. 1. Presentación de la arquitectura. Contenidos de la charla. Kepler, Johannes (1571-1630) Contenidos de la charla Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga 1. Presentación de la arquitectura [7 diapositivas] 2. La memoria y el transporte de datos

Más detalles

Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice

Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO. Índice Arquitecturas y Computación de Alto Rendimiento SISTEMAS PARA COMPUTACIÓN DE ALTO RENDIMIENTO 1 Índice 1. Necesidades de cómputo. Exascale. Arquitecturas de altas prestaciones. Top 500. Green 500 2. Memoria

Más detalles

Plataformas paralelas

Plataformas paralelas Plataformas paralelas Curso 2011-2012 Elementos de un computador paralelo Hardware: Múltiples procesadores Múltiples memorias Redes de interconexión Software: Sistemas Operativos paralelos Programas orientados

Más detalles

Tendencias en sistemas de comunicación de altas prestaciones:

Tendencias en sistemas de comunicación de altas prestaciones: Conectan nodos en diferentes niveles del sistema (chip, tarjeta, chásis, armario,...). Desarrollado por diseñadores de arquitecturas de altas prestaciones. Comunicar computadores, clasificación redes computación:

Más detalles

Ingeniero en Informática

Ingeniero en Informática UNIVERSIDAD DE ALMERÍA Ingeniero en Informática CLÚSTER DE ALTO RENDIMIENTO EN UN CLOUD: EJEMPLO DE APLICACIÓN EN CRIPTOANÁLISIS DE FUNCIONES HASH Autor Directores ÍNDICE 1. Introducción 2. Elastic Cluster

Más detalles

FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS. CNCA Abril 2013

FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS. CNCA Abril 2013 FUNDAMENTOS DE COMPUTACIÓN PARA CIENTÍFICOS CNCA Abril 2013 6. COMPUTACIÓN DE ALTO RENDIMIENTO Ricardo Román DEFINICIÓN High Performance Computing - Computación de Alto Rendimiento Técnicas, investigación

Más detalles

Introducción. TEMA 3: Clusters de Computadores Personales

Introducción. TEMA 3: Clusters de Computadores Personales Introducción TEMA 3: Clusters de Computadores Personales Laboratorio de Arquitecturas Avanzadas de Computadores 5º de Ingeniería Superior de Informática 2008/09 Alberto Sánchez alberto.sanchez@urjc.es

Más detalles

SISTEMAS DE MULTIPROCESAMIENTO

SISTEMAS DE MULTIPROCESAMIENTO SISTEMAS DE MULTIPROCESAMIENTO Tema 1 Introducción 5º Curso de Automática y Electrónica Industrial. 1 Contenido Tema 1 Aplicaciones Incremento de las prestaciones Clasificación de los ordenadores en función

Más detalles

Computación de Propósito General en Unidades de Procesamiento Gráfico GPGPU

Computación de Propósito General en Unidades de Procesamiento Gráfico GPGPU Computación de Propósito General en Unidades de Procesamiento Gráfico () R. Bayá, E. Dufrechou, P. Ezzattiy M. Pedemonte Clase 1 Introducción Contenido Un poco de historia El pipeline gráfico Tarjetas

Más detalles

Computación heterogénea y su programación. 1. Introducción a la computación heterogénea. Indice de contenidos [38 diapositivas]

Computación heterogénea y su programación. 1. Introducción a la computación heterogénea. Indice de contenidos [38 diapositivas] Computación heterogénea y su programación Manuel Ujaldón Nvidia CUDA Fellow Departmento de Arquitectura de Computadores Universidad de Málaga (España) Indice de contenidos [38 diapositivas] 1. Introducción

Más detalles

High Performance Computing y Big Data en AWS. +info: (http://gac.udc.es) HPC y Big Data en AWS 16 Abril, 2012 1 / 14

High Performance Computing y Big Data en AWS. +info: (http://gac.udc.es) HPC y Big Data en AWS 16 Abril, 2012 1 / 14 High Performance Computing y Big Data en AWS +info: (http://gac.udc.es) HPC y Big Data en AWS 16 Abril, 212 1 / 14 High Performance Computing High Performance Computing (HPC) Afonta grandes problemas empresariales,

Más detalles

Soluciones para entornos HPC

Soluciones para entornos HPC Dr.. IT Manager / Project Leader @ CETA-Ciemat abelfrancisco.paz@ciemat.es V Jornadas de Supercomputación y Avances en Tecnología INDICE 1 2 3 4 HPC Qué? Cómo?..................... Computación (GPGPU,

Más detalles

Descubriendo Kepler. 1. Presentación de la arquitectura. Agradecimientos. Indice de contenidos [46 diapositivas]

Descubriendo Kepler. 1. Presentación de la arquitectura. Agradecimientos. Indice de contenidos [46 diapositivas] Agradecimientos Descubriendo Kepler Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga A los ingenieros de Nvidia, por compartir ideas, material, diagramas, presentaciones,...

Más detalles

Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs

Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs Técnicas SuperEscalares en la Paralelización de Bibliotecas de Computación Matricial sobre Procesadores Multinúcleo y GPUs Enrique S. Quintana-Ortí quintana@icc.uji.es High Performance Computing & Architectures

Más detalles

Contenidos [62 diapositivas] Málaga, del 15 al 24 de Julio, 2015

Contenidos [62 diapositivas] Málaga, del 15 al 24 de Julio, 2015 Nuevas prestaciones hardware en Kepler IX Curso de verano de la UMA Programación de GPUs con CUDA Contenidos [62 diapositivas] Málaga, del 15 al 24 de Julio, 2015 1. 2. 3. 4. 5. Presentación de la arquitectura

Más detalles

Unidad I Fundamentos de Sistemas Distribuidos. M.C. Juan Carlos Olivares Rojas

Unidad I Fundamentos de Sistemas Distribuidos. M.C. Juan Carlos Olivares Rojas Unidad I Fundamentos de Sistemas Distribuidos M.C. Juan Carlos Olivares Rojas Temario 1.1. Características de un sistema distribuido 1.2. Objetivos de los sistemas distribuidos 1.3. Ventajas y desventajas

Más detalles

UNA NUEVA GENERACIÓN: HÍBRIDOS CPU/GPU. Microprocesadores para Comunicaciones. Paloma Monzón Rodríguez 42217126M

UNA NUEVA GENERACIÓN: HÍBRIDOS CPU/GPU. Microprocesadores para Comunicaciones. Paloma Monzón Rodríguez 42217126M UNA NUEVA GENERACIÓN: HÍBRIDOS CPU/GPU Microprocesadores para Comunicaciones 2010 Paloma Monzón Rodríguez 42217126M Índice 1. Introducción... 3 2. Unidad Central de Procesamiento (CPU)... 4 Arquitectura

Más detalles

Computación de Alta Performance Curso 2008 CLUSTERS

Computación de Alta Performance Curso 2008 CLUSTERS Computación de Alta Performance Curso 2008 Basado en el artículo Cluster computing at a glance. M. Baker, R. Buyya, Software Practice and Experience 29 (6), pp. 551-576, 1999. CÓMO MEJORAR LA PERFORMANCE?

Más detalles

Indice 1. Introducción a la computación en nube (cloud computing)

Indice 1. Introducción a la computación en nube (cloud computing) Tema 9. Centros de datos: computación en nube y organización física Indice 1. Introducción a la computación en nube (cloud computing) 2. Virtualización de recursos: consolidación de servidores 3. Arquitectura

Más detalles

TEMA 37: Arquitecturas Cliente / Servidor. Tipos de cliente. Tipos de Servidor. Clasificación del software.

TEMA 37: Arquitecturas Cliente / Servidor. Tipos de cliente. Tipos de Servidor. Clasificación del software. . TEMA 37: Arquitecturas Cliente / Servidor. Tipos de cliente. Tipos de Servidor. Clasificación del software. Índice 1 INTRODUCCIÓN 2 2 CARACTERÍSTICAS 2 2.1 Características del cliente...2 2.2 Características

Más detalles

UNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA INGENIERÍA EN INFORMÁTICA. ARQUITECTURA DE COMPUTADORES II 19 de junio de 2007

UNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA INGENIERÍA EN INFORMÁTICA. ARQUITECTURA DE COMPUTADORES II 19 de junio de 2007 UNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA INGENIERÍA EN INFORMÁTICA. ARQUITECTURA DE COMPUTADORES II 19 de junio de 2007 Para la realización del presente examen se dispondrá de 2 1/2

Más detalles

Computación Científica de Alto Desempeño

Computación Científica de Alto Desempeño Computación Científica de Alto Desempeño Un acercamiento pragmático (sólo es verdadero aquello que funciona) Edison Montoya Benemérita Universidad Autónoma de Puebla Febrero 4 de 2015 Computación en Paralelo

Más detalles

Computación Cluster y Grid. Computación Cluster y Grid. Cluster Computing

Computación Cluster y Grid. Computación Cluster y Grid. Cluster Computing Cluster Computing 1 Concepto de Cluster Cluster: Sistema de computación basado en hardware estándar conectado por una red dedicada (de altas prestaciones) dedicado a un propósito específico. [Baker00]

Más detalles

Intel XeonPhi Workshop

Intel XeonPhi Workshop Intel XeonPhi Workshop Elena Núñez-González Unidad Informática Científica - CIEMAT Madrid, 11 de Febrero de 2015 Evento Lugar, Fecha Índice Introducción MIC Intel Xeon Phi Arquitectura Intel Xeon Phi Entorno

Más detalles

EL CLUSTER FING: COMPUTACIÓN DE ALTO DESEMPEÑO EN FACULTAD DE INGENIERÍA

EL CLUSTER FING: COMPUTACIÓN DE ALTO DESEMPEÑO EN FACULTAD DE INGENIERÍA EL CLUSTER FING: COMPUTACIÓN DE ALTO DESEMPEÑO EN FACULTAD DE INGENIERÍA SERGIO NESMACHNOW Centro de Cálculo, Instituto de Computación FACULTAD DE INGENIERÍA, UNIVERSIDAD DE LA REPÚBLICA, URUGUAY EL CLUSTER

Más detalles

15. Arquitectura de los multiprocesadores. 16. Multiprocesadores de memoria compartida. 17. Multicomputadores.

15. Arquitectura de los multiprocesadores. 16. Multiprocesadores de memoria compartida. 17. Multicomputadores. UNIDAD TEMÁTICA 5: MULTIPROCESADORES. 15. Arquitectura de los multiprocesadores. 16. Multiprocesadores de memoria compartida. 17. Multicomputadores. 15-1 TEMA 15: ARQUITECTURA DE LOS MULTIPROCESADORES.

Más detalles

CLUSTERS. Antonio Antiñolo Navas ESI-UCLM. Antonio.Antinolo@uclm.es. Profesor: Serafín Benito Santos. Arquitectura e Ingeniería de Computadores

CLUSTERS. Antonio Antiñolo Navas ESI-UCLM. Antonio.Antinolo@uclm.es. Profesor: Serafín Benito Santos. Arquitectura e Ingeniería de Computadores CLUSTERS Antonio Antiñolo Navas Antonio.Antinolo@uclm.es 1 Arquitectura e Ingeniería de Computadores Profesor: Serafín Benito Santos ESI-UCLM Índice 1. Introducción. 2. Clasificación. 3. Ventajas y Desventajas.

Más detalles

Arquitectura de GPUs

Arquitectura de GPUs Arquitectura de GPUs Carlos Bederián, Nicolás Wolovick FaMAF, Universidad Nacional de Córdoba, Argentina 1 de Agosto de 2012 ECAR12@DC.UBA Revisión 3739, 2012-08-02 Introducción Organización GPU: cálculo

Más detalles

Virtualización en procesadores multinúcleo

Virtualización en procesadores multinúcleo Virtualización en procesadores multinúcleo Francisco Triviño García ftrivino@dsi.uclm.es Becario de investigación Presente y Futuro de los Sistemas de Computación Conference title 1 Índice 1. Introducción

Más detalles

Procesamiento de imágenes en GPUs mediante CUDA. I. Introducción. Indice de contenidos

Procesamiento de imágenes en GPUs mediante CUDA. I. Introducción. Indice de contenidos Procesamiento de imágenes en GPUs mediante CUDA Manuel Ujaldón Martínez Nvidia CUDA Fellow Departamento de Arquitectura de Computadores Universidad de Málaga Indice de contenidos 1. Introducción. [2] 2.

Más detalles

Sistemas Multiprocesador de Memoria Compartida Comerciales

Sistemas Multiprocesador de Memoria Compartida Comerciales Sistemas Multiprocesador de Memoria Compartida Comerciales Florentino Eduardo Gargollo Acebrás, Pablo Lorenzo Fernández, Alejandro Alonso Pajares y Andrés Fernández Bermejo Escuela Politécnia de Ingeniería

Más detalles

Fundamentos de Sistemas Operativos

Fundamentos de Sistemas Operativos Fundamentos de Sistemas Operativos Sistemas Informáticos Fede Pérez Índice TEMA Fundamentos de Sistemas Operativos 1. - Introducción 2. - El Sistema Operativo como parte de un Sistema de Computación 2.1

Más detalles

GPU IMPLEMENTATIONS OF SCHEDULING HEURISTICS FOR HETEROGENEOUS COMPUTING ENVIRONMENTS

GPU IMPLEMENTATIONS OF SCHEDULING HEURISTICS FOR HETEROGENEOUS COMPUTING ENVIRONMENTS GPU IMPLEMENTATIONS OF SCHEDULING HEURISTICS FOR HETEROGENEOUS COMPUTING ENVIRONMENTS MAURO CANABÉ SERGIO NESMACHNOW Centro de Cálculo, Facultad de Ingeniería Universidad de la República, Uruguay GPU IMPLEMENTATIONS

Más detalles

Tema: Historia de los Microprocesadores

Tema: Historia de los Microprocesadores Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Historia de los Microprocesadores 1 Contenidos La década de los

Más detalles

Mejorando el desempeño de una red Gigabit Ethernet en un cluster Linux

Mejorando el desempeño de una red Gigabit Ethernet en un cluster Linux Mejorando el desempeño de una red Gigabit Ethernet en un cluster Linux Raúl Hormazábal y Mario Medina Depto. Ing. Eléctrica Universidad de Concepción Raúl Hormazábal Autores Ing. Civil Electrónico UdeC

Más detalles

Capítulo 5. Sistemas operativos. Autor: Santiago Felici Fundamentos de Telemática (Ingeniería Telemática)

Capítulo 5. Sistemas operativos. Autor: Santiago Felici Fundamentos de Telemática (Ingeniería Telemática) Capítulo 5 Sistemas operativos Autor: Santiago Felici Fundamentos de Telemática (Ingeniería Telemática) 1 Sistemas operativos Definición de Sistema Operativo Partes de un Sistema Operativo Servicios proporcionados:

Más detalles

CAR. http://acarus.uson.mx/cursos2013/car.htm

CAR. http://acarus.uson.mx/cursos2013/car.htm CAR http://acarus.uson.mx/cursos2013/car.htm Sistemas de CAR en la UNISON Responsable : María del Carmen Heras Sánchez Asesores Técnicos : Aracely Dzul Campos Daniel Mendoza Camacho Yessica Vidal Quintanar

Más detalles

INFORMACIÓN TÉCNICA ACERCA DE TOSHIBA Y LA TECNOLOGÍA MÓVIL. Toshiba y la tecnología móvil Intel Centrino Duo para empresas

INFORMACIÓN TÉCNICA ACERCA DE TOSHIBA Y LA TECNOLOGÍA MÓVIL. Toshiba y la tecnología móvil Intel Centrino Duo para empresas Toshiba y la tecnología móvil Intel Centrino Duo para empresas En el mundo empresarial actual, el ordenador portátil es la herramienta móvil esencial tanto para la productividad como para las comunicaciones.

Más detalles

Aceleradores gráficos. Su impacto en el bus del sistema.

Aceleradores gráficos. Su impacto en el bus del sistema. Aceleradores gráficos. Su impacto en el bus del sistema. Conceptos básicos Controladora de video tradicional en modo gráfico Buffer de video en placas ISA se ubica en el rango de posiciones de memoria

Más detalles

CLUSTER FING: ARQUITECTURA Y APLICACIONES

CLUSTER FING: ARQUITECTURA Y APLICACIONES CLUSTER FING: ARQUITECTURA Y APLICACIONES SERGIO NESMACHNOW Centro de Cálculo, Instituto de Computación FACULTAD DE INGENIERÍA, UNIVERSIDAD DE LA REPÚBLICA, URUGUAY CONTENIDO Introducción Clusters Cluster

Más detalles

Linux Week PUCP. Computación de Alto Rendimiento en Linux. rmiguel@senamhi.gob.pe

Linux Week PUCP. Computación de Alto Rendimiento en Linux. rmiguel@senamhi.gob.pe Linux Week PUCP 2006 Computación de Alto Rendimiento en Linux Richard Miguel San Martín rmiguel@senamhi.gob.pe Agenda Computación Científica Computación Paralela High Performance Computing Grid Computing

Más detalles

Clusters en Linux. * Jorge Castellanos - jorcas@cantv.net ** Julio Ortega - roliverio@cantv.net. * FACYT-UC Computación ** IUPSM Sistemas

Clusters en Linux. * Jorge Castellanos - jorcas@cantv.net ** Julio Ortega - roliverio@cantv.net. * FACYT-UC Computación ** IUPSM Sistemas Clusters en Linux * Jorge Castellanos - jorcas@cantv.net ** Julio Ortega - roliverio@cantv.net * FACYT-UC Computación ** IUPSM Sistemas www.vaslibre.org.ve Agenda Motivación Definiciones Cluster Beowulf

Más detalles

Sistemas de Operación II

Sistemas de Operación II Sistemas de Operación II Procesos en Sistemas Distribuidos Prof. Yudith Cardinale Abril-Julio 2012 Contenido Hilos en Sistemas Distribuidos Clientes Servidores Anexo: Virtualización 2 Procesos e hilos

Más detalles

TEMA 4: SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) BLOQUE 2 Arquitecturas de computación paralela

TEMA 4: SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) BLOQUE 2 Arquitecturas de computación paralela TEMA 4: SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) BLOQUE 2 Arquitecturas de computación paralela 2 CONTENIDOS DE LA UNIDAD 4.4 Diseño de arquitecturas de memoria compartida y compartida-distribuida.

Más detalles

Arquitecturas de Hardware en Sistemas Distribuidos.

Arquitecturas de Hardware en Sistemas Distribuidos. Universidad Simón Bolívar Departamento de Computación y T. I Sistemas de Operación II CI-4821 Arquitecturas de Hardware en Sistemas Distribuidos. Prof. Yudith Cardinale Abril Julio 2012 Definición de Sistemas

Más detalles

CLOUD AND SKY COMPUTING

CLOUD AND SKY COMPUTING Universidad Simón Bolívar Sistemas de Operación III (CI-4822) Septiembre Diciembre 2013 CLOUD AND SKY COMPUTING Carlos Gómez Pedro Romero TEMAS Cloud Computing Historia Concepto Características Arquitectura

Más detalles

EVALUACIÓN COMPARADA DEL RENDIMIENTO DEL PROCESADOR INTEL 5570 (NEHALEM)

EVALUACIÓN COMPARADA DEL RENDIMIENTO DEL PROCESADOR INTEL 5570 (NEHALEM) EVALUACIÓN COMPARADA DEL RENDIMIENTO DEL PROCESADOR INTEL 5570 (NEHALEM) Carlos Bernal, Ana Silva, Marceliano Marrón, Juan Antonio Ortega, Claudio J. Arjona Área de HPC Centro Informático Científico de

Más detalles

EXPEDIENTE: 2/2015 ADQUISICIÓN E INSTALACIÓN DE INFRAESTRUCTURA CIENTÍFICA Y TECNOLÓGICA PARA CÉNITS PLIEGO DE PRESCRIPCIONES TÉCNICAS

EXPEDIENTE: 2/2015 ADQUISICIÓN E INSTALACIÓN DE INFRAESTRUCTURA CIENTÍFICA Y TECNOLÓGICA PARA CÉNITS PLIEGO DE PRESCRIPCIONES TÉCNICAS EXPEDIENTE: 2/2015 ADQUISICIÓN E INSTALACIÓN DE INFRAESTRUCTURA CIENTÍFICA Y TECNOLÓGICA PARA CÉNITS PLIEGO DE PRESCRIPCIONES TÉCNICAS PLIEGO DE PRESCRIPCIONES TÉCNICAS. EXPTE 2/2015 Adquisición e instalación

Más detalles

Contenidos. Sistemas operativos Tema 3: Estructura del sistema operativo. Componentes típicos de un SO. Gestión de procesos.

Contenidos. Sistemas operativos Tema 3: Estructura del sistema operativo. Componentes típicos de un SO. Gestión de procesos. Contenidos Sistemas operativos Tema 3: Estructura del sistema operativo Componentes típicos del SO Servicios del SO Llamadas al sistema Programas del sistema El núcleo o kernel Modelos de diseño del SO

Más detalles

Redes de Altas Prestaciones

Redes de Altas Prestaciones Redes de Altas Prestaciones TEMA 3 Redes SAN -Alta disponibilidad -Sistemas Redundantes -Curso 2010 Redes de Altas Prestaciones - Indice Conceptos Componentes de un SAN Términos más utilizados Topología

Más detalles

BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo

BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo - Trabajo de ampliación. BUSES. - 1 INDICE 1. Introducción 2. Integrated Drive Electronics (IDE) (1986) 3. Universal Serial Bus (USB) (1996) 4.

Más detalles

ARQUITECTURA DE RED PARA SERVICIOS DE BASE DE DATOS

ARQUITECTURA DE RED PARA SERVICIOS DE BASE DE DATOS ARQUITECTURA DE RED PARA SERVICIOS DE BASE DE DATOS 2 INTRODUCCIÓN El marco general de la infraestructura de Hardware y Software, da inicio al proceso de alfabetización tecnológica en aspectos relacionados

Más detalles

Evaluación del rendimiento de procesadores Intel Nehalem. Modelos x7550, x5670 y x5570

Evaluación del rendimiento de procesadores Intel Nehalem. Modelos x7550, x5670 y x5570 Evaluación del rendimiento de procesadores Intel Nehalem. Modelos x7550, x5670 y x5570 Juan Carlos Fernández Rodríguez. Área de HPC. Centro Informático Científico de Andalucía (CICA) Junta de Andalucía

Más detalles

Sistemas de Operación II

Sistemas de Operación II Sistemas de Operación II Procesos en Sistemas Distribuidos Prof. Carlos Figueira Basado en material de Yudith Cardinale, Mariela Curiel (USB) Andrew Tanembaum y Marteen van Steen Contenido Clientes Servidores

Más detalles

PROGRAMACIÓN AVANZADA DE GPUs PARA APLICACIONES CIENTÍFICAS

PROGRAMACIÓN AVANZADA DE GPUs PARA APLICACIONES CIENTÍFICAS Grupo de Ing. Electrónica aplicada a Espacios INteligentes y TRAnsporte Área Audio-Visual PROGRAMACIÓN AVANZADA DE GPUs PARA APLICACIONES CIENTÍFICAS Torrevieja (Alicante) Del 19 al 22 de Julio Álvaro

Más detalles

No se requiere que los discos sean del mismo tamaño ya que el objetivo es solamente adjuntar discos.

No se requiere que los discos sean del mismo tamaño ya que el objetivo es solamente adjuntar discos. RAIDS MODO LINEAL Es un tipo de raid que muestra lógicamente un disco pero se compone de 2 o más discos. Solamente llena el disco 0 y cuando este está lleno sigue con el disco 1 y así sucesivamente. Este

Más detalles

Módulo: Modelos de programación para Big Data

Módulo: Modelos de programación para Big Data Program. paralela/distribuida Módulo: Modelos de programación para Big Data (título original: Entornos de programación paralela basados en modelos/paradigmas) Fernando Pérez Costoya Introducción Big Data

Más detalles

Unidad 1: Conceptos generales de Sistemas Operativos.

Unidad 1: Conceptos generales de Sistemas Operativos. Unidad 1: Conceptos generales de Sistemas Operativos. Tema 3: Estructura del sistema operativo. 3.1 Componentes del sistema. 3.2 Servicios del sistema operativo. 3.3 Llamadas al sistema. 3.4 Programas

Más detalles

Almacenamiento magnético, 4

Almacenamiento magnético, 4 Almacenamiento magnético, 4 RAID (1) o R.edundant o A.rray o I.nexpensive (I.ndependent) o D.isk Agrupación redundante de discos baratos RAID (2) o Años 80 o Los sistemas de disco se habían ya convertido

Más detalles

Tecnología de la Información y las Comunicaciones. Colegio Bosque Del Plata. UNIDAD 6 Hardware Procesador y Unidades de Almacenamiento.

Tecnología de la Información y las Comunicaciones. Colegio Bosque Del Plata. UNIDAD 6 Hardware Procesador y Unidades de Almacenamiento. Colegio Bosque Del Plata Tecnología de la Información y las Comunicaciones UNIDAD 6 Hardware Procesador y Unidades de Almacenamiento. E-mail: garcia.fernando.j@gmail.com Profesor: Fernando J. Garcia Ingeniero

Más detalles

CONTENIDO. Capítulo 1. Capítulo 3. Capítulo 2. Contenido

CONTENIDO. Capítulo 1. Capítulo 3. Capítulo 2. Contenido CONTENIDO Sobre el autor 4 Prólogo 5 El libro de un vistazo 8 Introducción 14 Capítulo 1 INTRODUCCIÓN Estructura básica de la computadora 16 El microprocesador 16 La memoria 17 Los buses 18 Controladoras

Más detalles

FUNDAMENTOS DE INFORMATICA

FUNDAMENTOS DE INFORMATICA FUNDAMENTOS DE INFORMATICA TEMAS QUE SE TRATARÁN: Arquitectura Interna Sistemas Operativos Programación en Visual Basic Bases de Datos Redes e Internet 1 FUNDAMENTOS DE INFORMATICA Tema 1: Arquitectura

Más detalles

Memoria Principal. Departamento de Arquitectura de Computadores

Memoria Principal. Departamento de Arquitectura de Computadores Memoria Principal Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características

Más detalles

CURSOS DE VERANO 2014

CURSOS DE VERANO 2014 CURSOS DE VERANO 2014 CLOUD COMPUTING: LA INFORMÁTICA COMO SERVICIO EN INTERNET LA PLATAFORMA GOOGLE CLOUD PLATFORM. GOOGLE APP ENGINE Pedro A. Castillo Valdivieso Universidad de Granada http://bit.ly/unia2014

Más detalles

Chipsets página 1 CONJUNTO DE CHIPS PARA SOCKET 7

Chipsets página 1 CONJUNTO DE CHIPS PARA SOCKET 7 Chipsets página 1 El conjunto de chips, o chipset, es un elemento formado por un determinado número de circuitos integrados en el que se han incluido la mayoría de los componentes que dotan a un ordenador

Más detalles

COMPUTADORES MULTINUCLEO. Stallings W. Computer Organization and Architecture 8ed

COMPUTADORES MULTINUCLEO. Stallings W. Computer Organization and Architecture 8ed COMPUTADORES MULTINUCLEO Stallings W. Computer Organization and Architecture 8ed Computador multinucleo Un computador multinúcleocombina dos o mas procesadores (llamados núcleos) en una única pieza de

Más detalles

Ejemplos de optimización para Kepler. 1. Balanceo dinámico de la carga. Contenidos de la charla [18 diapositivas]

Ejemplos de optimización para Kepler. 1. Balanceo dinámico de la carga. Contenidos de la charla [18 diapositivas] Ejemplos de optimización para Kepler Manuel Ujaldón Nvidia CUDA Fellow Dpto. Arquitectura de Computadores Universidad de Málaga Contenidos de la charla [18 diapositivas] 1. Balanceo dinámico de la carga.

Más detalles

INDICE Prologo Capitulo 0. Guía del lector Primera parte: antecedentes Capitulo 1. Introducción a los computadores

INDICE Prologo Capitulo 0. Guía del lector Primera parte: antecedentes Capitulo 1. Introducción a los computadores INDICE Prologo XVII Capitulo 0. Guía del lector 1 0.1. organización del libro 2 0.2. orden de presentación de los temas 3 0.3. recursos en Internet y en la Web 4 Primera parte: antecedentes 7 Capitulo

Más detalles

III. INTRODUCCIÓN AL CLOUD COMPUTING

III. INTRODUCCIÓN AL CLOUD COMPUTING III. INTRODUCCIÓN AL CLOUD COMPUTING Definición (I) Qué es el cloud computing? Nuevo paradigma de computación distribuida Provee un servicio de acceso a recursos computacionales: servidores, almacenamiento,

Más detalles

Procesador Intel Core 2 Extreme de 4 núcleos Traducción de Textos Curso 2007/2008

Procesador Intel Core 2 Extreme de 4 núcleos Traducción de Textos Curso 2007/2008 Procesador Intel Core 2 Traducción de Textos Curso 2007/2008 Versión Cambio 0.9RC Revisión del texto 0.8 Traducido el octavo párrafo 0.7 Traducido el séptimo párrafo Autor: Rubén Paje del Pino i010328

Más detalles

Instituto Tecnológico Argentino Técnico en Hardware de PC Plan THP2A03B

Instituto Tecnológico Argentino Técnico en Hardware de PC Plan THP2A03B Instituto Tecnológico Argentino Técnico en Hardware de PC Plan THP2A03B Reservados los Derechos de Propiedad Intelectual Tema: Procesadores AMD Archivo: CAP2A03BTHP0335.doc Clase Nº: 35 Versión: 1.1 Fecha:

Más detalles

Autor: Alejandro Furfaro

Autor: Alejandro Furfaro 1971 4004: Primer microprocesador de intel. Pontenció las calculadoras. Características: Bus de datos de 4 bits Espacio de direccionamiento: 32768 bits de ROM 5120 bits de RAM. 16 ports de entrada (de

Más detalles

Sistemas Operativos. Tema 1. Arquitectura Básica de los Computadores

Sistemas Operativos. Tema 1. Arquitectura Básica de los Computadores Sistemas Operativos. Tema 1 Arquitectura Básica de los Computadores http://www.ditec.um.es/so Departamento de Ingeniería y Tecnología de Computadores Universidad de Murcia Sistemas Operativos. Tema 1 Arquitectura

Más detalles

Sistemas operativos: una visión aplicada. Capítulo 12 Estudio de casos: Windows-NT

Sistemas operativos: una visión aplicada. Capítulo 12 Estudio de casos: Windows-NT Sistemas operativos: una visión aplicada Capítulo 12 Estudio de casos: Windows-NT Contenido Introducción Principios de diseño de Windows NT Arquitectura de Windows NT El núcleo de Windows NT Subsistemas

Más detalles

Unidad 1: Conceptos generales de Sistemas Operativos.

Unidad 1: Conceptos generales de Sistemas Operativos. Unidad 1: Conceptos generales de Sistemas Operativos. Tema 2: Estructura de los sistemas de computación. 2.1 Funcionamiento de los sistemas de computación. 2.2 Ejecución de instrucciones e interrupciones

Más detalles

Efectos de los dispositivos de Capa 2 sobre el flujo de datos 7.5.1 Segmentación de la LAN Ethernet

Efectos de los dispositivos de Capa 2 sobre el flujo de datos 7.5.1 Segmentación de la LAN Ethernet 7.5 Efectos de los dispositivos de Capa 2 sobre el flujo de datos 7.5.1 Segmentación de la LAN Ethernet 1 2 3 3 4 Hay dos motivos fundamentales para dividir una LAN en segmentos. El primer motivo es aislar

Más detalles

Estudio de utilización efectiva de procesadores vectoriales

Estudio de utilización efectiva de procesadores vectoriales Universidad de Las Palmas de Gran Canaria Estudio de utilización efectiva de procesadores vectoriales Proyecto de Fin de Carrera Ingeniería en Informática Laura Autón García Tutores: Francisca Quintana

Más detalles

Sistemas Operativos Distribuidos. Introducción

Sistemas Operativos Distribuidos. Introducción Introducción Contenido del tema Definición de sistema distribuido. Ventajas y desventajas de los sistemas distribuidos. Modelos de computación distribuida. Objetivos de un sistema distribuido. Arquitectura

Más detalles

Arquitecturas y programación de procesadores gráficos. Nicolás Guil Mata Dpto. de Arquitectura de Computadores Universidad de Málaga

Arquitecturas y programación de procesadores gráficos. Nicolás Guil Mata Dpto. de Arquitectura de Computadores Universidad de Málaga Arquitecturas y programación de procesadores gráficos Dpto. de Arquitectura de Computadores Universidad de Málaga Indice Arquitectura de las GPUs Arquitectura unificada Nvidia: GT200 Diagrama de bloques

Más detalles

Tema 1. Introducción a los Sistemas Paralelos y a la Programación Paralela

Tema 1. Introducción a los Sistemas Paralelos y a la Programación Paralela Tema 1. Introducción a los Sistemas Paralelos y a la Programación Paralela Programación Paralela Depto. de Lenguajes y Sistemas Informáticos Universidad de Granada Contenidos 1. Motivación y aspectos de

Más detalles

Modulo III. Multiprocesadores

Modulo III. Multiprocesadores Arquitectura e Ingeniería a de Computadores Modulo III. Multiprocesadores Tema 8. Coherencia. Consistencia. Sincronización. Lección 12 L12. Tendencias actuales y ejemplos 2 Esquema Tendencias actuales

Más detalles

Definición. Utilidad. Utilidad de una red 10/04/2015. Dos o más computadoras conectadas entre sí.

Definición. Utilidad. Utilidad de una red 10/04/2015. Dos o más computadoras conectadas entre sí. Definición Dos o más computadoras conectadas entre sí. Utilidad de una red Compartir recursos Archivos Impresoras Servicios Mensajería electrónica Correo Teleconferencia Salas de charla La administración

Más detalles

TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO

TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO 1.1 Introducción Los ordenadores necesitan para su funcionamiento programas. Sin un programa un ordenador es completamente inútil. Para escribir

Más detalles

Familia de Windows Server 2003

Familia de Windows Server 2003 Familia de Windows Server 2003 Windows Server 2003 está disponible en cuatro ediciones. Cada edición se ha desarrollado para una función de servidor específica, como se describe en la tabla siguiente:

Más detalles

Mendieta. Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC WHPC13

Mendieta. Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC WHPC13 Mendieta Carlos Bederián bc@famaf.unc.edu.ar IFEG-CONICET, FaMAF-UNC 1 Antes que nada ssh user@200.16.18.210 2 Especificaciones - Nodo Supermicro 1027GR-TRF 1U de altura Dual socket 2011 Fuentes de 1820W

Más detalles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles Organización del Computador 1 Máquina de von Neumann Jerarquía de Niveles Inicios de la computación Turing y Church sientan las bases teóricas de la computación Máquina de Turing Máquina teórica compuesta

Más detalles

UNIVERSIDAD DEL VALLE DE MÉXICO PROGRAMA DE ESTUDIO DE LICENCIATURA PRAXIS MES XXI

UNIVERSIDAD DEL VALLE DE MÉXICO PROGRAMA DE ESTUDIO DE LICENCIATURA PRAXIS MES XXI UNIVERSIDAD DEL VALLE DE MÉXICO PROGRAMA DE ESTUDIO DE LICENCIATURA PRAXIS MES XXI NOMBRE DE LA ASIGNATURA: SUPERCÓMPUTO FECHA DE ELABORACIÓN: ENERO 2005 ÁREA DEL PLAN DE ESTUDIOS: AS ( ) AC ( ) APOBL

Más detalles

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015

Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 Anexo A. Partida 1 Laboratorio Nacional de Cómputo de Alto Desempeño: Fortalecimiento de la Infraestructura 2015 CLUSTER LANCAD 1 El bien a adquirir se describe a continuación y consiste de un cúmulo de

Más detalles

Computación paralela y entornos heterogéneos

Computación paralela y entornos heterogéneos Curso 2004/05 CIENCIAS Y TECNOLOGÍAS/23 I.S.B.N.: 84-7756-662-3 LUZ MARINA MORENO DE ANTONIO Computación paralela y entornos heterogéneos Director FRANCISCO ALMEIDA RODRÍGUEZ SOPORTES AUDIOVISUALES E INFORMÁTICOS

Más detalles

Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica

Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica Definición de computador Máquina electrónica de propósito general utilizada para procesar información El computador moderno se

Más detalles

Linux Clusters Gilberto Diaz gilberto@ula.ve Centro de Cálculo Científico Universidad de Los Andes Mérida - Venezuela

Linux Clusters Gilberto Diaz gilberto@ula.ve Centro de Cálculo Científico Universidad de Los Andes Mérida - Venezuela Linux s Gilberto Diaz gilberto@ula.ve Centro de Cálculo Científico Universidad de Los Andes Mérida - Venezuela Eterna necesidad Desde la invención de las computadoras el hombre constantemente ha mantenido

Más detalles

Arquitectura de routers Cómo funcionan los routers? + introducción al scheduling

Arquitectura de routers Cómo funcionan los routers? + introducción al scheduling Arquitectura de routers Cómo funcionan los routers? + introducción al scheduling Area de Ingeniería Telemática http://www.tlm.unavarra.es Redes 4º Ingeniería Informática Hoy... 1. Introducción a las redes

Más detalles