TEMA 4 SÍNTESIS DE FILTROS PASIVOS. 4.1 Introducción

Transcripción

1 TEMA 4 SÍNTESIS DE FILTROS PASIVOS 4. Introducción Ete capítulo e dedica al dieño de filtro paivo. Dejando aparte la dicuión emi-filoófica obre lo que e un circuito paivo o un circuito activo, diremo aquí que filtro paivo (lineale e invariante en el tiempo) on aquello contituido por agrupacione de reitencia, condenadore, bobina, y quizá algún tranformador. Por ete motivo, e le uele llamar también filtro RLC. Eto filtro on, cronológicamente, lo primero que e dearrollaron, ya que a principio del iglo XX no exitían elemento activo, o eto eran muy caro y voluminoo. Por ete motivo, gran parte de la teoría cláica de filtro etá dearrollada apuntando directa o indirectamente a la realización RLC. La utilización de má de un tipo de elemento (R, L, C) e necearia para obtener funcione de tranferencia V-V ó I-I que tengan comportamiento dinámico. La utilización ólo de reitencia y condenadore (o ólo reitencia y bobina) no permite la obtención de funcione de tranferencia con polo complejo. Lo polo complejo (factore de calidad alto) on neceario para obtener buena caracterítica de filtrado (rápida tranicione de magnitud). La utilización de ólo bobina y condenadore no permite obtener polo fuera del eje imaginario, por lo que ería impoible realizar. Todo ello con valore poitivo. Eto uele etar aumido, pero por i acao. 4 - Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI funcione de tranferencia aintóticamente etable. Por eto motivo, lo filtro paivo deben emplear (alvo cao particulare muy imple) imultáneamente elemento R, L y C. La utilización de reitencia viene ademá impueta en cierta manera por la impedancia reitiva (o parcialmente reitiva) que preentan la mayoría de la fuente de eñal o generadore (por ejemplo un micrófono, una antena, o una línea de tranmiión) y de la impedancia de entrada de alguno elemento de carga o actuadore (por ejemplo un altavoz, una antena o una línea de tranmiión). Eto elemento (fuente de excitación con u impedancia de alida, y elemento de carga con u impedancia de entrada ) on parte del circuito en todo lo cao, y por tanto, exitirán componente reitiva en el mimo. Durante el dearrollo de la técnica de implementación e frecuente también, por motivo que comentaremo a continuación, limitar la utilización de elemento reitivo a eto punto: reitencia de alida del generador, y reitencia de carga, de manera que el filtro RLC etá contituido, como e muetra en la Fig. 4., por un generador con reitencia de alida, una bipuerta LC (que contiene únicamente bobina y condenadore, y quizá algún tranformador) y una reitencia de carga. La razón por la que e conideran la reitencia de fuente y de carga, ya e ha dicho: porque normalmente etán ahí en lo cao reale. I R V S S V V R L Bipuerta LC(M) (in pérdida) I Figura 4.: Filtro paivo RLC baado en una bipuerta LC(M) doblemente terminada.. En eta aignatura no limitaremo al etudio de filtro LC doblemente terminado: e decir, con reitencia de fuente y de carga. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4 -

2 4. Introducción La razone por la que (idealmente) la bipuerta contiene únicamente elemento reactivo on varia. En primer lugar, la auencia de elemento reitivo (aparte de lo inevitable paráito) hace que no e diipe ninguna potencia dentro de la bipuerta. Eto e extremadamente importante en filtro paivo, en lo que no hay amplificación (dede el punto de vita energético), y en lo que frecuentemente e trabaja con eñale de muy poca potencia (p.e. recepción de radiotranmiione). Ademá, lo elemento reactivo no introducen ruido electrónico (la reitencia y lo elemento activo í), aunque ete factor e poco ignificativo en general. Eto do factore (la conervación de la energía de la eñale, y el no añadir energía a la eñal de ruido, amba circuntancia circuncrita al interior de la bipuerta) favorecen la conecución de mayore relacione de potencia eñal-ruido, algo deeable iempre. Una egunda razón, quizá má importante que la anterior, e que, al no haber diipación de potencia dentro de la bipuerta, bajo cierta circuntancia en la que e produzca una tranmiión de potencia máxima (cero de reflexión: reflexión de potencia nula en la puerta de entrada), e tiene la certeza de que la magnitud de la función de tranferencia tiene un máximo con repecto a cualquier parámetro del filtro (encillamente porque e impoible que e produzca mayor pao de potencia), lo que ignifica que la enibilidad (uniparamétrica de primer orden) erá nula con repecto al valor de cualquiera de lo elemento de la bipuerta o de la reitencia terminale. Aunque, como e obvio, eto no ignifique realmente que la enibilidad ea nula con repecto a lo valore de lo elemento (la enibilidad real e multiparamétrica y de orden uperior ya que la magnitud dependerá normalmente de todo lo elemento y de forma no lineal), í ignifica en general que la enibilidad e muy baja entorno a lo cero de reflexión, ituado en la banda paante, en la que el rizado uele er pequeño, y donde má importante uelen er la variacione. De todo eto reulta que lo filtro RLC dieñado 4-3 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI iguiendo lo procedimiento adecuado tienen una magnífica caracterítica de enibilidad. Aunque la abrumadora mayoría de lo filtro empleado actualmente no on filtro paivo 3, el etudio de éto e eencial por lo iguiente motivo. En primer lugar porque eto filtro iguen iendo utilizado en alguno contexto en lo que la utilización de filtro activo e inviable o muy difícil. En general eto contexto etán relacionado con eñale de alta frecuencia y/o baja potencia, ituacione en la que la limitacione frecuenciale de lo elemento activo comune y/o la menor relación eñal-ruido derivada de la utilización de lo mimo reultaría en peore pretacione y/o mayor cote. En egundo lugar, porque una elevadíima proporción de lo filtro activo empleado actualmente, obre todo aquello de un orden relativamente alto (digamo que de orden 6 o uperior), e realizan iguiendo técnica de emulación activa de ecalera paiva RLC, de manera que e aprovechen de alguna manera la excelente caracterítica de enibilidad de eto filtro paivo. Aunque la emulacione activa no tendrán neceariamente un máximo de magnitud en lo cero de reflexión, i tendrán en general enibilidad de primer orden nula. Por tanto, el dieño de filtro (tanto activo como paivo) requiere un buen conocimiento de la técnica de dieño de filtro paivo RLC. Una razón adicional, i e quiere de poco peo dede el punto de vita de aplicación pero de gran calado dede un punto de vita pedagógico y práctico e que el aentamiento de concepto que reulta del etudio de lo filtro paivo facilita enormemente el aprendizaje de la técnica de dieño de filtro activo. Ante de entrar en materia, conviene hacer alguna aclaracione obre lo término o expreione empleado habitualmente para referire a lo fil- 3. La razone por la que lo filtro activo han utituido gradualmente a lo filtro paivo en la mayoría de lo contexto la dejaremo para un tema poterior. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-4

3 4. Introducción tro paivo, la upoicione que normalmente etén inherente, y u ignificado. Ya hemo dicho que por filtro paivo (LTI) uele entendere un filtro que emplea elemento RLC (todo 4 ello, no un ubconjunto) y quizá algún tranformador. Que ademá la reitencia e emplean ólo como elemento terminale (reitencia de fuente y de carga) de una bipuerta LC que por tanto contiene ólo bobina y condenadore (y quizá algún tranformador) como refleja la Fig. 4.. Habitualmente, egún el contexto, y obre todo cuando e etá penando en filtro orientado a atifacer epecificacione de magnitud 5 (porque la repueta de fae no e importante o porque e deja para un ajute poterior mediante ecualizadore de fae), e habitual también aumir que la etructura interna de la bipuerta LC e la de una ecalera, como muetra la Fig. 4.. En eto contexto e frecuente por tanto utilizar como inónimo filtro paivo, filtro RLC, filtro LC doblemente terminado, y también, y eta e la novedad, filtro ecalera LC (doblemente terminado) 6. Se ha querido remarcar eto porque el que la bipuerta LC tenga o no etructura de ecalera tiene implicacione importante. En particular, i la etructura e de ecalera, como e verá, lo cero de tranmiión no pueden I V V I Figura 4.: Etructura general de una bipuerta (LC) en ecalera. 4. Dejemo a un lado el cao imple de un filtro de primer orden, o lo cao poco habituale de filtro con todo u polo reale. 5. Sería má exacto decir epecificacione de magnitud con todo u cero de tranmiión en el eje imaginario, pero eto también uele etar aumido al meno en el contexto de utilización de aproximacione cláica de magnitud. 6. El hecho de que la aproximacione cláica tengan todo u cero de tranmiión y de reflexión en el eje imaginario, y la propia ecuación de Feldtkeller y la introducción de la función caracterítica, tienen una relación directa con la pretenión implícita de utilizar circuito ecalera LC para realizar la funcione. 4-5 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI etar en otro itio que en el eje imaginario. Eto no e un problema para la aproximacione (cláica) de magnitud, pero í impide la realización de cualquier otro tipo de filtro con cero de tranmiión con parte real, entre ello la de cualquier función paa-todo (ecualizadore de fae). Puede por tanto interpretare (i e aume que la etructura interna de la bipuerta iempre e de ecalera) que lo filtro paivo no pueden utilizare para realizar funcione paa-todo. Como e verá en la última pregunta del tema, la utilización de bipuerta LC (con etructura diferente a la de ecalera) permite realizar cualquier función paa-todo, y por tanto cualquier ecualizador de fae, y ademá con una caracterítica de impedancia de entrada que permiten concatenarla directamente con lo filtro ecalera empleado para moldear la magnitud de la eñale. Ahora, entrando ya en materia, y teniendo ya en mente el objetivo de dearrollar técnica que permitan dar el pao dede una función de tranferencia a un circuito LC doblemente terminado que preente dicha función de tranferencia, diremo que erá neceario realizar, entre otro, lo iguiente pao fundamentale: a) obtener, a partir de la función de tranferencia, y tra elegir uno valore de reitencia terminale 7, una decripción funcional de la bipuerta LC que neceitamo, normalmente en forma de parámetro de impedancia y/o admitancia. b) a partir de la decripción funcional de la bipuerta, y tra comprobar que dicha epecificacione on realizable, obtener la decripción a nivel eléctrico de la mima: u topología y lo valore de lo elemento. La realización del egundo pao e un proceo relativamente complejo, que e fundamenta en la técnica de realización de inmitancia 8 LC. Por 7. Éto pueden venir impueto por el contexto de aplicación del filtro. Si e pretende no uar tranformadore, también puede haber cierta retriccione a lo valore de la reitencia terminale (en particular a la relación entre amba) dependiendo de la función de tranferencia (de la aproximación matemática y del orden). Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-6

4 4. Monopuerta ete motivo, comenzaremo por lo fácil, dedicándono a la condicione de realizabilidad y técnica de realización de inmitancia. 4. Monopuerta Independientemente de que la inmitancia eté iendo medida en un circuito má complejo, normalmente en nuetro cao una bipuerta, dede el punto de vita de la medición de la inmitancia el circuito e iempre una monopuerta 9. Naturalmente habrá que epecificar lo terminale del circuito entre lo que e realiza la medición, y también (y eto e frecuente olvidarlo) la condicione en la que éta e realiza en lo referente a la condicione de carga de la otra puerta Caracterización de monopuerta La monopuerta e caracterizan por u inmitancia, e decir, por u impedancia o u admitancia, normalmente expreada (en nuetro contexto) como una función racional de la variable compleja, o como un conjunto de cero y polo de la mima (incluyendo en eto conjunto lo eventuale cero y polo en infinito) y alguna información que permita etablecer la contante multiplicativa de la función racional. Nótee que la caracterización de una monopuerta por u impedancia o por u admitancia e equivalente, pue on funcione invera. Cualquier monopuerta que ea realizable (y por tanto cualquiera que exita fíicamente) preentará imultáneamente impedancia y admitancia, lo que quiere decir que la realizabilidad de una y otra etán neceariamente unida. Si 8. Inmitancia: función de punto, e decir, impedancia ó admitancia de una monopuerta. 9. Lo circuito no on monopuerta, bipuerta, etc, ino que on interpretado por el obervador como una coa u otra egún la circuntancia. 0. Si cambiamo la condicione de carga de alguna puerta, etamo cambiando el circuito, y por tanto cambia en general la inmitancia medida. 4-7 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI cierta impedancia e realizable, la admitancia aociada también lo erá, y vicevera. Por tanto, (en monopuerta) la condicione que puedan etablecere para lo polo y para lo cero de la funcione de inmitancia deben er inditinguible, ya que lo polo de una on lo cero de la otra y vicevera. 4.. Realizabilidad Por realizabilidad entendemo la poibilidad de realizar. Evidentemente, eto e aplica a la conideración de i e o no poible realizar circuito que cumplan cierta epecificacione. En nuetro cao, i e o no poible realizar circuito con una cierta inmitancia. Naturalmente, y eto e algo que podría paare por alto, la realizabilidad o no de cierta función de inmitancia dependerá de lo elemento con lo que contemo para realizar el circuito. Por coniguiente, el concepto de realizabilidad debe ir iempre aociado, de forma explícita o aumida, a un conjunto de primitiva eléctrica (tipo de elemento). En nuetro contexto de circuito lineale invariante en el tiempo de parámetro concentrado, y a partir de la forma epecial del Teorema de Tellegen (que no e má que el planteamiento matemático del principio de conervación de la energía en el circuito eléctrico), pueden etablecere la iguiente condicione de realizabilidad. (ver apéndice A.4.) 4... Realizabilidad RLC Una función de inmitancia F ( ) e realizable RLC i y ólo i F ( ) e una función racional-real real-poitiva. Eto no aporta mucho i no definimo lo que e una función racional real real-poitiva. Una función F ( ) e una función racional real real-poitiva i y ólo i: a) e una función racional real, y ademá. La incluión o no de tranformadore en el conjunto de primitiva eléctrica no altera la condicione de realizabilidad de monopuerta, por lo que eta ección también podría titulare Realizabilidad RLCM. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-8

5 4. Monopuerta b) e una función real poitiva. Ahora no vemo obligado a definir lo que e una función racional real y lo que e una función real poitiva. a) Una función F ( ) e una función racional real i y ólo i e una función racional con coeficiente reale. E decir, i y ólo i F ( ) m a j j j 0 n con b i i i 0 a j R, j 0,, m b i R, i 0,, n (4.) Claramente, eto tiene como conecuencia que para cualquier valor real de la variable, la función e real. b) Una función F ( ) e una función real poitiva i y ólo i para cualquier valor de la variable compleja con parte real no-negativa, el valor de la función (evaluada en ee valor de la variable) también tiene parte real no-negativa. E decir, i y ólo i, Re() 0, Re( F ()) 0 (4.) Exite un conjunto alternativo de condicione necearia y uficiente para que una función ea real poitiva. E decir, una definición alternativa de función real poitiva, que e la iguiente. b) Una función F ( ) e una función real poitiva i y ólo i e cumplen la do condicione iguiente, b.) La evaluación de la función en el eje imaginario reulta en un conjunto de valore contenido en el emiplano derecho cerrado. E decir, Re[ F( jω) ] 0 ω R (4.3). No debe olvidare el contexto: circuito LTI de parámetro concentrado, con valore de elemento R, L, y C poitivo (circuito paivo). En el cao de tranformadore, el igno de la inductancia mutua M e ólo una cuetión de criterio en la elección de la polaridad de la puerta, por lo que no e importante. Recuérdee también que la inmitancia erá iempre una impedancia o una admitancia, y que la realizabilidad de una y otra irán iempre unida. 4-9 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI b.) Todo lo polo de F ( ) etán en el emiplano izquierdo cerrado, y lo polo que haya en el eje imaginario on imple y u reiduo aociado on reale y poitivo. E importante hacer notar que lo valore 0 y también e encuentran en el eje jω, y por tanto también deben cumplir la condición etablecida en (4.), o la etablecida en (4.3) y b.. Como e ha anticipado en bae a razonamiento obre la imultaneidad de la impedancia y la admitancia de cualquier monopuerta realizable, puede demotrare que i una función F ( ) e una función racional real, real-poitiva, y por tanto e realizable-rlc, u invera G ( ) F () también lo e Realizabilidad LC 3 Ete e un cao particular de realizabilidad RLC, e decir, la inmitancia realizable-lc on un ubconjunto de la inmitancia realizable-rlc. E de eperar por tanto que la condicione de realizabilidad LC ean algo má retrictiva que la de realizabilidad RLC. La iguiente condicione e derivan también del teorema de Tellegen en u forma epecial, utilizando el reultado obtenido para la realizabilidad RLC y coniderando que no exite ninguna reitencia. (ver apéndice A.4. y apéndice A.4.) Una función de inmitancia F ( ) e realizable LC i y ólo i e dan la iguiente condicione, a) F ( ) e una función racional real, y ademá b.) La evaluación de la función en el eje imaginario reulta en un conjunto de valore contenido en el eje imaginario. E decir, Re[ F( jω) ] 0 ω R (4.4) b.) Todo lo polo de F ( ) etán en el eje imaginario, on imple y u reiduo aociado on reale y poitivo. 3. La incluión o no de tranformadore en el conjunto de primitiva eléctrica no altera la condicione de realizabilidad de monopuerta, por lo que eta ección también podría titulare Realizabilidad LCM. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-0

6 4. Monopuerta Como en el cao anterior, e importante hacer notar que lo valore 0 y también e encuentran en el eje jω, y por tanto también deben cumplir la condicione etablecida 4 en (4.4) y en b.. Como e ha anticipado en bae a razonamiento obre la imultaneidad de la impedancia y la admitancia de cualquier monopuerta realizable, puede demotrare que i una función F ( ) cumple la condicione de realizabilidad LC, u invera G ( ) F () también la cumple Propiedade de la inmitancia LC E fácil demotrar que la inmitancia realizable 5 LC tienen la iguiente propiedade. (ver apéndice A.4.) Lo polo y cero on imaginario puro y imple. Eto incluye a lo polo y cero en 0 y. Lo reiduo de lo polo on reale y poitivo. Eto incluye a lo reiduo de lo polo y cero en 0 y. Lo polo y cero aparecen por pare complejo conjugado, alvo lo polo ó cero en 0 ó. La inmitancia F () e impar, e decir, F () F( ). De la propiedade anteriore pueden derivare la iguiente. La expanión en fraccione imple puede ecribire iempre de la forma iguiente, k F ( ) k 0 K ---- K ω K n ω + ω n donde lo coeficiente k, k 0, y K i on todo reale y poitivo. La diferencia de grado entre numerador y denominador e ó -. (4.5) 4. Utilizaremo lo mimo nombre (a, b., b.) para la condicione de realizabilidad RLC y realizabilidad LC, aunque eta condicione ean ditinta. Por el contexto deberá etar claro a cual no referimo en cada cao. Por ejemplo, en ete cao no referimo lógicamente a la condición b. de realizabilidad LC. 5. Y por tanto, cualquier inmitancia de cualquier monopuerta LC. 4 - Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI Lo polo y lo cero de la inmitancia LC etán entrelazado en el eje jω. Tanto el numerador N ( ) como el denominador D ( ) tienen la forma general: P ( ) ( + ω ) ( + ω ) (4.6) donde el factor, que repreenta una raíz en 0, puede (o no) etar preente. Eto quiere decir que tanto N ( ) como D ( ) erán ó par ó impar (dependiendo de i el factor etá o no preente). Al er F () impar, o el denominador e par y el denominador impar, o vicevera. Por tanto, la do opcione on o F ( ) o bien F ( ) ( + ω N ( ) z ) ( + ω z ) D ( ) ( + ω p ) ( + ω p ) N ( ) D ( ) ( + ω z ) ( + ω z ) ( + ω p ) ( + ω p ) (4.7) (4.8) Tanto en 0 como en habrá iempre ó un polo ó un cero Realizacione canónica de inmitancia LC La técnica de realización de inmitancia LC e fundamentan en la aociación de bobina y condenadore, en erie o en paralelo, de manera que la inmitancia reultante ea la que e perigue. Dede nuetro punto de vita, debemo ver el problema al revé, e decir, cómo decomponer la función de inmitancia para que cada umando e correponda fácilmente con una bobina, un condenador, o una aociación imple de bobina y condenadore. Para ello, e hace conveniente recordar que en aociacione en paralelo, la admitancia reultante e la uma de la admitancia, y que en aociacione Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4 -

7 4. Monopuerta en erie, la impedancia reultante e la uma de la impedancia. Por tanto, una uma de admitancia la podremo realizar como una aociación en paralelo, mientra que una uma de impedancia la podremo implementar como una aociación en erie. Como e lógico, deberemo intentar realizar la función de inmitancia al menor cote poible, y ete cote etá directamente relacionado con el número de elemento empleado en la realización. Por tanto, deberemo realizar la inmitancia con el mínimo número de elemento poible. Como e verá muy pronto, reulta impoible implementar cualquier inmitancia LC con un numero de elemento inferior al orden de la función de inmitancia (e decir, al número de polo contando con lo que pudiera haber en infinito). También veremo que reulta poible, y fácil, realizar la inmitancia con un número de elemento igual al número de polo. Por tanto, el mínimo número de elemento neceario e igual al número de polo. Cualquier realización de una función de inmitancia que emplee ete número mínimo de elemento e denomina una realización canónica. La realizacione canónica on por tanto realizacione de cote mínimo. Como también e verá pronto, exiten circuntancia que no llevarán en ocaione a implementar la inmitancia LC empleando un número mayor de elemento del que ería neceario i eta retriccione no exitieran. Eta realizacione de cote no mínimo e denominan realizacione no canónica. El incremento de cote uele proporcionar cierta flexibilidad adicional, que uele aprovechare para atifacer retriccione impueta por otra conideracione ajena al objetivo de realización de la inmitancia. En cualquier cao, tanto para abordar la realizacione canónica como la no canónica, e conveniente comenzar analizando la funcione de inmitancia que podemo obtener a partir de bobina y condenadore y u aociacione má imple. 4-3 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI Realizacione elementale La Fig. 4.3 decribe la inmitancia de la aociacione má imple de elemento L y C, aí como la relacione exitente entre lo valore de lo elemento por una parte y lo reiduo y frecuencia de reonancia (en cao de polo interno 6 ) por otra. Nótee que una bobina tiene un polo de impedancia en, y un polo de admitancia en 0, mientra que un condenador tiene un polo de impedancia en 0 y un polo de admitancia en. En eto cao imple, lo valore de lo reiduo del polo en coinciden con el valor del elemento, mientra el valor del reiduo en 0 e igual a la invera del valor del elemento. En cuanto a la aociacione erie y paralelo de bobina y condenador, la inmitancia obtenida como uma de la inmitancia individuale de cada elemento tendrá polo en 0 y en. Ete e el cao de la admitancia equivalente de la aociación en paralelo, y de la impedancia equivalente de la aociación en erie. La relacione entre reiduo y valore de elemento on la mima que en el cao de elemento ailado (directa para polo en, e invera para polo en 0). En cuanto a la inmitancia obtenida como la invera de la uma de la inmitancia individuale, reultan tener un polo 7 interno a una frecuencia de reonancia ω i LC con un reiduo 8 relacionado con la invera de uno de lo elemento de la aociación. En el cao de la aociación LC en paralelo, la admitancia equivalente e infinita (y la impedancia nula, e decir, e comporta como un corto-circuito) tanto en 0 como en, mientra que la impedancia e infinita (y la admitancia nula, e decir, e comporta como un circuito abierto) a cierta frecuencia finita ω i. En el cao de la aociación LC en erie, la impedancia equivalente e infinita (y la admitancia nula, e decir, e comporta como un 6. La expreión polo interno e ua a vece para referire a un polo finito y no nulo, en realidad a una pareja de polo imaginario puro y conjugado. 7. En realidad una pareja de polo imaginario puro complejo conjugado. 8. Ete reiduo, denotado por una K i mayúcula, e en realidad el doble del reiduo de cada uno de lo polo imaginario puro. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-4

8 4. Monopuerta L L C C L L k Z k Y0 C k Y k Z0 C C k Y K Zi L k Y0 K Zi ω i C k Z0 K Yi ω i L k Z K Yi Z () Z () L k Z k Z L Y () Z () k Y0 k L Y0 L k Z0 k C Z0 C Y () C k Y k Y C --- C K C Zi ω L LC i Y () C k k L Y Y0 k Z () L k C Z Z0 Y () L K Yi L ω C LC i K Zi C ω i LC k Y C k Y0 L k Z L k Z0 C K Yi L ω i LC Figura 4.3: Impedancia, admitancia, y relacione entre valore de elemento, reiduo y frecuencia de reonancia en etructura LC elementale. circuito abierto) tanto en 0 como en, mientra que la admitancia e infinita (y la impedancia nula, e decir, e comporta como un corto-circuito) a cierta frecuencia finita ω i. De ete análii reultan de forma directa la técnica de íntei de funcione imple de inmitancia cuya forma funcional e correponda con la motrada en la Fig. 4.3, e decir, de impedancia o admitancia con un úni- 4-5 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI co polo interno, y de impedancia o admitancia con polo en 0 y/o en, con cualquier valor de reiduo (real poitivo). La utilización de la regla de aociación (uma de impedancia para aociación en erie, uma de admitancia para aociación en paralelo) permitirá realizar funcione de inmitancia con tanto polo como e quiera (e decir, arbitraria). La familiarización con la expreione y etructura báica de la Fig. 4.3 e eencial para la comprenión del reto del capítulo, por lo que e recomienda dedicarle el tiempo que ea neceario Síntei de Foter La técnica de íntei de monopuerta LC conocida como íntei de Foter reultan de forma directa de lo expueto arriba y de la forma funcional de expanión en fraccione imple 9 dada en (4.5), que repetimo aquí por conveniencia, k F ( ) k 0 K ---- K ω K n ω + ω n (4.9) Conocemo ya la forma de realizar cada una de eta fraccione imple, tanto i F ( ) e una impedancia como i e una admitancia 0. En el primer cao (expanión en fraccione imple de impedancia) e procederá a la aociación en erie de la etructura necearia para la realización de cada fracción imple, y en el egundo (expanión en fraccione imple de admitancia), a la aociación en paralelo. E frecuente utilizar la expreión eliminación (completa) de un polo para referire a la implementación de cada una de la fraccione imple. 9. Lo término de egundo orden correpondiente a polo interno on en realidad la aociación de la do fraccione imple aociada a lo do polo complejo conjugado imaginario puro. 0. Lo valore de lo reiduo on reale y poitivo por la condicione de realizabilidad. En cao contrario aparecerían elemento con valore negativo de L ó C. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-6

9 4. Monopuerta Eto e fundamenta en que, al er lo polo neceariamente imple, tra la realización de cada fracción imple con la correpondiente etructura de circuito, la inmitancia retante ya no tiene ee polo. La realización baada en la expanión en fraccione imple de impedancia e denomina Foter-, mientra que la que reulta de la expanión en fraccione imple de admitancia e denomina Foter-. Amba realizacione on canónica, como e fácil de comprobar 3. La Fig. 4.4 y la Fig. 4.5 muetran la etructura típica de la realizacione Foter- y Foter-, repectivamente. Nótee que, independientemente de cual ea la función de inmitancia de partida (la impedancia o la admitancia), en realidad iempre diponemo de amba funcione mediante una imple inverión, por lo que cualquier inmitancia puede er realizada mediante cualquiera de la do alternativa. Z (), Y () k Z k Z0 K Z ω K Z K Zn ω n K Zn Síntei de Cauer Como e ha vito, la íntei de foter reultan de la eliminación conecutiva de polo de la inmitancia a intetizar, iempre del mimo tipo, e decir, eliminación conecutiva de polo de impedancia (todo de impedancia, Foter-) o de admitancia (todo de admitancia, Foter-). En realidad, nada obliga a mantener invariante el tipo de polo de inmitancia que e elimina en pao conecutivo. E decir, tra la eliminación de un polo de inmitancia, la inmitancia retante puede (o no) er invertida ante de realizar la iguiente eliminación. En cualquier cao, iempre erá neceario mantener la coherencia entre el tipo de polo eliminado y el tipo de rama empleado: la eliminación de un polo de admitancia e correponderá iempre con una rama paralelo (pue la rama que implementa el polo debe etar en paralelo con la admitancia retante), y la de un polo de impedancia e correponderá iempre con una rama erie (pue la rama que implementa el polo debe etar en erie con la impedancia retante) 4. Por tanto, exite un gran número de alternativa (cuando el orden e moderado o alto) de realización canónica, pue en cada pao de eliminación Figura 4.4: Etructura típica y valore de elemento de la realización Foter- de una inmitancia LC. Lo reiduo y frecuencia de polo on de impedancia.. La que falta por implementar, e decir la correpondiente a la uma de la fraccione imple que aún no han ido realizada.. Eto e debe a que la eliminación del polo ha ido completa, e decir, e ha utilizado todo el reiduo del polo. Má adelante veremo que también e poible realizar eliminacione parciale, aunque éta llevan a realizacione no canónica. 3. E fácil demotrar que en la expanión parcial en fraccione de F(), el término correpondiente al polo en diminuye el orden de la inmitancia retante en, y e neceita un único elemento para implementar ee término. Lo mimo ocurre con el término correpondiente al polo en 0. Para cada uno de lo término retante, correpondiente a pare de polo en el eje imaginario, e neceitan do elemento para implementarlo, y el orden de la inmitancia retante e ve reducido en. 4-7 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI Z ()Y, k Y k Y0 K Y ω K Y K Yn ω n K Yn Figura 4.5: Etructura típica y valore de elemento de la realización Foter- de una inmitancia LC. Lo reiduo y frecuencia de polo on de admitancia. 4. E frecuente que urja confuión entorno a eto concepto debido a que, cuando e trata de polo interno, la rama paralelo etán contituida por una aociación LC en erie, y la rama erie por una aociación LC en paralelo. Debe tenere claro que lo calificativo paralelo o erie, aplicado a la rama, e refieren a la forma en que la rama etán conectada con la inmitancia retante, y no a la etructura interna de la rama. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-8

10 4. Monopuerta e preenta una elección entre varia poibilidade 5. La realizacione de Foter on do cao particulare en la que iempre no decantamo por el mimo tipo de polo. Exite también un ubconjunto de cao particulare en el que e elige itemáticamente, en cada eliminación, un tipo de polo contrario al eliminado previamente. E decir, e alterna la eliminación de polo de impedancia y admitancia. La Fig. 4.6 muetra la etructura reultante, en la que alternan rama erie y rama paralelo. Eta realizacione e conocen, por motivo evidente, como realizacione en ecalera. Nótee que en general exitirán varia realizacione en ecalera diferente para cada inmitancia 6. La realizacione en ecalera erán canónica o no en la mima medida que cualquier otra alternativa 7. Nótee también que la inmitancia LC tienen iempre un polo o un cero tanto en 0 como en. Eto quiere decir que, coniderando la poibilidad de comenzar la realización por un polo de impedancia o por uno de admitancia, cualquier inmitancia LC (en realidad ella o u invera) tiene iempre un polo en 0 y también en. Nótee también que, una vez eliminado uno de eto polo (en 0 ó en ), la inmitancia retante no tendrá ya ee polo 8, y por lo tanto í tendrá un cero en ea frecuencia (ya que debe tener una de la do coa por condicione de realizabilidad), lo que quiere decir que i invertimo la inmitancia retante (iguiendo el procedimiento de íntei en ecalera), la nueva inmitancia volverá a tener un polo a la mima frecuencia. La íntei de Cauer on do cao particulare de íntei en ecalera conitente en la eliminación (completa) conecutivamente de polo iempre en (íntei Cauer-) ó iempre en 0 (íntei Cauer-). Lo circuito reultante on canónico, y tienen la etructura motrada en la Fig Cualquiera de la do alternativa e iempre poible, egún e deprende de la dicuión hecha en el párrafo anterior. El primer elemento erá un elemento erie o un elemento paralelo dependiendo de que la inmitancia de partida tenga o no un polo en 0 ó en, egún el cao. Para órdene pequeño ( n 3), lo circuito reultante de la íntei de Foter y Cauer coinciden 9. Z ()Y, k Z k Z 3 k Z 5 k Z 7 a) Z ()Y, k Y k Y 4 k Y 6 Figura 4.6: Etructura general de una realización en ecalera de una inmitancia LC. Cada rama tendrá la forma de alguno de lo bloque elementale de la Fig Hay que elegir entre polo de impedancia o de admitancia, y entre lo polo de impedancia o admitancia diponible. 6. Aunque e haya etablecido que e van a alternar lo polo de impedancia y admitancia, no e ha etablecido i empezamo con uno u otro tipo, ni tampoco cual de entre lo polo diponible e elimina en cada pao. 7. E decir, erán canónica i toda la eliminacione de polo on eliminacione totale, y por coniguiente reducen el orden de la inmitancia retante (con repecto a la previa) en un número igual al número de elemento empleado en la eliminación del polo. 4-9 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI b) Z ()Y, k Z0 k Z03 k Y0 k Z05 k Y04 k Z07 k Y06 Figura 4.7: Realizacione de Cauer de una inmitancia LC: a) Cauer-, b) Cauer-. 8. Se aumen eliminacione completa en eto lo cao. 9. No neceariamente Foter- con Cauer- y Foter- con Cauer-. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-0

11 4. Monopuerta 4..5 Realizacione no canónica: eliminacione parciale En lo apartado anteriore e ha utilizado varia vece la expreión eliminación (completa) de un polo. La palabra completa, que uele aumire alvo que e indique lo contrario, reponde a que en la etructura de circuito empleada para realizar la fracción imple correpondiente al polo eliminado, el cálculo de lo elemento e realiza utilizando el valor (completo) del reiduo, lo que reulta, lógicamente, en que la inmitancia retante ya no tendrá polo 30 en ea frecuencia. Eto e fácil de comprobar a partir de la expanión en fraccione imple de la inmitancia, dada en (4.9). Independientemente de cual ea el polo eliminado, y de i éte e eliminado total o parcialmente, la inmitancia retante e obtiene de retar la inmitancia del circuito que realiza la fracción imple a la inmitancia previa a la eliminación. E fácil obervar que i el circuito empleado para la eliminación del polo ha ido calculado 3 utilizando el valor completo del reiduo, la fracción imple ya no aparecerá en la inmitancia retante. En realidad, eta eliminación completa e un cao particular, un cao extremo, de lo que podemo hacer en general. E decir, nada impide realizar la eliminación calculando lo valore de lo elemento con un valor de reiduo menor que el reiduo real de la inmitancia en ee polo. De eta manera, aparecerá una etructura de circuito con una topología idéntica a la reultante de la eliminación total, con la mima frecuencia de reonancia, pero con valore de elemento ditinto. También, la inmitancia retante tendrá todavía un polo en ea frecuencia, con un reiduo igual a la diferencia entre el valor inicial del reiduo en la inmitancia previa, y el valor empleado en el cálculo del circuito empleado para la eliminación (parcial). Eta eliminacione e conocen como parciale porque en realidad ólo elimi- 30. E decir, el reiduo de la inmitancia retante en ea frecuencia e nulo. Tener reiduo nulo e equivalente a no tener polo en la frecuencia coniderada. 3. Eto quiere decir que el(lo) valor(e) de lo elemento() han ido calculado(), ya que la topología en í del circuito empleado en la eliminación no depende de en que medida e realice la eliminación. 4 - Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI nan parte (del valor del reiduo) del polo. La eliminacione completa pueden coniderare como un cao extremo del cao general de eliminación parcial. Lógicamente, la eliminacione parciale uponen un incremento de cote, ya que e emplean alguno elemento (uno i el polo e en 0 ó en, do i el polo e interno) in coneguir reducir el orden de la inmitancia retante (ya que éta igue teniendo un polo en la frecuencia en cuetión). Por coniguiente, cualquier realización en la que e emplee alguna eliminación parcial, erá no canónica. El valor de reiduo empleado en el cálculo del circuito que realiza la eliminación parcial puede tomar cualquier valor dentro de un determinado rango. Por una parte, no podremo uar un valor negativo, ya que eto reultaría en valore de elemento L y/ó C negativo. Por tanto, el límite inferior e cero. Por otra parte, debe recordare que el valor del reiduo de la inmitancia retante en ea frecuencia de polo vendrá dado por la diferencia del valor inicial del reiduo (en la inmitancia previa a la eliminación) y el valor empleado en la eliminación parcial. Eto quiere decir que, i en la eliminación parcial empleamo un valor de reiduo uperior al de la inmitancia previa, la inmitancia retante tendrá un valor de reiduo negativo, y por tanto no podrá er realizada (no erá realizable). E lo que e conoce como paare de reiduo en la eliminación parcial, y evidentemente e algo que debe evitare. Por tanto, el límite uperior del valor de reiduo empleado en la eliminación parcial e el valor del reiduo en la inmitancia previa. Lo valore extremo correponden a no realizar eliminación (valor cero), o a realizarla completamente (valor igual al reiduo completo). Cualquier cao intermedio e una eliminación parcial. E evidente que, alvo que exitan impoicione adicionale a la imple realización de la inmitancia, la eliminacione parciale deben er evitada por lo que repreentan de incremento de cote. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4 -

12 4. Monopuerta Cuando exiten retriccione adicionale 3 (a la realización de la inmitancia), la realización de eliminacione parciale reulta en grado de flexibilidad adicional que pueden er aprovechado convenientemente. La retriccione adicionale uelen etar dada en la forma de exigir una poición concreta para un cero o un polo de la inmitancia retante o de alguna inmitancia retante en el proceo poterior de íntei. Por ete motivo, e conveniente dedicar alguna atención a lo efecto que la eliminacione (parciale o totale) tienen en la poición de lo cero y polo de la inmitancia retante. La mejor forma de ver eto e mediante el uo de lo llamado diagrama polo-cero Diagrama polo-cero: efecto de la eliminacione La mejor forma de explicar lo efecto que la eliminación parcial o total de polo tiene en la poición de polo y cero e mediante un ejemplo. Supongamo por tanto una inmitancia F () con un cero en 0, un polo en, y do polo interno en ±ω j y ±ω j 3. Naturalmente, deberán exitir también cero en otra frecuencia ±ω j y ±ω j 4, intercalada con la frecuencia de lo polo para que e cumplan la condicione de realizabilidad. Como para cualquier inmitancia LC, F( jω) erá imaginaria pura, F( jω) j f( ω) (4.0) A f( ω) e le llama reactancia (i F () e una impedancia) o uceptancia (i F () e una admitancia). En cualquier cao, f( ω) e una función racional de ω, que decribe unívocamente 33 a F (). En el aunto que no ocupa, y en general en lo diagrama polo-cero, e má encillo trabajar con f( ω) que con F (), y no upone ninguna pérdida de generalidad. 3. Eto erá muy frecuente en la íntei de bipuerta LC, por lo que e conveniente dedicarle a ete aunto el tiempo que ea neceario para comprenderlo en profundidad. 33. En general no hay una decripción unívoca. En el cao de inmitancia LC(M) í e aí por etar todo lo polo y cero en el eje imaginario. 4-3 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI La Fig. 4.8a, Fig. 4.8b, y Fig. 4.8c muetran lo efecto de la eliminación parcial o total de polo de f( ω) en ω, en ω 0, y en ω ± ω i repectivamente. Eto e equivalente a la eliminación total o parcial de polo de F () en, en 0, y en ±ω j i. Pueto que F () tiene un polo en, tendremo, lim F () k (4.) e decir, que el reiduo k e la pendiente de la aíntota, como e muetra en la Fig. 4.8a. Si e elimina total o parcialmente el polo en infinito, tendremo una nueva inmitancia dada por F () F () k ó f ( ω) f( ω) kω (4.) donde k k e el reiduo del polo en infinito del circuito utilizado para la eliminación. La nueva inmitancia e el reultado de retar la recta de pendiente k a la inmitancia previa. La Fig. 4.8a muetra lo deplazamiento que ocurren en la poicione de lo cero (marcada con un círculo en u valor inicial) en do cao concreto, uno con k < k (nueva poicione de lo cero marcada con un cuadrado) y otro en el que k k (nueva poicione de lo cero marcada con un triángulo). Nótee que lo cero e deplazan hacia infinito (la poición del polo parcial o totalmente eliminado), y que el deplazamiento de cada cero e mayor cuanto mayor e el valor de k, e decir, cuanto má reiduo eliminemo. Nótee también que en general e deplazarán má lo cero má cercano a infinito (al polo eliminado), y que ningún cero llega a cruzare con un polo en u deplazamiento. En el cao extremo de eliminación total, el deplazamiento de cada cero e máximo, y el cero má cercano al polo eliminado ( ω e itúa en infinito 34 4 ) (e decir, en la poición del polo que ha ido eliminado totalmente). Eto no 34. Lo que ocurre en la realidad e que lo do cero imétrico en ω 4 y ω 4 e deplazan hacia y repectivamente. En hay un ólo polo, por lo que la uperpoición (en la eliminación total) de lo do cero con un ólo polo reulta en la cancelación de un cero con el polo y en la permanencia del otro cero en la poición del polo eliminado totalmente. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-4

13 4. Monopuerta e muetra en el diagrama por razone obvia. E evidente que tra la elimi- a) f( ω) f( ω) ( ) nación total del polo en ω, la inmitancia retante ya no tiene polo en ea frecuencia (de hecho tiene un cero, como hemo vito). Nótee también que, independientemente de cuanto reiduo eliminemo, ni lo polo ni el cero en ω 0 e deplazan. Con objeto de obervar ahora lo efecto que produce la eliminación parcial o total de un polo en ω 0, conideremo ahora la inmitancia invera G () F (). Evidentemente, también erá una inmitancia realizable, con cero donde F () tenía polo y polo donde F () tenía cero. Ademá, u reactancia o uceptancia e relacionará con f( ω) de la iguiente manera, G( jω) F( jω) j f( ω) j j g( ω) f( ω) (4.3) b) e decir, g( ω) f( ω) (4.4) f( ω) Fig..9 Schauman que e lo motrado en la Fig. 4.8b. Como era de eperar, exiten polo en ω 0, ω ± ω y ω ± ω 4, y cero en ω ± ω, ω ± ω 3 y ω. Pueto que G () tiene un polo en 0, tendremo, lim G () 0 k (4.5) c) e decir, que el reiduo k 0 e la contante de la hipérbola, como e muetra en la Fig. 4.8b. Si e elimina total o parcialmente el polo en cero, tendremo una nueva inmitancia dada por k k G () G () - ó g ( ω) g( ω) --- ω (4.6) Figura 4.8: Funcione de reactancia/uceptancia para ilutrar la eliminación parcial y total de polo en: (a) infinito, (b) cero, (c) interno. 4-5 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI donde k k 0 e el reiduo del polo en cero del circuito utilizado para la eliminación. La nueva inmitancia e el reultado de retar la hipérbola de contante k a la inmitancia previa. La Fig. 4.8b muetra lo deplazamiento que Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-6

14 4. Monopuerta ocurren en la poicione de lo cero (marcada con un círculo en u valor inicial) en do cao concreto, uno con k < k 0 (nueva poicione de lo cero marcada con un cuadrado) y otro en el que k k 0 (nueva poicione de lo cero marcada con un triángulo). Nótee que lo cero e deplazan hacia cero (la poición del polo parcial o totalmente eliminado), y que el deplazamiento de cada cero e mayor cuanto mayor e el valor de k, e decir, cuanto má reiduo eliminemo. Nótee también que en general e deplazarán má lo cero má cercano a cero (al polo eliminado), y que ningún cero llega a cruzare con un polo en u deplazamiento. En el cao extremo de eliminación total, el deplazamiento de cada cero e máximo, y el cero má cercano al polo eliminado ( ω e itúa en cero 35 ) (e decir, en la poición del polo que ha ido eliminado totalmente). E evidente que tra la eliminación total del polo en ω 0, la inmitancia retante ya no tiene polo en ea frecuencia (de hecho tiene un cero, como hemo vito). Nótee también que, independientemente de cuanto reiduo eliminemo, ni lo polo ni el cero en ω e deplazan. Para obervar el efecto de la eliminación total o parcial de un polo interno ( ±ω j, vamo a recurrir de nuevo a. En concreto 36 i ) F () vamo a fijarno en el polo en ω ± ω 3. Tendremo, lim ω 3 ( ±ω j 3 ) F () K ω 3 (4.7) e decir, que el reiduo K 3 e la contante de la fracción imple correpondiente al polo interno 37, como e muetra en la Fig. 4.8c. Si e elimina total o parcialmente ete polo, tendremo una nueva inmitancia dada por 35. Lo que ocurre en la realidad e que lo do cero imétrico en ω y ω e deplazan hacia 0 por la derecha y por la izquierda, repectivamente. En 0 hay un ólo polo, por lo que la uperpoición (en la eliminación total) de lo do cero con un ólo polo reulta en la cancelación de un cero con el polo y en la permanencia del otro cero en la poición del polo eliminado totalmente. 36. La dicuión ería idéntica para cualquier otro polo interno de F () ó G (). 4-7 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI F () F () K (4.8) ó f ( ω) f( ω) Kω ω 3 ω 3 ω donde K K 3 e el reiduo del polo en ±ω j 3 del circuito utilizado para la eliminación. La nueva inmitancia e el reultado de retar la fracción imple con contante K a la inmitancia previa. La Fig. 4.8c muetra lo deplazamiento que ocurren en la poicione de lo cero (marcada con un círculo en u valor inicial) en do cao concreto, uno con K < K 3 (nueva poicione de lo cero marcada con un cuadrado) y otro en el que K K 3 (nueva poicione de lo cero marcada con un triángulo). Nótee que lo cero e deplazan hacia ω 3 (la poición del polo parcial o totalmente eliminado), y que el deplazamiento de cada cero e mayor cuanto mayor e el valor de K, e decir, cuanto má reiduo eliminemo. Nótee también que en general e deplazarán má lo cero má cercano al polo eliminado, y que ningún cero llega a cruzare con un polo en u deplazamiento. En el cao extremo de eliminación total, el deplazamiento de cada cero e máximo, y uno de lo do cero má cercano al polo eliminado deaparece, quedando el otro en la cercanía del polo eliminado totalmente 38. E evidente que tra la eliminación total del polo en ω ω 3, la inmitancia retante ya no tiene polo en ea frecuencia. Tampoco tendrá un cero (en general). Nótee también que, independientemente de cuanto reiduo eliminemo, ni lo polo ni el cero en ω 0 e deplazan. Tampoco e deplazaría un cero que hubiee en ω. En reumen, el efecto de la eliminación parcial o total de un polo e el iguiente: 37. E frecuente abreviar en el uo del lenguaje en eto término, pero debe tenere claro que en realidad no etamo hablando de un polo, ino de una pareja de polo en ±ω j 3, que K 3 no e un reiduo, ino el doble del reiduo de F () en ±ω j 3, y que la función K 3 ( + ω 3 ) no e una fracción imple ino el reultado de agrupar la fraccione correpondiente a lo do polo conjugado. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-8

15 4. Monopuerta Lo cero interno de inmitancia e mueven hacia la localización del polo eliminado total o parcialmente. Ningún polo ni lo cero en cero o en infinito e deplazan. Lo cero interno, en u deplazamiento, nunca cruzan un polo adyacente 39. El deplazamiento de cada cero e mayor cuanto má reiduo eliminemo. Por regla general, y in que la ditancia tengan un entido etricto, cuanto má cerca etá un cero al polo eliminado total o parcialmente, mayor e u deplazamiento. En el cao de eliminación total de un polo en cero o en infinito, el polo eliminado totalmente deaparece y el cero interno má cercano queda ituado en la poición del polo eliminado. En el cao de eliminación total de un polo interno, el polo eliminado totalmente deaparece junto con uno de u cero adyacente, quedando el otro cero adyacente en la cercanía (pero en general no en la poición 40 ) del polo eliminado Aunque ea ólo de forma cualitativa, el conocimiento de eto efecto permite hacere una idea batante útil de lo que ocurre con la inmitancia previa y con la inmitancia retante en cada pao 4 de la realización de 38. Lo que ocurre en la realidad e que lo do cero ituado a ambo lado del polo eliminado (adyacente) e deplazan hacia él por la derecha y por la izquierda. Uno de lo cero (el má cercano, in entender eto en entido etricto) alcanza el polo ante que el otro, y e cancela con él, mientra el otro cero quedará ituado en algún valor cercano al polo eliminado. Lógicamente, en el lado izquierdo del eje de frecuencia ocurre el fenómeno imétrico. La novedad aquí, en contrate con lo que ocurre en el cao de polo en cero o en infinito, e que la eliminación completa del polo no reulta (neceariamente) en un cero en la poición del polo, ino ólo en la cercanía. Si uno de lo cero adyacente etá en cero o en infinito y el otro cero adyacente e finito, el cero cancelado e el finito (y el otro no e mueve). Si lo do cero adyacente etán en cero y en infinito, e cancelan ambo con el polo finito eliminado. Si ólo queda un polo en cero y un cero en infinito, o vicevera, el polo y el cero e cancelan mutuamente, y e termina la realización. 39. Si ocurriee eto, la inmitancia retante no ería realizable porque no tendría u polo y cero intercalado. Eto ólo ocurrirá i no paamo de reiduo. 4-9 Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI una inmitancia LC, y en mucho cao, cuando hay retriccione adicionale al imple objetivo de implementación, pueden ahorrar una gran cantidad de cálculo numérico al permitir decartar procedimiento de realización que no llevarían a una olución correcta. Para ello e recurre a diagrama polocero, que coniten implemente en la repreentación en el eje de frecuencia 4 ω de la poicione de polo y cero de cada una de la inmitancia (y/ o u invera) que van urgiendo en el proceo de realización. 4.3 Bipuerta El objeto de ete capítulo e el etudio de la técnica de realización de filtro paivo LC doblemente terminado. Ya hemo realizado una introducción al aunto, y tratado en cierta profundidad el problema de realización de inmitancia LC como pao previo al problema de realización de bipuerta LC, necearia como bloque fundamental de lo filtro LC doblemente terminado (ver Fig. 4.). En definitiva, nuetro objetivo e encontrar la manera de realizar la bipuerta que ean necearia para realizar lo filtro paivo que podamo neceitar. En eta ección abordaremo el problema de realización de filtro orientado a atifacer epecificacione de magnitud. Eto e conigue utilizando bipuerta LC con etructura en ecalera 43. Dividiremo el problema en lo iguiente pao: 40. No debe excluire eta poibilidad. De hecho, éta e da con cierta frecuencia en filtro obtenido mediante tranformacione de frecuencia a partir de prototipo pao de baja. 4. Cada pao del proceo de realización e una eliminación total o parcial de algún polo (no hay otra forma de ir reduciendo la inmitancia que falta por implementar ). 4. La repreentación uele hacere ólo en la parte poitiva del eje ω, ya que todo lo que ocurre en la parte izquierda e imétrico repecto al origen. Ademá, por implicidad en cuanto a lo valore numérico de polo y cero interno (que aparecen al cuadrado en la inmitancia) e frecuente realizar el diagrama en el eje de frecuencia al cuadrado ω. Curo 004/05 Área de Electrónica, Dpto. de Electrónica y Electromagnetimo, ESI 4-30