TEMA 9. MEMORIAS SEMICONDUCTORAS

Transcripción

1 TEMA 9. MEMORIAS SEMICONDUCTORAS IEEE 125 Aniversary: 1

2 - Introducción: conceptos básicos - Memorias de acceso aleatorio Diagrama lógico Operaciones básicas Estructuras y organización Expansión de memorias - Memorias de acceso secuencial Organización Tipos 2

3 INTRODUCCIÓN Memoria: elemento fundamental de todo sistema microordenador Almacenamiento datos instrucciones de programa variables de trabajo o datos de interés para el proceso Unidad de memoria: dispositivo electrónico capaz de almacenar información, de modo que el elemento que se sirva de ella pueda acceder a la información solicitada en cualquier momento 3

4 INTRODUCCIÓN: CONCEPTOS BÁSICOS Punto de memoria 8 x 8 8 bits 16 x 4 64 x 1 4 bits 1 bit Capacidad de la memoria : N Organización: N = m x Palabra : m Longitud de la palabra: Selección o direccionamiento: m= 2 n 2 8 posiciones 16 posiciones 64 posiciones : : Tiempo de acceso Punto de memoria Tasa de lectura y escritura Caudal Matriz de almacenamiento de 64 celdas (64 bits), organizada de tres formas diferentes: Matriz 8 X 8 (a), matriz 16 X 4 (b) o Matriz de 64 X 1 (c). 4

5 INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS JERARQUÍA DE MEMORIAS EN UN SISTEMA MICROORDENADOR Registros de operación VELOCIDAD Máxima CAPACIDAD Baja Memoria principal (RAM y ROM) Alta Media-Baja Memoria secundaria o auxiliar Baja Muy Alta 5

6 INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS DESDE EL PUNTO DE VISTA DE SU FABRICACIÓN Dependiendo de la realización física de la celda de memoria: Memorias estáticas Acceso por impulsos eléctricos: biestables (RAM estáticas) Acceso por haces luminosos Memorias dinámicas Información en movimiento: memorias CCD Soporte en movimiento: Cintas magnéticas y discos 6

7 INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS SEGÚN SEA EL TIPO DE ACCESO A LA MEMORIA Memorias de acceso aleatorio, directo o selectivo El tiempo de acceso no depende de la localización de la celda de d memoria. Memorias de acceso secuencial o serie Se llega a la localización deseada a través de una secuencia que depende de la posición de la misma. 7

8 - Introducción: conceptos básicos - Memorias de acceso aleatorio Diagrama lógico Operaciones básicas Estructuras y organización Expansión de memorias - Memorias de acceso secuencial Organización Tipos 8

9 MEMORIAS DE ACCESO ALEATORIO: Random-Access Access-Memory Tiempo de acceso independiente de la posición Dirección Control de Lectura/escritura n 2 Orden de ciclo D. Pardo, et al Memoria de acceso aleatorio (RAM) 1 Inhibición de Lectura/escritura Entrada de información n1 Salida de información Diagrama lógico de memoria RAM Bus de datos, bus de direcciones y bus de control Ejemplos bus de direcciones. 9

10 MEMORIAS DE ACCESO ALEATORIO Ejemplo de operación de lectura: 1. Código binario del registro de direcciones al bus de direcciones - Decodificación de ese código 2. Orden de lectura 3. Copia del bit (no destructiva) se carga al registro de datos Floyd, T

11 MEMORIAS DE ACCESO ALEATORIO Organización de la memoria: 2D o lineal Posició Conjunto de células -Un único decodificador Bit 1 Bit 2 Bit - Terminales de salida del decodificador = m Variables de dirección n 2 Decodificador 1 i 2 n 2 Posición i Bit 1 Bit 2 Bit Posición 2 n 2 Bit 1 Bit 2 Bit D. Pardo, et al Terminales de entrada o salida de información Control de lectura/escritura 11

12 MEMORIAS DE ACCESO ALEATORIO Organización de la memoria: 3D o por coincidencia x 1 Bit 1 Posició Bit Conjunto de células Bit 1 Bit - 2 Decodificadores n 2 /2 Decodificador x i X 2 n2 /2 Bit 1 Bit Bit 1 Bit Variables de dirección y 1 n 2 /2 Decodificador y 2 n2 /2 Bit 1 Bit Posición 2 n 2 Bit 1 Bit D. Pardo, et al S. Dormido, et al Terminales de entrada o salida de información Control de lectura/escritura 12

13 MEMORIAS DE ACCESO ALEATORIO Ejemplo organización 3D Floyd, T Diagrama lógico y Configuración de la matriz de memoria SRAM de 32 K x 8. NOTA: El bus de datos tiene buffers triestado (permiten que las líneas de datos actúen como entrada y como salida) NOTA: tenemos tres líneas de control activas por bajo: CS (chip select), WE (write enable), OE (output enable) 13

14 MEMORIAS DE ACCESO ALEATORIO Ejemplo organización 3D 2 15 (32K) líneas de dirección: 8 líneas van al decodificador de filas: 256 filas 7 líneas van al decodificador de columnas: 128. Floyd, T Diagrama de bloques 3D de la memoria SRAM de 32 K x 8. NOTA: los decodificadores van dentro de la pastilla de memoria 14

15 EJEMPLOS PRÁCTICOS 64Kb 8Kx8 Static RAM CY7C185-20PXC 15

16 EJEMPLOS PRÁCTICOS 64Kb 8Kx8 Static RAM CY7C185-20PXC 16

17 EJEMPLOS PRÁCTICOS 64Kb 8Kx8 Static RAM CY7C185-20PXC 17

18 MEMORIAS DE ACCESO ALEATORIO Memorias activas: : atendiendo a la forma de realizar la lectura y la escritura: Escritura y lectura no simultáneas Dirección Control de Lectura/escritura n 2 Orden de ciclo 1 1 Memoria de acceso aleatorio (RAM) 1 Inhibición de Lectura/escritura Entrada de información n1 Salida de información D. Pardo, et al

19 MEMORIAS DE ACCESO ALEATORIO Memorias activas: Escritura y lectura simultáneas: necesita dos buses de direcciones Dirección de escritura n 2 Control de escritura 1 Dirección de lectura n 2 Control de lectura 1 Memoria de acceso aleatorio (RAM) D. Pardo, et al Entrada de información Salida de información La gran complejidad de la realización física hace que sólo existan en circuitos de pequeña capacidad: almacenamiento de resultados en ALUs 19

20 MEMORIAS DE ACCESO ALEATORIO Memorias activas: Escritura y lectura de acceso múltiple Control de escritura A 1 D. Pardo, et al Salida A Dirección A n 2 n 2 Dirección B Control de lectura A Memoria de acceso aleatorio (RAM) 1 1 Control de lectura B Salida B Entrada A Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los cuales el B sólo se puede utilizar para lectura. 20

21 MEMORIAS DE ACCESO ALEATORIO: CLASIFICACIÓN PERSISTENCIA DE LA INFORMACIÓN El parámetro permanencia permanencia o persistencia persistencia de la información, que se mide de forma cualitativa por la diferencia entre el tiempo de lectura y escritura, permite clasificar las memorias de acceso aleatorio en: Memorias activas (RAM): tiempos R/W del mismo orden de magnitud. Volátiles: la información desaparece con la tensión de alimentación Dependiendo del tipo de celda, se dividen en RAM ESTATICA: : SRAM RAM DINAMICA: : DRAM Memorias pasivas (ROM): tiempos W mucho mayores No volátiles 21

22 EJEMPLOS DE PUNTOS DE MEMORIA RAM ESTATICA SRAM (Static Random Access Memory) Se compone de celdas formadas por flip-flops (biestables) construidos generalmente con transistores MOSFET. V DD T 3 T 4 T 5 Q Q T 6 I I T 1 T 2 Célula de memoria RAM estática a) Línea de selección Mantiene los datos siempre y cuando esté alimentada. D. Pardo, et al

23 EJEMPLOS DE PUNTOS DE MEMORIA RAM DINAMICA DRAM (Dinamic Random Access Memory) Se compone de celdas de memoria construidas con condensadores. Las celdas de memoria son de fabricación más sencillas en comparación a las SRAM, lo cual permite construir memorias de gran capacidad. 23

24 Memoria Ventajas Desventajas SRAM La velocidad de acceso es alta. Para retener los datos solo necesita estar polarizada. Son mas fáciles de diseñar. Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia. DRAM Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia. La velocidad de acceso es bajar. Necesita recargar de la información (refrescar) almacenada para retenerla. Diseño complejo. Debido al alto coste de fabricación de la SRAM y a su alta velocidad, su uso más común está en la memoria caché de los ordenadores. 24

25 MEMORIAS DE ACCESO ALEATORIO Memorias pasivas (no volátiles): Memorias totalmente pasivas (Read( Only Memory, ROM) -La escritura se realiza en el proceso de fabricación Memorias pasivas programables (PROM): Solo lectura (Programmable( Read Only Memory, PROM) -Único proceso de programación : hilos fusibles Memorias pasivas programables (Erasable( Programmable Read Only Memory, UV-EPROM EPROM) - Disposición circuital especial y escritura con tensiones elevadas Memorias programables de sólo lectura borrables eléctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM) Memorias FLASH 25

26 MEMORIAS DE ACCESO ALEATORIO Memorias programables de sólo lectura borrables eléctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM) (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. ) 26

27 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: ROM Floyd, T Floyd, T Celda de una ROM Matriz ROM de 16 x 8 bits 27

28 MEMORIAS DE ACCESO ALEATORIO Una memoria FLASH 28

29 - Introducción: conceptos básicos - Memorias de acceso aleatorio Diagrama lógico Operaciones básicas Estructuras y organización Expansión de memorias - Memorias de acceso secuencial Organización Tipos 29

30 MEMORIAS DE ACCESO ALEATORIO: expansión de memorias BLOQUES FUNCIONALES Integración de memorias en bloques de una cierta capacidad Combinación de bloques para lograr el número de posiciones y bits de posición deseado CÓMO COMBINAR LOS BLOQUES? 30

31 MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE BITS POR POSICIÓN RAM 2 n 2 x RAM Variables de dirección 2 n 2 x Entrada de información n 2 Control de lectura/escritura Salida de información Inhibición de lectura/escritura RAM 2 n 2 x D. Pardo, et al

32 MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE BITS POR POSICIÓN: Ejemplo Floyd, T Utilización de dos memorias SRAM de 1 M X 4, para crear una SRAM de la misma capacidad y doble número de bits: 1 M X 8 32

33 MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE POSICIONES Floyd, T Utilización de dos memorias RAM de 524k X 4, para crear una RAM de 1 M X 4 33

34 RAM 2 n 2 x Bloque 1 MEMORIAS DE ACCESO ALEATORIO Bloque 2 Variables de dirección (bits menos significativos) n 2 RAM 2 n 2 x Entrada de información AUMENTAR EL NÚMERO DE POSICIONES Control de lectura/escritura Inhibición de lectura/escritura Bloque2 n' 2 RAM Salida de información 2 n 2 x Entrada de inhibición Decodificador n' 2 entre 2 n' 2 D. Pardo, et al Variables de dirección (bits más significativos) 34

35 MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE POSICIONES Y EL NÚMERO DE BITS: 1K x 8 Variables de dirección (A 0 a A 7 ) R/W 8 RAM 1K 256 x 4 RAM 1K 256 x 4 RAM 1K 256 x 4 RAM 1K 256 x RAM 1K 256 x 4 RAM 1K 256 x 4 RAM 1K 256 x 4 RAM 1K 256 x 4 Bus de entradasalida de información Entrada de inhibición Decodificador 2 entre 4 D. Pardo, et al A 8 A 9 Variables de dirección 35

36 MEMORIAS DE ACCESO ALEATORIO: expansión de memorias MODULOS SIMM y DIMM Tarjetas de circuito impreso donde se montan las memorias con las conexiones a un terminal de borde Van insertadas en zócalos Módulos SIMM: Single In-line Memory Module 30 contactos (256kb, 1Mb,.., 16Mb) y = 8 bits 72 contactos (1 Mb, 2Mb,., 32 Mb, 64 Mb) y n 2 = 32 bits Módulos DIMM: Dual In-line Memory Module: 64 bits y mayor capacidad Contactos eléctricos separados en cada lado del módulo 36

37 - Introducción: conceptos básicos - Memorias de acceso aleatorio Diagrama lógico Operaciones básicas Estructuras y organización Expansión de memorias - Memorias de acceso secuencial Organización Tipos 37

38 MEMORIAS DE ACCESO SECUENCIAL Tiempo que tarda en leerse o grabarse una posición depende de su situación física en el interior de la memoria PERO TAMBIÉN MEMORIAS DE SEMICONDUCTOR! Entradas de información MEMORIA SERIE Órdenes de desplazamiento Salidas de información D. Pardo, et al

39 MEMORIAS DE ACCESO SECUENCIAL: ORGANIZACIÓN de la información Bit a bit: Se colocan en serie las posiciones y los bits de cada posición Único terminal de entrada y otro de salida Terminal de control: desplazamiento 1 MEMORIA 1 SERIE Entrada de información Salida de información D. Pardo, et al Órdenes de desplazamiento Entrada Bit 1 Posició Posición 2 Posición 2 n 2 Bit Bit 1 Bit Bit 1 Bit Salida 39

40 MEMORIAS DE ACCESO SECUENCIAL Posición a posición: : Se colocan en serie las posiciones y los bits de cada posición se colocan en paralelo. memorias serie de un único terminal de entrada y otro de salida colocadas en paralelo. MEMORIA SERIE Entradas de información Órdenes de desplazamiento Salidas de información D. Pardo, et al Clasificación según las ordenes de W/R sobre el desplazamiento: Registros de desplazamiento Memorias FIFO Memorias LIFO 40

41 MEMORIAS DE ACCESO SECUENCIAL Registros de desplazamiento: una orden R/W desplaza la información una posición en la memoria Estáticos: - Pueden anularse los pulsos de desplazamiento - Constituidos por biestables síncronos y conectados en serie. Dinámicos: - Los impulsos no pueden anularse pues desaparece la información recirculación n en el interior del registro - Se necesita contador para leer/escribir en una posición n de memoria - Células básicas sencillas REGISTRO DE DESPLAZAMIENTO DINÁMICO Generador de impulsos D. Pardo, et al Contador n 2 Dirección de memoria 41

42 MEMORIAS DE ACCESO SECUENCIAL Memorias FIFO (First-In-First- Out) Entrada de información Pos. 2 n 2 Pos. 3 Memoria vacía Pos. Pos. 2 1 Salida de información Ejemplo de operaciones de lectura y escritura I 1 1ª operación de escritura I 1 I 2 I 2 I 1 2ª operación de escritura I 3 I 3 I 2 I 1 3ª operación de escritura I 3 I 2 I 1 D. Pardo, et al ª operación de lectura 42

43 MEMORIAS DE ACCESO SECUENCIAL Memorias FIFO (First-In-First-Out) Floyd, T

44 MEMORIAS DE ACCESO SECUENCIAL Diferencias entre registro de desplazamiento y memoria FIFO Floyd, T

45 MEMORIAS DE ACCESO SECUENCIAL Memorias LIFO (Last-In-First-Out) Sección de la RAM se usa como pila (Stak( Stak) ) en la que no se desplazan los registros sino que se mueve el tope de pila: Stack- Pointer Entrada Salida Entrada Salida Entrada Salida Entrada Salida I 1 Entrada Pos. Pos. 1 2 I 1 I 2 I 2 I 1 Pos. 3 Memoria vacía 1ª operación de escritura 2ª operación de escritura I 3 I 3 I 2 I 1 3ª operación de escritura I 2 I 1 Pos. 2 n 2 Salida I 3 1ª operación de lectura D. Pardo, et al

46 EN RESUMEN, EN UN PC TENEMOS CPU: Registros y caché (SRAM) ROM PRINCIPAL: RAM (DDR2 SDRAM) SECUNDARIA: Disco Duro 46

47 EJEMPLOS PRÁCTICOS DRAM 16 Meg x 4 bit 47

48 EJEMPLOS PRÁCTICOS DRAM 16 Meg x 4 bit 48

49 EJEMPLOS PRÁCTICOS UV EPROM 8 Kb x 8 bit 49

50 EJEMPLOS PRÁCTICOS UV EPROM 8 Kb x 8 bit 50

51 TEMA 9. Anexo: MEMORIAS SEMICONDUCTORAS 51

52 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA Células de memoria activas Célula básica bipolar: se basa en la interconexión de dos inversores (circuito de Eccles-Jordan). Configuración 2D V CC Q R R T 1 T 2 D. Pardo, et al Q La línea de selección activa la salida de información, de modo que el dígito almacenado puede ser leído Línea de selección E 1 E 2 L 1 L 2 Control de escritura Salida de información En escritura, se activan las entradas de información y con la línea de selección activa se almacena el dígito elegido en el circuito Entrada de información 52

53 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA También puede realizarse con una configuración 2 1/2 D V CC A otras células R R A otras células Línea de datos Línea de datos E D T 1 T 2 E D E Y E Y' E X X E X' Y D. Pardo, et al

54 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA Células de memoria activas Células MOS estáticas V DD I T 5 T 3 T 4 Q Q T 1 T 2 T 6 I La línea de selección actúa de manera similar al caso de la célula bipolar Un 1 en dicha línea activa la conducción en los transistores laterales y extrae la información hacia las líneas de datos a) D. Pardo, et al Línea de selección 54

55 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA Células de memoria activas Células MOS dinámicas Línea de selección Entrada de información Selección de lectura Célula MOS dinámica (3 transistores) Salida de información I D T 5 T 1 T 3 D T 6 T Selección de escritura Señal de control D. Pardo, et al C 1 C 2 A D. Pardo, et al Requieren menos transistores que las estáticas menos superficie y mayor capacidad La información se almacena en la capacidad puerta-fuente de los transistores (C1 y C2 capacidades parásitas) Es necesario refrescarlas (regrabado( regrabado) ) periódicamente amplificador 55

56 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA Células de memoria pasivas Sólo pueden ser leídas Son no volátiles Pueden ser también realizadas con transistores MOSFET, eliminando aquellos en los que se quiera almacenar un 1 lógico (espesor de óxido mayor) Las EPROM tienen un transistor adicional de puerta aislada, que si está cargado conduce (almacena un cero) y si no está en corte y almacena un 1 Variables de dirección n Decodificador x 0 x 1 x 2 n -1 D. Pardo, et al V+ V+ V+ V+ V+ V+ V+ V+ V+ V+ V+ Posició Posición 2 Bit1 Bit4 R 1 R 1 R 1 R 1 T T T T R 2 R 2 R 2 R 2 V+ Posición 2 n Terminales de salida 56

57 ANEXO: CÉLULAS DE MEMORIA V DD TIPOS DE CÉLULAS DE MEMORIA Salida de información Ejemplo EPROM D. Pardo, et al T C T C T C T L T P T L T P T L T P T L T P T L T P T L T P X 0 Decodificador X 1 X 2 n/2-1 T L T P T L T P T L T P n/2 Variables de n/2 dirección Y 0 Y 1 Decodificador Y 2 n/2-1 57

58 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA Memorias de acceso serie Registros de desplazamiento estáticos Entradas en serie J T K R S Entradas en paralelo asíncronas J Q T Q' K R Q Q' S J T K R S Q Q' Salidas en serie Desplazamiento hacia la derecha Impulsos de desplazamiento Salidas en paralelo D. Pardo, et al D T Q Q' D T Q Q' D T Q Q' D T Q Q' Desplazamiento hacia la izquierda Impulsos de desplazamiento Salida en serie Entrada en serie 58

59 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: RAM ESTATICA: SRAM Célula típica de almacenamiento de una RAM estática, que muestra símbolos simplificados de transistor Matriz básica de la memoria SRAM Floyd, T

60 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: DRAM Floyd, T Floyd, T Floyd, T Celda de una RAM dinámica MOS 60

61 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: DRAM Proceso de lectura en una Celda de una RAM dinámica MOS Proceso de escritura en una Celda de una RAM dinámica MOS 61

62 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: DRAM Floyd, T Diagrama de bloques de una RAM DINAMICA de 1 M x 1 62

63 ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: ROM Floyd, T Floyd, T Celda de una ROM Matriz ROM de 16 x 8 bits 63

64 Agradecimientos Daniel Pardo Collantes, Área de Electrónica, Departamento de Física Aplicada. Universidad de Salamanca. Referencias Pardo Collantes, Daniel; Bailón Vega, Luís A., Fundamentos de Electrónica Digital.Universidad de Salamanca. Ediciones Universidad de Salamanca Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000) (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. ) Dormido, Sebastián; Canto, Mª Antonia; Mira, José; Delgado, Ana E., Estructura y tecnología de computadores, Ed. Sanz y Torres (2000)