Tutorial Tutorial Verilog

Transcripción

1 Tutorial Tutorial Verilog Este tutorial prete ser una guía de aprizaje para el diseño HDL usando Verilog. Los conceptos del diseño se explican a lo largo de los ejemplos que se van desarrollando. Cada apunte a la sintaxis, represtación de constantes, directivas, etc se introduce a medida que van sio necesarios para el desarrollo del ejemplo. Por todo esto y debido a la estructura de su contido, no se puede considerar este tutorial una guía de consulta sino de aprizaje de este lguaje.

2 Acerca del lguaje 1 INTRODUCCIÓN ACERCA DEL LENGUAJE NIVELES DE ABSTRACCIÓN EN VERILOG MI PRIMER DISEÑO INTRODUCCIÓN ALGUNAS CONSIDERACIONES ACERCA DEL LENGUAJE NÚMEROS EN VERILOG TIPOS DE DATOS PROCESOS ASIGNACIÓN CONTINUA TEMPORIZACIONES EVENTOS MÓDULOS Y JERARQUÍAS CONEXIONADO TESTBENCH ESTRUCTURA DE UN TESTBENCH MÓDULO TEST Interfaz de trada/salida Geración de estímulos MODELADO DE MEMORIAS EN VERILOG USO DE PARÁMETROS OPERADORES EN VERILOG OPERADORES ARITMÉTICOS OPERADORES RELACIONALES OPERADORES DE IGUALDAD OPERADORES LÓGICOS OPERADORES BIT A BIT (BIT-WISE) OPERADORES DE REDUCCIÓN OPERADORES DE DESPLAZAMIENTO OPERADOR DE CONCATENACIÓN OPERADOR CONDICIONAL PRECEDENCIA DE LOS OPERADORES ESTRUCTURAS MÁS COMUNES SENTENCIAS CONDICIONALES IF ELSE SENTENCIA CASE SENTENCIA CASEZ Y CASEX SENTENCIAS DE BUCLE Stcia forever Stcia repeat Stcia while Bucle for DIRECTIVAS DE COMPILACIÓN DEFINE INCLUDE IFDEF ELSE - ENDIF TIMESCALE FUNCIONES DEL SISTEMA TAREAS EN VERILOG...22

3 Acerca del lguaje 11.1 SINTAXIS Y LLAMADA A UNA TAREA FUNCIONES EN VERILOG SINTAXIS Y LLAMADA A UNA FUNCIÓN...23

4 Acerca del lguaje 1 Introducción 1.1 Acerca del lguaje Verilog es un lguaje de descripción hardware (Hardware Description Language, HDL) utilizado para describir sistemas digitales, tales como procesadores, memorias o un simple flipflop. Esto significa que realmte un lguaje de descripción hardware puede utilizarse para describir cualquier hardware (digital) a cualquier nivel. La descripción del sistema puede ser tan scilla como la de un flip-flop, tal y como se refleja la Figura 1-1, o un sistema complejo de más de un millón de transistores, tal es el caso de un procesador. Verilog es uno de los estándares HDL disponibles hoy día la industria para el diseño hardware. Este lguaje nos permite la descripción del diseño a difertes niveles, dominados niveles de abstracción. d q module ff(d,,q,q_bar); input d,; output q,q_bar; DFF q_bar ) q <= d; q_bar <=!d; module Figura 1-1 Descripción Verilog de un flip-flop. 1.2 Niveles de abstracción Verilog Verilog soporta el diseño de un circuito a difertes niveles de abstracción, tre los que destacan: Nivel de puerta. Corresponde a una descripción a bajo nivel del diseño, también dominada modelo estructural. El diseñador describe el diseño mediante el uso de primitivas lógicas (AND, OR, NOT, etc...), conexiones lógicas y añadio las propiedades de tiempo de las difertes primitivas. Todas las señales son discretas, pudio tomar únicamte los valores 0, 1, X o Z (sio X estado indefinido y Z estado de alta impedancia). La Figura 1-2 represta la descripción de un multiplexor a nivel de puertas. Este nivel de descripción no resulta ni mucho mos adecuado por lo que no se volverá a tratar a lo largo del preste texto. a b sel g4 g1 g2 g3 f module mux(f,a,b,sel); input a,b,sel; output f; and #5 g1(f1,a,nsel), g2(f2,b,sel); or #5 g3(f,f1,f2); not g4(nsel,sel); module Figura 1-2 Descripción a nivel de puerta de un multiplexor. Nivel de transfercia de registro o nivel RTL. Los diseños descritos a nivel RTL especifican las características de un circuito mediante operaciones y la transfercia de

5 Introducción datos tre registros. Mediante el uso de especificaciones de tiempo las operaciones se realizan instantes determinados. La especificación de un diseño a nivel RTL le confiere la propiedad de diseño sintetizable, por lo que hoy día una moderna definición de diseño a nivel RTL es todo código sintetizable se domina código RTL. La Figura 1-3 corresponde a la descripción a nivel RTL de un flip-flop. Este nivel de descripción, por la propiedad de ser sintetizable, será el nivel utilizado por excelcia el diseño HDL. d DFF q q_bar module ff(d,,q,q_bar); input d,; output q,q_bar; reg q,q_bar; ) q <= #1 d; // Retardo de 1 unidad q_bar <= #1!d; // Retardo de 1 unidad module Figura 1-3 Descripción a nivel RTL de un flip-flop. Nivel de comportamito (Behavioral level) 1. La principal característica de este nivel es su total indepcia de la estructura del diseño. El diseñador, más que definir la estructura, define el comportamito del diseño. En este nivel, el diseño se define mediante algoritmos paralelo. Cada uno de estos algoritmos consiste un conjunto de instrucciones que se ejecutan de forma secucial. La descripción a este nivel pude hacer uso de stcias o estructuras no sintetizables, y su uso se justifica la realización de los dominados testbches (definidos más adelante). 2 Mi primer diseño 2.1 Introducción La descripción de un diseño Verilog comiza con la stcia: module <nombre_módulo> <(definición las señales de interfaz)>; En segundo lugar se declaran las tradas/salidas: input/output <width> señal; Seguidamte se describe el módulo/diseño (tarea que veremos más adelante) y se termina la descripción con: module //Notar que a difercia de las demás stcias, no se introduce ; La Figura 2-1 muestra las difertes partes la descripción de un diseño. a b sel ejemplo1 f module ejemplo1(a,b,sel,,,f); //Inputs-Ouputs input a,b,sel,,; output f; //Descripción del diseño... module Figura 2-1 Descripción del interfaz. 1 Si bi se define el nivel de comportamito como un nivel diferte al nivel RTL, hay que decir que éste último se puede globar dtro del nivel de comportamito como una descripción a bajo nivel.

6 Algunas consideraciones acerca del lguaje 2.2 Algunas consideraciones acerca del lguaje Antes de proseguir con la definición del diseño es importante hacer notar las siguites consideraciones. Comtarios. De una sola línea: pued introducirse precedidos de //. De varias líneas: pued introducirse con el formato /* comtario */. Uso de Mayúsculas. Verilog es ssible al uso de mayúsculas. Se recomia el uso únicamte de minúsculas. Idtificadores. Los idtificadores Verilog deb comzar con un carácter, pued conter cualquier letra de la a a la z, caracteres numéricos además de los símbolos _ y $. El tamaño máximo es de 1024 caracteres. 2.3 Números Verilog Las constantes numéricas Verilog pued especificarse decimal, hexadecimal, octal o binario. Los números negativos se represtan complemto a 2 y el carácter _ puede utilizarse para una represtación más clara del número, si bi no se interpreta. La sintaxis para la represtación de una constante numérica es: <Tamaño> <base><valor> Si bi el lguaje permite el uso de números esteros y reales, por brevedad y simplicidad sólo utilizaremos la represtación de constantes numéricas teras. Entero Almacado como Descripción Unzised 32 bits 8 haa Sized hex 6 b10_ Sized binary hf Unzised hex 32 bits 6 hca Valor truncado 6 ha Rello de 0 s a la izquierda 16 bz zzzzzzzzzzzzzzzz Rello de z s a la izquierda 8 bx xxxxxxxx Rello de x s a la izquierda 8 b Rello de 0 s a la izquierda Figura 2-2 Ejemplo de definición de números teros Verilog. La Figura 2-2 muestra algunos ejemplos de definición de números teros. Verilog expande el valor hasta rellar el tamaño especificado. El número se expande de derecha a izquierda siguio los siguites criterios: Cuando el tamaño es mor que el valor se truncan los bits más significativos. Cuando el tamaño es mayor que el valor, se rellan con el valor del bit más significativo del número, siguio el convio que se muestra la. Figura 2-3 Bit más significativo Se rella con z z x x Figura 2-3 Bit de rello. Los números negativos se especifican ponio el signo - delante del tamaño de la constante, tal y como se especifica el siguite ejemplo: -8 d La represtación interna de los números negativos Verilog se realiza complemto a Tipos de datos Antes de seguir con el diseño de nuestro primer módulo es necesario explicar los tipos de datos con los que Verilog trabaja. Exist Verilog dos tipos de datos principalmte: Nets. Represtan conexiones estructurales tre compontes. No ti capacidad de almacamito de información. De los difertes tipos de nets sólo utilizaremos el tipo wire. Registers. Represtan variables con capacidad de almacar información.

7 Tipos de datos De los difertes tipos de registers sólo utilizaremos el tipo reg y el tipo integer (estos últimos solo la construcción de los testbches). La Figura 2-4 introduce la definición de los nodos, tanto wire como reg para el ejemplo1. a b sel net1 net2 net3 net4 0 0 & dff 0 ejemplo1 net5 f module ejemplo1(a,b,sel,,,f); //Inputs-Ouputs input a,b,sel,,; output f; wire f; //Descripción de los nodos internos reg net5; wire net1,net2,net3,net4; // Descripción del diseño module Figura 2-4 Definición de las señales de interfaz y nodos internos. Las señales de interfaz y los nodos internos se declaran de la siguite forma: Inputs. El tipo de las señales de trada NO SE DEFINEN, por defecto se toman como wire. Outputs. Las salidas pued ser tipo wire o reg, depio si ti capacidad de almacamito de información. OJO, Verilog, un nodo tipo wire puede atacar a una salida. Nodos internos. Sigu la misma filosofía que las salidas. No pise el usuario que la declaración de un nodo tipo reg lleva asociado la síntesis del mismo mediante un elemto secucial, tal y como se observa la Figura 2-4. La Figura 2-5 muestra la descripción del ejemplo1 declarando net4 tipo reg. Si observamos el diseño final vemos que es idéntico. La difercia está la forma de definir el código. a b sel net1 net2 net3 net4 0 0 & dff 0 ejemplo1 net5 f module ejemplo1(a,b,sel,,,f); //Inputs-Ouputs input a,b,sel,,; output f; wire f; //Descripción de los nodos internos reg net4,net5; wire net1,net2,net3; // Descripción del diseño module Figura 2-5 Definición de las señales de interfaz y nodos internos. 3 Procesos El concepto de procesos que se ejecutan paralelo es una de las características fundamtales del lguaje, sio ese uno de los aspectos diferciales con respecto al lguaje procedural como el lguaje C. Toda descripción de comportamito lguaje Verilog debe declararse dtro de un proceso, aunque existe una excepción que trataremos a lo largo de este apartado. Exist Verilog dos tipos de procesos, también dominados bloques concurrtes. Initial. Este tipo de proceso se ejecuta una sola vez comzando su ejecución tiempo cero. Este proceso NO ES SINTETIZABLE, es decir no se puede utilizar una descripción RTL. Su uso está íntimamte ligado a la realización del testbecnh.

8 Tipos de datos Always. Este tipo de proceso se ejecuta continuamte a modo de bucle. Tal y como su nombre indica, se ejecuta siempre. Este proceso es totalmte sintetizable. La ejecución de este proceso está controlada por una temporización (es decir, se ejecuta cada determinado tiempo) o por evtos. En este último caso, si el bloque se ejecuta por más de un evto, al conjunto de evtos se domina lista ssible. La sintaxis de este proceso es pues: always <temporización> o <@(lista ssible)> La Figura 3-1 muestra dos ejemplo de utilización de los procesos initial y always. De estos ejemplos se pued apuntar las siguites anotaciones: initial = 0; reset = 0; able = 0; data = 0; or b or sel) //Sobra este caso if (sel == 1) y = a; else y = b; //Sobra este caso Figura 3-1 Procesos initial y always. Begin,. Si el proceso globa más de una asignación procedural (=) o más de una estructura de control (if-else, case, for, etc ), estas deb estar contidas un bloque delimitado por y. Initial. Se ejecuta a partir del instante cero y, el ejemplo, tiempo 0 (no hay elemtos de retardo ni evtos, ya los trataremos), si bi las asignaciones contidas tre y se ejecutan de forma secucial comzando por la primera. En caso de existir varios bloques initial todos ellos se ejecutan de forma concurrte a partir del instante inicial. Always. En el ejemplo, se ejecuta cada vez que se produzcan los evtos variación de la variable a o variación de b o variación de sel (estos tres evtos conforman su lista de ssibilidad) y tiempo 0. En el ejemplo, el proceso always sólo contie una estructura de control por lo que los delimitadores y pued suprimirse. Todas las asignaciones que se realizan dtro de un proceso initial o always se deb de realizar sobre variables tipo reg y NUNCA sobre nodos tipo wire. La Figura 3-2 muestra un ejemplo de asignación errónea sobre nodos tipo wire un proceso initial. wire,reset; reg able,data; initial = 0; //Error reset = 0; //Error able = 0; data = 0; reg,reset; reg able,data; initial = 0; reset = 0; able = 0; data = 0; Figura 3-2 a) Error de asignación de valores a variables tipo wire. B) Código corregido. En geral, la asignación dtro de un proceso initial o always tie la siguite sintaxis: variable = f(wire,reg,constante numérica) La variable puede ser tanto una variable interna como una señal del interfaz del módulo. La asignación puede ser de un nodo tipo wire, de una variable tipo reg, de una constante numérica o una función de todas ellas.

9 Asignación continua 3.1 Asignación continua La asignación continua se utiliza exclusivamte para modelar lógica combinacional. A difercia de la asignación procedural se ejecuta de forma continua por lo que no necesita de una lista ssible. La sintaxis de este tipo de asignación es: assign variable #<delay> = f(wire,reg,constante numérica) La variable sólo puede estar declarada tipo net ( nuestro caso tipo wire). La asignación continua debe estar declarada fuera de cualquier proceso y nuca dtro de bloques always o bloques initial. La Figura 3-3 muestra una serie de ejemplos de asignaciones continuas. //El siguite ejemplo corresponde a un buffer triestado wire [7:0] out; assign #1 out = (able)? data : 8 bz //Asignación de una suma de operandos de 4bits a una concatación de suma y carry de salida reg [3:0] a,b; wire cout; wire [3:0] sum; assign #1 {cout,sum} = a + b cin Figura 3-3 Ejemplo de uso de asignación continua. A pesar de que las asignaciones, procedurales o continuas, se ejecutan secucialmte, es posible controlar el instante que se produc. Esto se consigue mediante el uso de temporizaciones o evtos. 3.2 Temporizaciones Las temporizaciones se consigu mediante el uso de retardos. El retardo se especifica mediante el símbolo # seguido de las unidades de tiempo de retardo. La Figura 3-4 muestra el efecto del operador retardo. En ella se observa que los retardos especificados son acumulativos. initial = 0; reset = 0; #5 reset = 1; #4 = 1; reset = 0; Figura 3-4 Uso de temporizaciones un bloque initial. reset t=0 t=5 t=9 En el ejemplo anterior, las dos primeras asignaciones se ejecutan tiempo 0. Cinco unidades de tiempo más tarde se realiza la tercera asignación y cuatro unidades más tarde de esta última se ejecutan la cuarta y quinta asignación. La Figura 3-5 muestra un ejemplo de control de asignación un proceso always. always #5 =!; Figura 3-5 Uso de temporizaciones un bloque always. t=0 t=5 t=10 t=15 t=20

10 Evtos 3.3 Evtos La segunda manera de controlar el instante que se produce una asignación procedural o la ejecución de un proceso always es por el cambio de una variable, dominándose control por evtos. Para ello se emplea el seguido del evto. Se distingu dos tipos de evtos: Evtos de nivel. Este evto se produce por el cambio de valor de una variable simple o de una lista ssible. Veamos los siguites ejemplos: Evto b = b+c; or b or c) d = a+b; Descripción Cada vez que varía a se evalúa la expresión Cada vez que varía a o b o c se evalúa la expresión. En este caso, a, b y c conforman la lista ssible. Evtos de flanco. Este evto se produce por la combinación de flanco/s de subida y/o bajada de una variable simple o de una lista ssible. Veamos los siguites ejemplos: Evto or posedge mr) b <= b+c; or negedge mr) b <= b+c; Descripción Cada vez que se produce un flanco de subida de o de mr se evalúa la expresión Cada vez que se produce un flanco de subida de o de bajada de mr se evalúa la expresión 4 Módulos y jerarquías Tal y como se comtó el aparatado 2.1, el idtificador module se utiliza para la definición de módulos/diseños. Estos módulos pued utilizarse para construir diseños de mayor complejidad, creando lo que se domina un diseño con jerarquía. La manera de incluir un módulo un diseño es: master_name instante_name(port_list); La Figura 4-1 muestra un ejemplo de un módulo, dominado muxt, formado por dos módulos, dominados mux, y cuya declaración de interfaz es la que a continuación se muestra: Module mux(a,b,sl,y); //a, b, out son señales de 8 bits module muxt(in0,in1,sel,out); input [7:0] in0,in1; input sel; output [7:0] out; wire [7:0] out; //nodos internas wire [7:0] y0; //Conexionado por ord mux mux0(in0,in1,sel,y0); //Conexionado por nombre mux mux1(.y(out),.b(in1),.a(y0),.sl(sel)); module in0 in1 mux0 sl a b sel y0 y mux a b sl mux1 y mux out Figura 4-1 Llamada a un módulo. 4.1 Conexionado El conexionado de un módulo dtro de un diseño se puede realizar de dos formas: por ord (conexión implícita) o por nombre (conexión explícita).

11 Estructura de un testbch En el conexionado por ord, utilizado mux0 el ejemplo anterior, las señales utilizadas la llamada al bloque se asignan a las señales internas por ord. En ese caso, si se tie cuta la declaración del módulo: module mux(a,b,sl,y); //a, b, out son señales de 8 bits y la llamada al mismo: mux mux0(in0,in1,sel,y0); se produc la siguites asignaciones: in0 a in1 b sl sel y y0 En el conexionado por nombre, utilizado mux1 el ejemplo anterior, se debe especificar, además de la señal, el puerto al que va conectado siguio la siguite sintaxis:.(puerto) señal 5 Testbch El propósito de un testbch no es otro que verificar el correcto funcionamito de un módulo/diseño. La escritura de un testbch es casi tan compleja como la realización RTL del módulo a verificar, a partid de ahora DUT (Desing Under Test). Una de las vtajas que presta la escritura de un testbch es la posibilidad de no ter que ser sintetizable y, por tanto RTL. Para escribir un testbch el diseñador debe ter siempre preste las especificaciones de diseño, la que quedan reflejadas las funciones del diseño y, por tanto, las funciones a verificar. 5.1 Estructura de un testbch La estructura de un testbch es la que se refleja la Figura 5-1. Se compone de: Módulo dut: Diseño a verificar Módulo test: Módulo gerador/analizador. Este módulo es el cargado de gerar las señales de trada al módulo dut y de analizar sus salidas. Módulo tb: Este módulo incluye los módulos anteriores. Se caracteriza por no ter tradas ni salidas. Corresponde a una declaración estructural del conexionado de los módulos dut y test. En el ejemplo de la Figura 5-1 se ha incluido un proceso (initial) cuya única finalidad es la de abrir una base de datos con las formas de ondas del testbch. 5.2 Módulo test El módulo test será el cargado de proporcionar los estímulos de trada al dut y de analizar sus salidas. Su realización se hace a nivel de comportamito (behavioral) y no necesariamte utilizando código RTL. Tal y como se indicó anteriormte, la realización de este módulo implica el conocer detalle el diseño a verificar. En este apartado se realizará la verificación del contador, dominado cnt, que se muestra la Figura 5-1, por lo que primer lugar se ha de conocer las especificaciones de este módulo. Las especificaciones del módulo cnt son: Funcionamito geral. Se trata de un contador de 8 bits con señal de habilitación de contaje (able) y señal de carga (load). El contador no es cíclico, por lo que al llegar al valor 8 HFF debe deterse. Señal de reset. Cuando se activa se produce el reset asíncrono del contador a 0. Señal de able. El contador realiza el contaje cuando la señal de able está activa. En caso contrario el contaje queda detido. Señal de load. La señal de load habilita la carga del contaje inicial, preste din. Esta señal no tie efecto si el contaje está habilitado. Una vez cargado, el contador debe comzar el contaje con el valor cargado.

12 Módulo test module tb; //nodos internas wire [7:0] din, count; wire reset,,able,load; //Dut cnt dut(. (),.reset (reset)..di (din),. (able),.lo (load),.do (count)); //Test test test(. (),.reset (reset),. (able),.din (din),.ld (load),.cnt (count)); initial $shm_op( waves.shm ); $shm_probe(tb, AS ); module test reset cnt tb ld din test reset able load din 8 count dut reset lo do di cnt 8 Figura 5-1 Estructura de un test-bch Interfaz de trada/salida La descripción del módulo de test comiza con la definición de las señales de interfaz. Éstas deb ser iguales, pero de stido contrario, a las señales de interfaz del módulo dut. La Figura 5-2 muestra la descripción del interfaz del módulo test para nuestro ejemplo. module test(,reset,,lo,di,do); //Señales globales input,reset; //Entradas input [7:0] di; input ; input lo; //Salidas output [7:0] do; reg [7:0] do;... module test reset cnt tb ld din test reset able load din 8 count dut reset lo do di cnt 8 Figura 5-2 Módulo test, definición del interfaz Geración de estímulos Para la geración de estímulos se utilizan los procesos initial o always. La elección del tipo de proceso vie determinada por las características de las señales a gerar. Para aclarar este punto veamos la geración de difertes señales. Depio de la naturaleza de la señal, éstas se pued gerar de forma síncrona o asíncrona. La geración asíncrona se basa el uso de retardos para activar y desactivar las señales. La geración síncrona se basa el uso de evtos, disparados por flancos (normalmte de la señal de reloj) para activar y desactivar las señales. En este último caso hay que hacer notar un detalle muy importante. Todas las señales que se activ de forma síncrona se harán con un retardo.

13 Módulo test Señal de reset (asíncrona). La Figura 5-3 muestra la geración de una señal de reset de forma asíncrona. Esta señal se inicializa a 0 tiempo 0. Después de 35 unidades de tiempo se activa a 1 y tras 50 unidades de tiempo, respecto al último evto, se pone de nuevo a 0. initial reset = 1 b0; #35 reset = 1 b1; #50 reset = 1 b0 Figura 5-3 Geración de la señal de reset (asíncrona). reset t=0 t=35 t=85 Señal de reset (síncrona). La Figura 5-4 muestra la geración de la señal de reset de forma síncrona. Hay que destacar que la activación/desactivación de esta señal se controla mediante evtos de, este caso, de la señal de reloj. Tras su inicialización, se activa después de dos flancos de reloj y con un retardo de una unidad de tiempo. Se desactiva al siguite flanco de reloj. initial reset = 1 b0; ) #1; reset reset = 1 ) #1; reset = 1 b0; t=0 Figura 5-4 Geración de la señal de reset (síncrona). 1 1 Señal de reloj. La señal de reloj, por sus características, se gera usando otro tipo de procesos, geralmte always. La Figura 5-5 muestra la geración de una señal de reloj de 5 unidades de tiempo de semiperiodo. Hacer notar que para que la señal de reloj se gere de forma correcta hay que inicializar la variable a cero. `define SPER 5... always #`SPER =!; initial = 1 b0 Figura 5-5 Geración de la señal de reloj. t=0 t=5 t=10 t=15 t=20 t=25 Señales de control/datos. Al igual que ocurría con el reset, estas señales pued ser asíncronas o síncronas. En este último caso habrá que ter cuta la señal de reloj para gerarlas. La Figura 5-6 muestra un test para el contador que estamos desarrollando. Hay que destacar como el módulo de test prestado exist dos procesos que se ejecutan paralelo. El primero de ellos corresponde al always para la geración de la señal de reloj. El segundo corresponde al bloque initial. Debido a la existcia de un bloque always y para poder parar la simulación se hace necesario el uso del comando $finish que, al ejecutarse, para la simulación.

14 Módulo test //Señal de reloj always #`SPER =!; //Reset, señales de control y datos initial reset = 1 b0; #35 reset = 1 b1; ld din #50 = 1 b0; = 1 b0; = 8 b0; reset = 1 b0 //Enable ) #1; = 1 b1; //Dejar 30 ciclos contando ) #1; //Deshabilitar contaje durante 10 ciclos = 1 b0; ) #1; //Volvemos a habilitar ) #1; = 1 b1; //Habilitamos carga de nuevo ) #1; ld din = 1 b1; = 8 ) #1; ld = 1 b0; //Esperamos 10 ciclos de reloj y repetimos la operación //deshabilitando el ) #1; ld din = 1 b0; = 1 b1; = 8 ) #1; = 1 b1; //Habilitamos 30 ciclos de reloj y finalizamos ) #1; $finish; Figura 5-6 Test del contador cnt. 6 Modelado de memorias Verilog Con la intción de facilitar el modelado de memorias, Verilog acepta la declaración de arrays de dos dimsiones. En Verilog las memorias se modelan mediante arrays de registros. Cualquier palabra de la memoria puede ser accedida mediante un índice. El acceso a un determinado bit de una palabra se realiza mediante la declaración de una variable temporal. La sintaxis de la declaración es: reg [wordsize:0] array_name[arraysize:0]

15 Uso de parámetros Así, para el caso de querer modelar una memoria de 128 palabras de 8 bits, la declaración sería: reg [7:0] core[127:0] La Figura 6-1 muestra el modelado de una memoria RAM. module reg_sram (data, q,, we, addr); parameter width = 8; parameter depth = 128; parameter addr = 7; input,we; input [addr-1:0] addr; inpu [width-1:0] data; output [width-1:0] q; wire [width-1:0] q; reg [width-1:0] core[depth-1:0] ) if (we core[addr] <= #1 data; assign #1 q = core[addr] module Figura 6-1 Memoria RAM. 6.1 Uso de parámetros En el ejemplo anterior se ha hecho uso de los parámetros consiguio así una memoria parametrizable. La parametrización de un módulo se consigue mediante el uso del tok parameter. La sintaxis de declaración de un parámetro es: parameter <nombre> = <valor por defecto> Los parámetros pued especificarse durante la llamada al módulo. En caso de no especificar el parámetro, éste toma el valor por defecto. La muestra dos llamadas al módulo reg_sram. La primera de ellas, con valores por defecto, consigue una memoria de 128x8 bits, mitras que la segunda, la memoria es de 1024x16 bits. Los parámetros de llamada al módulo se deb especificar el mismo ord que fueron declarados dtro del módulo.... reg_sram ram128x8(.data(),.q(),.(),.we(),.addr()); //128x8 bits reg_sram #(16,1024,10)ram1024x16(.data(),.q(),.(),.we(),.addr()); //1024x16 bits Figura 6-2 Memoria RAM. 7 Operadores Verilog Los operadores aritméticos y/o lógicos se utilizan para construir expresiones. Estas expresiones se realizan sobre uno o más operandos. Estos últimos pued ser nodos, registros constantes, etc Operadores aritméticos De un operando: + a = +8 h01 Resultado: a = 8 h01 - a = -8 h01 Resultado: a = 8 hff De dos operandos: + a = b + c;

16 Operadores relacionales - a = b c; * a = b * c; / a = b / c; Resultado: Se devuelve la parte tera de la división %* a = b % c; Resultado: Se devuelve el módulo de la división El resultado del módulo toma el signo del primer operando. Si algún bit del operando tie el valor x, el resultado completo es x. Los números negativos se represtan complemto a Operadores relacionales < a < b a es mor que b > a > b a es mayor que b <= a <= b a es mor o igual que b >= a >= b a es mayor o igual que b El resultado que se devuelve es: 0 si la condición no se cumple 1 si la condición se cumple x si alguno de los operandos tie algún bit a x 7.3 Operadores de igualdad == a == b a es igual a b!= a!= b a es diferte de b === a === b a es igual a b, incluyo x y z!== a!== b a es diferte a b, incluyo x y z Los operandos se comparan bit a bit, rellando con ceros para ajustar el tamaño caso de que no sean de igual ancho. Estas expresiones se utilizan condicionales. El resultado es: 0 si se cumple la igualdad 1 si no se cumple la igualdad x únicamte las igualdades == o!= si algún operando contie algún bit a x o z 7.4 Operadores lógicos! negación lógica && AND lógica OR lógica Las expresiones con && o se evalúan de izquierda a derecha. Estas expresiones se utilizan condicionales. El resultado es: 0 si la relación es falsa 1 si la relación es verdadera x si algún operando contie algún bit a x o z 7.5 Operadores bit a bit (bit-wise) ~ negación & AND OR ^ OR exclusiva Los citados operadores pued combinarse obtio el resto de operaciones, tales como ~& (AND negada), ~^ (OR exclusiva negada), etc El cálculo incluye los bits desconocidos (x) la siguite manera: ~x = x 0&x = 0 1&x = x&x = x 1 x = 1 0 x = x x = x 0^x = 1^x = x^x = x 7.6 Operadores de reducción & AND Ejemplo: &a Devuelve la AND de todos los bits de a

17 Operadores de desplazamito ~& AND negada Igual que el anterior OR Ejemplo: a Devuelve la OR de todos los bits de a ~ OR negada Igual que el anterior ^ OR exclusiva Ejemplo: ^a Devuelve la OR exclusiva de todos los bits de a ~^ OR exclusiva negada Igual que el anterior Estos operadores de reducción realizan las operaciones bit a bit sobre un solo operando. Las operaciones negadas operan como AND, OR o EXOR pero con el resultado negado. 7.7 Operadores de desplazamito << Desplazamito a izquierda Ejemplo: a = b << 2; >> Desplazamito a derecha Ejemplo: a = b >> 2; Notas: Los bits desplazados se rellan con ceros. 7.8 Operador de concatación {} Concatación de operandos. Los operandos se separan por comas Ejemplos: {a,b[3:0],c} Si a y c son de 8 bits, el resultado es de 20 bits {3{a}} Es equivalte a {a,a,a} {b,3{c,d}} Es equivalte a {b,c,d,c,d,c,d} Nota: No se permite la concatación con constantes sin tamaño. 7.9 Operador condicional? El formato de uso de dicho operador es (condición)? trae_expr : false_expr Ejemplos: out = (able)? a : b; La salida out toma el valor de a si able está a 1, caso contrario toma el valor de b 7.10 Precedcia de los operadores El ord de precedcia de los difertes operadores es el siguite: Operador Símbolo Unary, Multiplicación, División, Módulo +,-,*,% Suma, Resta, Desplazamitos +,-,<<,>> Relación, Igualdad <,>,<=,>=,==,!=,===,!=== Reducción &,!&,^,~^,,~ Lógicos &&, Condicional?: Figura 7-1 Ord de precedcia de los operadores Verilog. 8 Estructuras más comunes En este apartado se prestan las estructuras más comunes para la descripción de comportamito Verilog. A continuación se prestan cada una de ellas por separado indicando, además de un ejemplo, si son sintetizables o no. 8.1 Stcias condicionales if else La stcia condicional if else controla la ejecución de otras stcias y/o asignaciones (estas últimas siempre procedurales). El uso de múltiples stcias o asignaciones requiere el uso de. La sintaxis de la expresión es: if (condición) //Condición simple stcias; if (condición) //Condición doble stcias; else stcias; if (condición1) // Múltiples condiciones stcias; else if (condición2)

18 Stcia case stcias;... else stcias; La siguite figura muestra un ejemplo de uso del condicional if else. //Condicional simple if (able) q<= #1 data; //Condicional multiple if (reset == 1 b1) count<= #1 8 b0; else if (able == 1 b1 && up_ == 1 b1) count<= #1 count + 1 b1; else if (able == 1 b1 && down_ == 1 b1) count<= #1 count 1 b1; else count<= #1 count; Figura 8-1 Ejemplos de uso de stcias condicionales. 8.2 Stcia case La stcia case evalúa una expresión y función de su valor ejecuta la stcia o grupos de stcias agrupadas el primer caso que coincida. El uso de múltiples stcias o asignaciones requiere el uso de. En caso de no cubrir todos los posibles valores de la expresión a avaluar, es necesario el uso de un caso por defecto (default). Este caso se ejecutará siempre y cuando no se cumplan ninguno de los casos anteriores. La sintaxis de la expresión es: case (expresión) <caso1>: stcias; <caso2>: stcias; stcias; <caso3>: stcias; <default>: stcias; case En el ejemplo de la Figura 8-2 hay que destacar que no se están cubrio todos los casos ya que no se evalúan los posibles valores de la variable sel estado de alta impedancia (z) o desconocido (x). La stcia case reconoce tanto el valor z como x como valores lógicos. //Ejemplo case (sel) 2 b00: y = ina; 2 b01: y = inb; 2 b10: y = inc; 2 b11: y = ind; default: $display( Valor de sel erróneo); case Figura 8-2 Ejemplos de uso de stcia case.

19 Stcia casez y casex 8.3 Stcia casez y casex Estas stcias correspond a versiones especiales del case y cuya particularidad radica que los valores lógicos z y x se tratan como valores indifertes. casez: usa el valor lógico z como valor indiferte casex: toma como indifertes tanto el valor z como el valor lógico x La Figura 8-3 muestra un ejemplo de uso de casez. casez (opcode) 4 b1zzz: out = a; // Esta stcia se ejecuta siempre que el bit más significativo sea 1. 4 b01??: out = b; // El símbolo? siempre se considera como indiferte, luego este caso es equivalte a poner 4 b01zz 4 b001?: out = c; default: $display( Error el opcode ); case Figura 8-3 Ejemplo de uso de casez. 8.4 Stcias de bucle Todas las stcias de bucles Verilog deb estar contidas bloques procedurales (initial o always). Verilog soporta cuatro stcias de bucles Stcia forever El bucle forever se ejecuta de forma continua, sin condición de finalización. Su sintaxis es: forever <stcias> En caso de globar mas de una stcia o asignación, éstas se deb incluir tre. initial = 0; forever #5 =!; Figura 8-4 Ejemplo de uso de forever Stcia repeat El bucle repeat se ejecuta un determinado número de veces, sio este número su condición de finalización. Su sintaxis es: repeat (<número>) <stcias> En caso de globar mas de una stcia o asignación, éstas se deb incluir tre. if (opcode == 10) //Realización de una operación de rotación repeat (8) temp = data[7]; data = {data <<1,temp}; Figura 8-5 Ejemplo de uso de repeat Stcia while El bucle while se ejecuta mitras la condición que evalúa sea cierta. La condición que se especifica expresa la condición de ejecución del bucle. Su sintaxis es: while (<expresión>) <stcias>

20 Define En caso de globar mas de una stcia o asignación, éstas se deb incluir tre. loc = 0; if (data = 0)) //Ejemplo de cálculo del bit más significativo loc = 32; else while (data[0] == 1 b0) loc = loc + 1; data = data >> 1; Figura 8-6 Ejemplo de uso de while Bucle for El bucle for es similar a aquellos utilizados los lguajes de programación. Su sintaxis es: for (<valor inicial>,<expresión>, <incremto>) <stcias> En caso de globar mas de una stcia o asignación, éstas se deb incluir tre. for (i=0, i<64, i=i+1)) //Inicialización de memoria RAM ram[i] = 0; Figura 8-7 Ejemplo de uso de for. 9 Directivas de compilación Verilog ofrece una serie de directivas de compilación que permit, tre otras cosas, obter difertes códigos a partir de una única descripción. A continuación se detallan las más comunes. La sintaxis para la definición de una directiva es: `directiva <nombre> <valor> 9.1 Define La directiva define permite definir un valor. Ejemplo: `define TD 1... assign #`TD q = data_out; Figura 9-1 Ejemplo de definición y uso de la directiva define. 9.2 Include La directiva define permite incluir un fichero. En este caso, el fichero a incluir puede conter, por ejemplo, la definición de otros módulos. `include modulos.v... Figura 9-2 Ejemplo de definición de la directiva include. 9.3 Ifdef else - if La directiva ifdef permite compilar un código siempre y cuando se haya definido el símbolo al que hace refercia. `define SUMA...