Organización lógica Identificación de bloque

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Organización lógica Identificación de bloque"

Inés Serrano Hidalgo
hace 7 años
Vistas:

1 Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que pueden contener la información deseada (búsqueda en paralelo de etiquetas) Índice (index): se usa para seleccionar el conjunto en el caso de las asociativas por conjunto o el bloque en las de mapeado directo (conjuntos de una vía). No existe para las completamente asociativas Desplazamiento de bloque (block offset): selecciona el dato deseado dentro del bloque Cómo se sabe que un bloque contiene información válida? Mediante el bit de válido (valid bit) Al calcular el coste de las caches hay que incluir el coste debido al almacenamiento de las etiquetas y el de los bits necesarios Arquitectura de Sistemas Paralelos (9) Según el tipo de cache (I) En caches de mapeado directo: Etiqueta Índice (Bloque) Desplazamiento En caches asociativas por conjunto: Etiqueta Índice (Conjunto) Desplazamiento En caches completamente asociativas: Etiqueta Desplazamiento Arquitectura de Sistemas Paralelos (0)

2 Según el tipo de cache (II) Memoria: bloques Caches: 8 bloques Tres tipos: - Completamente asociativas - De correspondencia directa - Asociativa por conjuntos de vías Arquitectura de Sistemas Paralelos () Ejemplos Procesador de 6 bits de datos y 4 de direcciones Tamaño de la cache: 8Kb Tamaño de la línea: 8 bytes. Cache completamente asociativa. Cache asociativa por conjuntos de 4 vías. Cache de mapeado directo Etiqueta: bits Desplazamiento: bits Palabra: bits Byte:bit Etiqueta: bits Conjunto: 8bits Desplazamiento: bits Palabra: bits Byte:bit Etiqueta: bits Bloque: 0bits Desplazamiento: bits Palabra: bits Byte:bit Arquitectura de Sistemas Paralelos ()

3 Implementación de caches de mapeado directo Arquitectura de Sistemas Paralelos () Implementación de caches totalmente asociativas Arquitectura de Sistemas Paralelos (4)

4 Implementación de caches asociativas por conjuntos Arquitectura de Sistemas Paralelos (5) Ejemplo: VAX-/780 - Cache asociativa por conjunto de vías - Capacidad de datos: 8Kb - Tamaño de bloque: 8 bytes - Número de conjuntos: 5 Pasos de un acierto: ) División de la dirección ) Acceso a ambos bancos ) Comparación de etiquetas 4) Multiplexación 5) Envío a la CPU Arquitectura de Sistemas Paralelos (6) 4

5 Políticas de sustitución de bloque (I) Qué bloque debe reemplazarse en caso de fallo? Se pueden seguir diferentes estrategias: Aleatoria (Random): Se elige un bloque al azar FIFO (First Input First Out): Se sustituye el bloque que más tiempo ha estado en la cache LRU (Least Recently Used): Se sustituye el bloque que más tiempo ha estado en la cache sin ser referenciado LFU (Least Frecuently Used): Se sustituye el bloque que menos referencias ha tenido Se tienen en cuenta criterios de coste y eficiencia Los esquemas más utilizados son el aleatorio y el LRU Arquitectura de Sistemas Paralelos (7) Organización lógica Políticas de sustitución de bloque (II) Ejemplo de política LRU (cache de 4 bloques) Dirección Bloque LRU Comparativa de frecuencias de fallos (VAX, 6bytes/bloque) Arquitectura de Sistemas Paralelos (8) 5

6 Políticas de escritura (I) Qué ocurre en una escritura? Opciones a la hora de escribir en la cache: Escritura directa (Write through): La información se escribe en el bloque de la cache y en el bloque de la memoria de nivel inferior Postescritura (Copy Back): La información se escribe sólo en el bloque de la cache. El bloque modificado de la cache se escribe en la memoria de nivel inferior sólo cuando es reemplazado Los bloques de las caches copy back se denominan sucios o modificados cuando la información de la cache difiere de la memoria de nivel inferior Para reducir la frecuencia de postescrituras en el reemplazo se usa el bit de modificación o sucio (dirty bit): si el bloque está limpio no se escribe en el nivel inferior Cuando una cache es write through, la CPU debe esperar la finalización de cada escritura antes de proceder con la siguiente operación. Para evitarlo se utiliza un buffer de escritura que permite al procesador continuar mientras se actualiza la memoria Arquitectura de Sistemas Paralelos (9) Organización lógica Políticas de escritura (II) Vetajas de las caches copy back: En las caches copy back, las escrituras se realizan a la velocidad de la memoria cache, y múltiples escrituras en un bloque requieren sólo una escritura en la memoria de nivel inferior Como cada escritura no va a memoria, la postescritura utiliza menos ancho de banda (multiprocesadores) Vetajas de las caches write through: En las caches write through, los fallos de lectura no ocasionan escrituras en el nivel inferior Las caches write through son más fáciles de implementar La escritura directa tiene la ventaja también de que la memoria principal tiene la copia más reciente de los datos (coherencia de cache, multiprocesadores y E/S) Arquitectura de Sistemas Paralelos (0) 6

7 Políticas de escritura (III) Qué ocurre en una escritura? Opciones cuando se produce un fallo de escritura: Ubicar en escritura (Write allocation): El bloque se carga en la cache y a continuación se escribe sobre él (similar a un fallo en lectura) No ubicar en escritura (No write allocatation): El bloque se modifica en el nivel inferior y no se carga en la cache Aunque cualquier política de fallo de escritura puede utilizarse con la escritura directa o con la postescritura, las caches copy back utilizan write allocation (CB- WA) y las write through usan no write allocation (WT- NWA) Arquitectura de Sistemas Paralelos () Organización lógica Caches unificadas vs. Caches separadas Caches unificadas o mixtas (unified or mixed): Contienen tanto datos como instrucciones Caches separadas (separated): Existe una cache para datos y otra para instrucciones Ventajas No hay competencia entre el procesador de instrucciones y la unidad de ejecución Duplicación del ancho de bus (puertos separados) Parámetros de diseño (capacidad, tamaños de bloque, asociatividad, etc.) diferentes para instrucciones y datos (optimización) Inconvenientes En general la tasa de fallos global es algo mayor (próxima transparencia): la caches de instrucciones tienen menor frecuencia de fallos que las de datos (localidad) la separación de instrucciones y datos elimina fallos debidos a conflictos pero al dividir también se fija el espacio de cache dedicado a cada tipo No se equilibra la carga de trabajo de forma automática Arquitectura de Sistemas Paralelos () 7

Documentos relacionados

Memoria virtual Ubicación de bloque en paginación

Memoria virtual Ubicación de bloque en paginación Ubicación de bloque en paginación Dónde puede ubicarse un bloque en memoria principal? Los sistemas operativos permiten que los bloques se coloquen en cualquier parte de la memoria principal (totalmente