APUNTE DEL 8155 ELECTRÓNICA DIGITAL III

Transcripción

1 APUNTE DEL 8155 ELECTRÓNICA DIGITAL III Revisión 1.1 Marzo, 2011

2 Interfaz a periférico 8155 Descripción general El chip 8155 es un dispositivo introducido por Intel en Contiene memoria RAM (SRAM) y puertas de entrada/salida de propósitos generales que puede usarse en el sistema Las características principales del 8155 son: Memoria RAM es de 2 kbits organizada en un arreglo de 256 palabras de 8 bits. Bus de direcciones y datos multiplexados (compatible con el 8085). Tres puertas de E/S para propósitos generales. La puerta A y B son de 8 bits cada una y la puerta C de 6 bits. Las puertas A y B pueden operar en modo simple o modo handshake utilizando pines de la puerta C como pines de estado. Timer/contador programable de 14 bits, el cual provee una onda cuadrada o un pulso para el sistema de CPU, dependiendo de cómo se lo programe. Un esquema general puede observarse en la Figura 1. Figura 1: DIAGRAMA EN BLOQUE FUNCIONAL 8155 Descripción de terminales RESET: señal de entrada que inicializa el chip cuando se le aplica un nivel alto. Es manejado por el Cuando se aplica un nivel alto a esta línea las tres puertas quedan en modo entrada y se detiene la operación del timer. ALE: un flanco descendente en este pin de entrada captura las direcciones provenientes del bus multiplexado AD 0-7 en un latch interno del La dirección puede ser una dirección de memoria o puede ser una dirección de E/S (entrada/salida). Interfaz a periférico 8155 Electrónica Digital III 1

3 AD 0-7 : bus three-state, bidireccional de 8 líneas, conectado a la CPU, usado para datos y direcciones. Cuando las 8 líneas están ocupadas con una dirección, éstas son capturadas en un latch con el flanco descendente de ALE. La dirección en cuestión puede estar dirigida a una locación de memoria o a una puerta de E/S, dependiendo de la polaridad de la señal. Cuando las líneas AD 0-7 están ocupadas por un dato, éste será escrito en el chip o leído de él dependiendo de la señal de entrada o. : este pin habilita el chip y es activo en bajo. : habilita el buffer de AD 0-7. Si está en bajo, podrá leerse el contenido de la RAM. Si está en alto, podrá leerse el contenido de las puertas y los registros. : cuando está activa podrá escribirse el dato presente en AD 0-7 sobre la RAM o registros del 8155 dependiendo del estado de. : una entrada en alto en este pin selecciona las funciones de las puertas de E/S y los registros del chip. Un nivel bajo selecciona la memoria. PA 0-7 : corresponden a 8 pines de E/S de propósitos generales. El sentido de dirección que tendrán dependerá de cómo esté programado el registro de comando/estado y será el mismo para todos los pines de la puerta A (todos los pines de la puerta A serán entrada o salida). PB 0-7 : ídem anterior. Para puerta B. PC 0-5 : estos 6 pines pueden funcionar como una puerta de entrada, puerta de salida, o como señales de control para las puertas A y B cuando estas trabajen en modo handshake, dependiendo de la programación del registro comando/estado. Cuando las puertas A y B trabajen en modo simple, el sentido de los pines de la puerta C serán de todos entradas, o todos salidas. La función de cada línea PC 0-5, cuando son usadas como señales de control, se describen en la Tabla 1. TIMER IN: entrada del timer-contador. : este pin corresponde a la salida del timer. La salida puede ser una onda cuadrada o un pulso, dependiendo de cómo se programa el registro del timer. VCC: alimentación de 5 V c.c. VSS: referencia (masa). Direccionamiento de la memoria RAM del 8155 Para poder escribir y leer datos en la memoria RAM, el chip debe estar habilitado con en bajo e también en bajo para seleccionar la memoria. El procesador debe escribir la dirección de 8 bits por el bus multiplexado AD 0-7 y capturarla en el 8155 con la señal ALE. Dependiendo de cuál de las dos señales, o, esté activa se tratará de un ciclo de escritura o lectura respectivamente, sobre la dirección que se capturó. En el caso de un ciclo de escritura el procesador escribirá el dato en el bus AD 0-7 y será guardado en la memoria del 8155 en la dirección capturada. En caso de una operación de lectura el 8155 escribirá el dato (almacenado en la dirección capturada) en el bus AD 0-7 y este será leído por el procesador. Interfaz a periférico 8155 Electrónica Digital III 2

4 Información de programación de las puertas y el timer Los registros internos del 8155 contienen los datos que se envían o reciben por las puertas, la información de programación de las mismas, y la información de programación y estado del timer. A estos registros se acceden, para su lectura o escritura, con direcciones de E/S (entrada/salida). Se entiende por dirección de E/S a una dirección que proviene por el bus multiplexado AD 0-7 cuando está en bajo, está en alto, y que se captura con ALE. En el microprocesador 8085 y similares esto se denomina direccionamiento del sistema aislado y son las instrucciones IN xx y OUT xx las que hacen referencia a los dispositivos conectados en este sistema. En la Figura 2 se muestran los registros internos del La Figura 3 muestra una tabla con las direcciones de E/S de dichos registros. Figura 2: REGISTROS INTERNOS Figura 3: DIRECCIONES DE E/S DE LOS REGISTROS Las direcciones de los registros que aparecen en la Figura 3 son direcciones de 8 bits en donde los 5 bits más significativos pueden ser 0 o 1 indistintamente. Mientras esté en bajo, esté en alto, solo los tres bits menos significativos de la dirección proveniente del bus AD 0-7 serán los que direccionen uno de los registros en particular. Hay algunos registros que solo se pueden leer y otros que solo se pueden escribir, éstos comparten la misma dirección de E/S. A continuación se describe cada uno de los registros. Registro de comando/estado: Recibe este nombre porque se trata de dos registros con la misma dirección. Durante una operación de escritura de E/S se escribe el registro comando y durante una operación de lectura se lee el contenido del registro de estado. Interfaz a periférico 8155 Electrónica Digital III 3

5 Programando el registro de comando/estado: El contenido de este registro puede modificarse mediante un ciclo de escritura de E/S, direccionándolo con la dirección de E/S xxxxx000. Esto indica que sólo son importantes los tres bits menos significativos de AD 0-7 durante el direccionamiento del registro. Los bits del (0-3) del registro definen el sentido de las puertas, los bits (4-5) habilitan o no la interrupción desde la puerta C cuando la puerta A y/o B funcionan en modo handshake, y los bits (6-7) son para el control del timer. La asignación de bits se muestra en la Figura 4. A continuación se muestran las referencias de la figura. Por último en la Tabla 1 se resume el funcionamiento de la puerta C dependiendo de la programación de los bits (3-2) del registro comando/estado. Referencias: Figura 4: REGISTRO COMANDO/ESTADO (ESCRITURA) Bit 0: definición del sentido de la puerta A. Si está en 0 todas las líneas de la puerta A serán de entrada, si está en 1 todas las líneas de la puerta A serán de salida. (después de un reset todas la puertas estarán como entradas) Bit 1: definición del sentido de la puerta B. Ídem que el bit 0 para la puerta A. Bits (3-2): programación puerta C y modos de la puerta A y B. ALT1 (00): Define el modo de funcionamiento de la puerta C como entrada. ALT2 (11): Define el modo de funcionamiento de la puerta C como salida. ALT3 (01): Define el modo de funcionamiento de la puerta A en modo handshake. Las líneas de la puerta C funcionarán como: PC 0 -PC 2 : son líneas de control y estado para la puerta A. PC 3 -PC 5 : son líneas normales de salida. ALT4 (10): Define el modo de funcionamiento de las puertas A y B en modo handshake. PC 0 -PC 2 : son líneas de control y estado de la puerta A. PC 3 -PC 5 : son líneas de control y estado de la puerta B. Interfaz a periférico 8155 Electrónica Digital III 4

6 Tabla 1: FUNCIÓN DE LOS PINES DE LA PUERTA C Pin ALT1 ALT2 ALT3 ALT4 PC 0 Input Output INTR A INTR A PC 1 Input Output Buffer full PA Buffer full PA PC 2 Input Output STB PA STB PA PC 3 Input Output Output INTR B PC 4 Input Output Output Buffer full PB PC 5 Input Output Output STB PB Bit 4: un 1 en éste bit habilita la interrupción de la puerta A cuando esta trabaja en modo handshake. Cuando el sentido de dirección de la puerta A sea de salida el 8155 interrumpirá al microprocesador cada vez que el periférico conectado a la puerta A haya leído el dato escrito en esta, indicando que ya está listo para recibir un nuevo dato. Cuando el sentido de dirección de la puerta A es de entrada, cada vez que el periférico coloque un dato en la puerta, el 8155 indicará con una interrupción, que tiene un dato listo para ser leído por el microprocesador. Un 0 en este bit no habilita la interrupción de la puerta A. Bit 5: de igual forma que el bit 4 para la puerta A, este bit del registro comando/estado habilita o no la interrupción por la puerta B cuando esta opera en modo handshake. Cuando ambas puertas operan en modo handshake (ALT4) y ambas tienen habilitado la interrupción, el microprocesador puede determinar cuál fue la que lo interrupió haciendo una lectura del registro comando/estado como se describirá más adelante. Bits (7-6): comandos del timer. NOP (00): no afecta la operación del contador. STOP (01): no opera si el timer no ha comenzado a correr. Detiene el conteo si el timer está funcionando. STOP AFTER TC (10): detiene el timer inmediatamente después de alcanzar el conteo programado. START (11): carga el modo y la duración del tiempo de conteo. Comienza la cuenta inmediatamente después de ser cargado. Si el timer está corriendo, comienza el nuevo modo y duración de tiempo inmediatamente después que la cuenta actual termina. Lectura del registro de comando/estado: El estado del timer y del sector de E/S cuando se trabaja en modo handshake puede accederse mediante la lectura del registro comando/estado en la dirección de E/S xxxxx000. El formato de la palabra de estado se muestra en la siguiente Figura 5 y a continuación las referencias de la misma. Figura 5: REGISTRO COMANDO/ESTADO (LECTURA) Interfaz a periférico 8155 Electrónica Digital III 5

7 Referencias: Bit 0: Pedido de interrupción Puerta A. Dato listo para ser leído por el micro o solicitud de un nuevo dato, dependiendo si la puerta A es de entrada o salida respectivamente. Bit 1: Buffer puerta A lleno. Bit 2: Habilitación de interrupción Puerta A. Bit 3: Pedido de interrupción Puerta B. Bit 4: Buffer puerta B lleno. Bit 5: Habilitación de interrupción Puerta B. Bit 6: Este bit es puesto en estado alto cuando se finaliza la cuenta del timer. Este bit es reseteado por la lectura del registro de comando/estado o bien por el pin de reset del hardware. Registro PA: Este registro puede funcionar como puerta de entrada o de salida, dependiendo de la programación del bit 0 del registro comando/estado. Además esta puerta puede operar en el modo básico o en el modo handshake (reconocimiento mutuo), también dependiendo de la programación de los bits 3-2 del registro comando/estado. Los pines conectados a este registro son PA 0-7 y la dirección de E/S del mismo es xxxxx001. Registro PB: Este registro funciona de igual manera que el registro PA. Los pines conectados a este registro son PB 0-7 y la dirección de E/S del mismo es xxxxx010. Registro PC: Este registro puede configurarse como puerta de entrada, puerta de salida o como registro de control de las puertas A y/o B. La dirección de E/S es xxxxx011. Los pines del 8155 conectados a este registro son PC 0-7. Registro Timer: El timer es un contador descendente de 14 bits que cuenta los pulsos en la línea de entrada TIMER IN y provee una onda cuadrada o un pulso por el pin de salida cuando finaliza la cuenta. Dependiendo de la programación de los dos bits más significativos M 1-2 del byte más significativo del registro timer, la salida de será una onda cuadrada o un pulso simple a la salida. El byte menos significativo del registro timer tiene una dirección de E/S xxxxx100, y el byte más significativo le corresponde la xxxxx101. Una operación de lectura en estas direcciones de E/S leerá el contenido del contador y el modo de salida programado. En el 8155 existe un registro de dos bytes llamado CLR (count length register) con una dirección de E/S de xxxxx100 parte baja, y xxxxx101 parte alta. Solo puede ser escrito (comparte la misma dirección que el registro del timer), y es donde se programa el largo de la secuencia de conteo del timer con los bits del 0 al 13, y el modo de salida del timer con los bits 14 y 15 (M 1-2 ). El rango de valores a cargar en el registro es de 0002H a 3FFFH. En la Figura 6 se muestra la asignación de bits del registro timer. Figura 6: REGISTRO TIMER En la Tabla 2 se especifican las distintas configuraciones del modo de salida del timer. Interfaz a periférico 8155 Electrónica Digital III 6

8 Tabla 2: MODOS DE SALIDA DEL TIMER M2 M1 0 0 Durante la primera mitad de la cuenta programada está en un nivel alto, durante la segunda mitad de la cuenta está en un nivel bajo.(nota 1) 0 1 Genera una onda cuadrada con un periodo igual al valor programado en el timer en los bits desde 0 a 13 y se recarga automáticamente al finalizar la cuenta. 1 0 Genera un pulso simple al terminar la cuenta. 1 1 Genera un pulso simple al finalizar la cuenta y además el timer se recarga automáticamente con el mismo valor programado en CLR, continuando con este proceso en forma cíclica. T T T T M2 1 Genera un pulso simple al finalizar la cuenta programada M2 0 Primera mitad de la cuenta salida en alto, segunda mitad salida en bajo M1 1 Recarga automática al terminar la cuenta M1 0 No recarga automaticamente Nota: 1. Cuando el largo de la cuenta que se carga es asimétrico, como por ejemplo 9, la salida en alto durará cinco períodos y la salida en bajo cuatro períodos. 2. Si el contador recibe una señal de reset se detiene, pero no se altera su contenido ni el modo de salida. Para restablecer la operación de cuenta se debe ejecutar el comando START a través del registro comando/estado. Mientras el contador está corriendo es posible cargar en el registro CLR un nuevo valor de cuenta y modo de salida sin que se modifique la cuenta actual o el modo de salida. Para que se comience la operación con el contenido actual del CLR es necesario ejecutar el comando START. Una vez que se finalice la cuenta actual se comenzará una nueva cuenta con el nuevo valor cargado. Para comenzar inmediatamente con la nueva cuenta, si el contador estaba funcionando, es necesario ejecutar un comando NOP y luego el comando STAR. Es importante tener en cuenta que el timer contador del 8155 está diseñado para proveer una forma de onda cuadrada o un pulso a la salida. No es un contador de eventos. Por lo tanto la lectura del contador no tiene el número de pulsos que ingresaron por TIMER IN. Es posible, sin embargo, calcular la cantidad de pulsos en TIMER IN necesarios para completar un ciclo del timer, utilizando los valores leídos del contador. Para obtener el número de pulsos restantes para completar un ciclo de cuenta se deben completar los siguientes pasos. 1. Detener el contador con el comando STOP a través del registro comando/estado. 2. Leer los 16 bits del registro contador con las direcciones de E/S xxxxx101/ Limpiar los bits del modo de salida. 4. Limpiar el flag de carry y rotar a la derecha a través del carry los 16 bits. 5. Si el carry queda en 1, sumar ½ del largo de la cuenta original (si la cuenta es impar, sumar ½ del largo total-1). Interfaz a periférico 8155 Electrónica Digital III 7

9 Aclaración: si el largo de la cuenta es impar y se lee el registro contador antes de que el tercer pulso por TIMER IN ocurra, no es posible determinar el valor de los pulsos restantes. Sin embargo el 8155 siempre genera con el número de pulsos por TIMER IN correctos. Modo handshake de las puertas A y B Cuando se programa el registro comando/estado del 8155 para que las líneas de la puerta C actúen como líneas de control para la puerta A (ALT3) o como líneas de control para las puertas A y B (ALT4) se dice que la/s puerta/s está/n operando en modo Handshake. Este protocolo pertmite la posibilidad de interconectar dispositivos inteligentes. Una vez que se configure el sentido de las puertas A y B estas serán de entrada o salida y las líneas de control de la puerta C las manejarán el 8155 y el periférico como se explica a continuación. Modo handshake de entrada En la Figura 7 Error! No se encuentra el origen de la referencia. se muestra un diagrama en bloques de la interfaz del 8155 con un periférico a través de una puerta (A o B). La explicación se hará para la puerta A pero es lo mismo para la B. Figura 7: MODO HANDSHAKE DE ENTRADA La secuencia para la transferencia de datos desde el periférico al 8155 y de éste al microprocesador es como sigue: 1. El periférico tiene un dato disponible, lo pone en el BUS PA 0 -PA 7 y baja la línea. 2. El 8155 contesta poniendo en alto la línea buffer full hasta que el dato sea leído por el microprocesador. 3. El periférico pone en alto, capturando el dato en la puerta de entrada de la interfaz. El 8155 pone en alto la línea de pedido de interrupción INTR hacia el microprocesador. 4. En respuesta al pedido de interrupción la CPU lee el dato y el 8155 pone las líneas INTR y BF en bajo. Las formas de onda de la secuencia se muestran a continuación (Figura 8). Interfaz a periférico 8155 Electrónica Digital III 8

10 Figura 8: FORMAS DE ONDA MODO HANDSHAKE DE ENTRADA Modo handshake de salida La transferencia de datos es desde el microprocesador al 8155 y de éste al periférico conectado a la puerta A o B. En la Figura 9 se muestra el diagrama en bloques de la interfaz entre el periférico y el 8155 para el modo handshake de salida. La explicación se hace para la puerta A y es la misma que para la puerta B. Figura 9: MODO HANDSHAKE DE SALIDA La secuencia de la transferencia de datos es como se explica a continuación: 1. La CPU chequea la línea de pedido de interrupción INTR, si está en alto, la CPU ejecuta una operación de escritura capturando el dato en la puerta de salida de la interfaz y poniendo la INTR en bajo. 2. Cuando se completa el ciclo de escritura en el 8155 se pone en alto. Al ocurrir esto se pone alto la línea BF indicándole al periférico que el buffer de salida tiene un dato para ser leído. 3. El periférico pone la línea en bajo, leyendo la interfaz y ésta lleva BF hacia abajo. 4. El periférico coloca la línea en alto llevando la línea de pedido de interrupción a alto. Esto indica al microprocesador que puede comenzar un nuevo ciclo de escritura. A continuación se muestran las formas de onda de la secuencia de salida (Figura 10). Interfaz a periférico 8155 Electrónica Digital III 9

11 Figura 10: FORMAS DE ONDA MODO HANDSHAKE DE SALIDA Ejemplo de aplicación del 8155 Se utiliza una interfaz a periféricos 8155 en un sistema de micro cómputo con un procesador a) La memoria RAM del 8155 se debe mapear a partir de la dirección FB00H del espacio de direccionamiento sin redundancia. b) Los registros de E/S del 8155 se deben mapear a partir de la dirección de E/S 10001xxx del sistema aislado sin redundancia. c) La puerta A debe estar como salida y debe operar en modo handshake. Debe habilitarse la interrupción de la puerta A cuando el dato actual sea leído por el periférico, solicitándose que un nuevo dato sea escrito por el La puerta B debe estar como entrada y operar en modo simple. d) El timer debe producir un pulso simple negativo cada vez que una señal externa genere 48 pulsos en la línea de entrada TIMER IN. Solución: a) La configuración del hardware debe ser tal que cuando el microprocesador direccione una locación de memoria entre FB00H-FBFFH, el selector de dispositivos habilite el 8155 poniendo la señal en bajo. deberá a su vez estar en bajo para seleccionar la memoria del Las instrucciones del 8085 que direccionarán la memoria son LDA, STA, MOV M, etc. b) Para el sistema aislado (direcciones de E/S) cuando el microprocesador direccione desde (88H-8DH) el selector de dispositivos del sistema aislado debe habilitar el del estará en alto. Las instrucciones del 8085 que direccionan el sistema aisaldo son IN y OUT. c) Si la puerta A debe operar en modo handshake y la B en modo simple, entonces la configuración de los bits PC3 y PC2 (bits 3 y 2) del registro comando/estado debe ser ALT3 (01). De esta forma los bits de la puerta C PC 3-5 quedarán como líneas normales de salida. Para que la puerta A sea de salida, con la habilitación de interrupción, los bits del registro comando/estado PA e IEA deben estar en 1 (bit 0 y bit 4 respectivamente). Para que la puerta B sea de entrada el bit PB (bit 1) del registro comando/estado debe estar en 0. d) Para configurar el timer se debe cargar con 30H (48D) el byte menos significativo del registro CLR y el byte más significativo con C0H (M 2-1 en 11) para autorecarga y pulso simple al finalizar la cuenta. Assembler del ejemplo ;CONFIGURACIÓN 8155 PARA EL EJEMPLO MVI A,30H ;CARGA EL ACUMULADOR CON LA PARTE BAJA DEL CLR Interfaz a periférico 8155 Electrónica Digital III 10

12 OUT B ;ESCRIBE EL CONTENIDO DEL ACUMULADOR EN LA PARTE BAJA DEL ;CLR MVI A, B OUT B MVI A, OUT B ;FIN DE PROGRAMACION ;CARGA EL ACUMULADOR CON LA PARTE ALTA DEL CLR ;ESCRIBE EL CONTENIDO DEL ACUMULADOR EN LA PARTE ;ALTA DEL CLR ;CARGA EL ACUMULADOR CON LA CONFIGURACIÓN DEL ;REGISTRO COMANDO/ESTADO: TIMER COMAND = 11(START), ;IEB=0, IEA=1, PC2-PC1 = ALT3(01), PB=0 (ENT), PA=1 ;(SAL) ;CONFIGURA EL REGISTRO COMANDO/ESTADO (INICIA EL ;TIMER Y CONFIGURA LAS PUERTAS) ;LAS INTERRUPCIONES DEL 8085 NO ESTÁN HABILITADAS ESPERE DATO: IN B ANI 01H JZ EPEREDATO ;LEE EL REGISTRO DE COMANDO/ESTADO ;ENMASCARA PARA VER SI INTRA=1 ;SI NO HAY DATO SE QUEDA EN EL LAZO, SI HAY SIGUE Bibliografía OKI SEMICONDUCTOR, Datasheet MSM81C55 APUNTE DE CÁTEDRA ELECTRÓNICA DIGITAL III Interfaz a periférico 8155 Electrónica Digital III 11