LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION

Transcripción

1 ESTRUCTURA DE COMPUTADORES Pag LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION 1. Introducción Vamos a aplicar las ideas de microprogramación al caso de un minicomputador similar al que nos aparecía en el tema anterior. Para ello vamos a considerar una ruta de datos de una arquitectura en triple bus con una serie de registros dedicados y otros de propósito general, una A.L.U. y un desplazador. Sobre esta ruta de datos definiremos el hardware de control microprogramado. Sobre estos elementos fijos se define el conjunto de instrucciones máquina que tiene que soportar. El diseño consiste en definir el contenido de la memoria de control, es decir de los microprogramas que sirven para la búsqueda de instrucciones y su posterior ejecución. Posteriormente tenemos que completar el diseño de la unidad de control microprogramada. 2. Estructura de la ruta de datos Consideremos una ruta de datos como lo indicada en la figura de la página siguiente correspondiente a una arquitectura en triple bus con los siguientes registros todos ellos de 16 bits. Registro Función del registro PC Contador de programa AC Acumulador SP Puntero de pila IR Registro de instrucción OMASK Registro cargado con la máscara = 2047 RCON1 Registro constante cargado con el valor cero RCON2 Registro constante cargado con el valor uno RCON3 Registro constante cargado con el valor -1 AMASK Registro cargado con la máscara = 4096 SMASK Registro cargado con la máscara = 255 A,B,C,D,E,F Registros de propósito general Además tendrá dos registros buffer que sirven para aislar los buses de salida (buses A y B) del resto de la ruta de datos.

2 ESTRUCTURA DE COMPUTADORES Pag La unidad aritmético-lógica permite realizar las operaciones indicadas en la tabla siguiente: F 3 F 2 F 1 F 0 Operación A + B A and B A A A or B A xor B Las entradas a la ALU son el bus B y la salida de un multiplexor que tiene como entradas el bus A y el registro buffer de memoria (MBR). Nos proporciona las señales de estado N,,Z y C con el sentido habitual de banderas de signo, valor nulo y bit de acarreo A la salida de la ALU tenemos un desplazador que permite ejecutar las instrucciones siguientes: S 2 S 1 S 0 Operación No desplaza Desplazamiento lógico de un bit a la derecha Desplazamiento lógico de un bit a la izquierda La memoria externa es de 2048x16 bits.y tiene los registros habituales MAR y MBR ambos de 16 bits. El MAR se puede cargar desde el registro buffer B y el MBR se puede cargar desde la salida del desplazador y puede llevarse al multiplexor Para gobernar esta ruta de datos tenemos las siguientes señales de control: 16 señales de habilitación de registros al bus A 16 señales de habilitación de registros al bus B 16 señales de carga de los registros desde el bus C. 2 señales de carga de los registros MAR y MBR 2 señales de lectura y escritura en memoria R y W. 3 señales de selección de función del desplazador 4 señales de selección de función de la ALU. 2 señales de carga de los buffer A y B 1 señal de control del multiplexor 1 señal de habilitación del bus C En total tenemos 63 señales de control, evidentemente dada la arquitectura del sistema es necesario codificar por campos las salidas y entradas desde los buses porque son señales incompatibles entre si y por tanto que admiten codificación Con esto nos quedan 27 bits que es un tamaño mas adecuado.

3 ESTRUCTURA DE COMPUTADORES Pag PC AC SP IR OMASK RCON1 RCON2 RCON3 AMASK SMASK A B C D E F MEMO RIA PRINCI PAL 2048 X 16 MAR MBR Buffer A MUX Buffer B ALU Desplazador

4 ESTRUCTURA DE COMPUTADORES Pag Formato de microinstrucción La estructura básica será la siguiente: Condiciones de salto Señales de control Siguiente dirección Ya veíamos que el campo de señales de control a su vez estaba codificado con la estructura siguiente: MUX ALU (4) SH (3) MBR MAR R W ENC A (4) B(4) C(4) L 0 L 1 El campo de condición codifica las condiciones en que se pueden producir saltos en el microprograma: C 2 C 1 C 0 Condición No salta Salta si N = Salta si Z = Salta si C = Salta siempre El campo de siguiente dirección tiene que permitir direccional cualquier posición de la memoria de control. Podemos suponer que la memoria de control sea de 1 K palabra y por tanto que el tamaño de este campo es de 10 bits. Por tanto el tamaño mínimo de la palabra de microinstrucción será de 40 bits. 3. Hardware de control La unidad de control microprogramado tiene los siguientes elementos: Reloj que fija la temporización del sistema y que se puede dividir en subciclos que gobiernan las distintas fases en la ejecución de una microinstrucción. Memoria de control de 1024x48 bits con un registro de dirección de memoria RDC de10 bits y un registro buffer de memoria RMC de 48 bits. Secuenciador que gobierna la ejecución del microprograma en función de: o Las señales de estado N,Z,C o Una señal que indique cuando se va a cargar el código de operación de la instrucción que está almacenado en IR en el registro RMC o Las señales de condición contenidas en la microinstrucción en curso Un esquema del hardware de control puede ser el siguiente.

5 ESTRUCTURA DE COMPUTADORES Pag Código_operación IR 0 N Z C 1 Lógica de bifuración MUX +1 RDC MEMORIA DE CONTROL COND FIR DIRECCIÓN RMC Vemos que se ha introducido un multiplexor MMUX que selecciona la carga del registro de dirección de la memoria de control RDC según la tabla siguiente:

6 ESTRUCTURA DE COMPUTADORES Pag Entradas de control a MMUX Siguiente dirección Bit 1 (FIR) Bit 0 (MUX) 0 0 RDC RMC(DIR) 1 0 IR(cod_op) 1 1 IR(cod_op) 4. Fases en la ejecución de una microinstrucción Para que la CPU funcione correctamente es preciso seguir una cronología en la ejecución de la microinstrucción. Consideramos para ello dividido el ciclo de reloj en los cuatro subciclos siguientes: 1. Carga de la siguiente microinstrucción a ejecutar en el registro de datos RMC. 2. Sacar el contenido de los registros a los buses A y B y cargar su contenido en los registros buffer A y B. 3. Esperar a que la salida de la ALU y el desplazador se estabilice ( o sea que termine la operación) y en su caso que se cargue el registro de dirección de memoria MAR. 4. Almacena el resultado en el banco de registros y en su caso en el registro de datos de memoria MBR. En estas circunstancias vemos que no necesitamos que las señales de control de carga de los registros buffer de A y B se controlen desde la microinstrucción porque siempre se activan en el subciclo 2 del ciclo de reloj. 5. Fases en la ejecución de una instrucción. Como cualquier sistema digital, la ruta de datos necesita un diagrama ASM que nos indique las fases por las que va pasando una instrucción. Ya que es similar al diagrama que expusimos en el tema anterior no lo vamos a repetir, el esquema de operación es el siguiente: Búsqueda de la instrucción ( MAR PC, LECTURA, PC PC + 1) Decodificación que implica la carga en RDC (registro de dirección de memoria de control) de la dirección de inicio del microprograma correspondiente a esa instrucción. Ejecución del microprograma y vuelta a la búsqueda de instrucción. Para la decodificación tenemos varias formas de hacerlo, en este ejemplo ( dado el hardware de control propuesto) vamos a hacerlo mediante una tabla de saltos, de forma que al comienzo de la memoria de control tenemos una serie de saltos incondicionales que corresponden a cada una de las valores de los códigos de operación de las instrucciones. De forma que la instrucción cuyo código de operación es 1 saltará a la línea 1 donde una microinstrucción de salto incondicional le llevará a la posición de memoria de control donde se encuentre el microprograma correspondiente a esa instrucción.

7 ESTRUCTURA DE COMPUTADORES Pag Ejemplo de diseño Una vez que ya tenemos el marco general podemos pasar a diseñar una CPU, para lo cual nos tienen que dar un conjunto de instrucciones máquina que se desea que se ejecuten en esa máquina. Consideremos el siguiente ejemplo: Código nemotécnico Formato Instrucción Significado LODD 00001xxxxxxxxxxx Carga directa AC M[x] LODI 00010xxxxxxxxxxx Carga inmediata AC x STOD 00011xxxxxxxxxxx Almacenamiento directo M[x] AC ADDD 00100xxxxxxxxxxx Suma directa AC AC + M[x] ADDI 00101xxxxxxxxxxx Suma inmediata AC AC + x SUBD 00110xxxxxxxxxxx Resta directa AC AC - M[x] SUBI 00111xxxxxxxxxxx Resta inmediata AC AC - x PUSH Apilar SP SP - 1 M[SP] PC POP Desapilar PC M[SP] SP SP + 1 JNEG 01010xxxxxxxxxxx Salta si es negativo Si AC<0 entonces PC x JZER 01011xxxxxxxxxxx Salta si es cero Si AC=0 entonces PC x JCAR 01100xxxxxxxxxxx Salta si acarreo Si C=1 entonces PC x JUMP 01101xxxxxxxxxxx Salto incondicional PC x CALL 01110xxxxxxxxxxx Llamada a subrutina SP SP - 1 M[SP] PC PC x RETN 01111xxxxxxxxxxx Retorno de subrutina PC M[SP] SP SP + 1 HALT Parada del programa Vemos que utilizamos dos formas de direccionamiento: directo e inmediato. También observamos que se reserva el código para la fase de búsqueda de la instrucción que es común a todas las instrucciones. Para que este conjunto de instrucciones se pueda ejecutar se precisa de una serie de microprogramas que vamos a pasar a describir y que se almacenarán en la memoria de control. Fase de búsqueda y decodificación : Suponemos que el PC apunta a la instrucción a ejecutar, por tanto lo que hay que hacer es leer de memoria en esa dirección y cargar su contenido en el registro IR. Para dejar preparado el PC de forma que apunte a la siguiente instrucción tendremos que incrementar su valor en uno. MAR PC ; LECTURA ( RD =1 ; Bus B PC ; cargar el MAR ) PC PC + 1 ; LECTURA (RD=1 ; Bus A PC ; Bus B 1 ; Sumar; Habilitar C; PC Bus C) IR MBR ( MUXA 1; ALU = dejar pasar A ; Habilitar C ; IR Bus C)

8 ESTRUCTURA DE COMPUTADORES Pag FIR 1 ( Con esto cargamos el código de operación en el registro RDC) En la memoria de control, el microprograma que efectúa estas operaciones ocupa las posiciones mas altas para facilitar el mejor aprovechamiento de la memoria de control. En el esquema de la memoria de control que tenemos al final podemos ver los valores concretos de las microinstrucciones de búsqueda y decodificación. Ejecución de LODD n A IR and OMASK (bus A IR ; Bus B OMASK ; ALU = and ; habilitar C ; A Bus C) MAR A ; Lectura ( bus B A ; MAR = 1; R = 1) Lectura ( dura dos ciclos R = 1) AC MBR (MUX = 1; ALU = A ; habilitar C; AC Bus C) Ejecución de LODI n AC IR and OMASK ( bus A IR ; Bus B OMASK ; ALU = and ; habilitar C AC Bus C; COND = salto incondicional; dir = busqueda) Ejecución de ADDD n A IR and OMASK (bus A IR ; Bus B OMASK ; ALU = and ; habilitar C ; A Bus C) MAR A ; Lectura ( bus B A ; MAR = 1; R = 1) Lectura ( dura dos ciclos R = 1) AC MBR + AC (MUX = 1; Bus B AC ; ALU = suma ; habilitar C; AC Bus C) Ejecución de ADDI n A IR and OMASK ; (bus A IR ; Bus B OMASK ; ALU = and ; habilitar C ; A Bus C) AC AC + A ( Bus A A; Bus B AC ; ALU = suma ; habilitar C; AC Bus C) Ejecución de SUBD n Como no tenemos en la ALU la operación de restar hacemos A-B = A + B + 1 A IR and OMASK (bus A IR ; Bus B OMASK ; ALU = and ; habilitar C ; A Bus C) MAR A ; Lectura ( bus B A ; MAR = 1; R = 1) AC AC + 1 ; Lectura (R=1 ; Bus A AC ; Bus B 1 ; Sumar; Habilitar C; AC Bus C) A MBR (MUX = 1 ; ALU = complementar ; habilitar C ; A Bus C) AC A + AC ( Bus A AC ; Bus B A; ALU = suma ; habilitar C; AC Bus C) Ejecución de PUSH SP SP-1 ( Bus A SP ; Bus B -1 ; ALU = sumar ; habilitar C ; SP Bus C) MAR SP ; MBR AC; Escritura

9 ESTRUCTURA DE COMPUTADORES Pag (Bus B SP ; MAR buffer B; Bus A AC ; ALU = deja pasar A ; MBR Salida del desplazador; W) Terminar la escritura con salto a búsqueda Ejecución de POP MAR SP ; Lectura ; SP SP +1; Lectura; PC MBR; Ejecución de JNEG x La instrucción dice Si AC <0 entonces PC x. Para poder saber si AC es negativo, tenemos que pasar su contenido por la ALU y posicionar el bit N. Nos quedará el siguiente microprograma: AC AC ; Si N = 1 salta a la etiqueta JMP ; en otro caso salta a búsqueda Ejecución de JZERx AC AC ; Si Z = 1 salta a la etiqueta JMP ; en otro caso salta a búsqueda Ejecución de JCAR x Si C = 1 salta a la etiqueta JMP ; en otro caso salta a búsqueda Ejecución de JMP x PC IR and OMASK Ejecución de CALL x SP SP 1; MAR SP ; MBR PC ; Escritura; Escritura; PC IR and OMASK Nº A M U X COND SH M B R M A R R W E N C C B A ADDR F I R Búsqueda LODD LODI STOD ADDD ALU Hexadecimal

10 ESTRUCTURA DE COMPUTADORES Pag ADDI SUBD SUBI PUSH POP 000A 100 JNEG 000B 100 JZER 000C 100 JCAR 000D 100 JUMP 000E 100 CALL 000F 100 RETN F 100 HALT LODD búsqueda LODI búsqueda FF02 ADDD búsqueda ADDI búsqueda SUBD búsqueda PUSH A búsqueda FF00 POP búsqueda JNEG JMP Búsqueda JZER JMP Búsqueda

11 ESTRUCTURA DE COMPUTADORES Pag JCAR JMP Búsqueda JMP Búsqueda CALL RETN Búsqueda C FD FE FF