Tema 4. Subsistema de Memoria

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Tema 4. Subsistema de Memoria"

Pilar Sevilla Quiroga
hace 8 años
Vistas:

1 Tema 4. Subsistema de emoria 4.1. ntroducción 4.2. emoria cache. emoria principal 4.4. emoria virtual onceptos generales Organizaciones para mejorar el rendimiento lgunas tecnologías D Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 53 onceptos generales a memoria principal es el siguiente nivel de la jerarquía de memorias, a continuación de la/s cache/s, y por tanto satisface las demandas de ese nivel. demás, sirve de interface para la E/S del sistema computador Destino de las entradas y fuente de las salidas. Está construida con Ds, las cuales están pensadas para aumentar la densidad en lugar de disminuir el tiempo de acceso l ser el siguiente nivel de la jerarquía, y por el hecho de ser un nivel más lento que la cache, su organización influye en la penalización de fallo y por tanto influye en el rendimiento. Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 54 1

demás, sirve de interface para la E/S del sistema computador Destino de las entradas y fuente de las salidas.

2 endimiento de la memoria principal os parámetros para evaluar el rendimiento de la memoria principal son atencia : tiempo en obtener el primer acceso ncho de banda : número de bytes leídos o escritos por unidad de tiempo ara lograr un buen rendimiento, hay que conseguir el mejor ancho de banda posible entre la cache y la memoria principal, ya que así se disminuye el tiempo de transferencia. El tiempo de acceso o latencia es difícil de reducir. as posibles organizaciones para mejorar el rendimiento de la memoria principal son umentar el ancho de la memoria Utilizar memoria entrelazada Utilizar bancos de memoria independientes Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 55 Organización con ancho de una palabra a conexión de la U con la cache es de 1 palabra de ancho, al igual que la conexión entre la cache y la memoria principal. U Si suponemos: 1 ciclo para enviar la dirección. 15 ciclos para cada acceso a una posición de la D. 1 ciclo para enviar una palabra de datos. Bloque de cache de 4 palabras (16 bytes). ache Bus enalización de fallo = 1 + 4x15 + 4x1 = 65 ciclos edida del ancho de banda entre la cache y la memoria principal º bytes transferidos /ciclo = 16 / 65 = 0,25 emory Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 56 2

El tiempo de acceso o latencia es difícil de reducir.

3 Organización con ancho de varias palabras Se aumenta el ancho de banda haciendo la memoria y el bus de varias palabras de ancho. umentar el ancho de la memoria y del bus disminuye el tiempo de acceso y el tiempo de transferencia disminuye la penalización de fallo Se necesita un multiplexor que seleccione la palabra del bloque de cache que se va a suministrar a la U Todas estas medidas aumentan el coste, y aumentan también el tiempo de acceso a la cache. U ultiplexor ache Bus emory Si ancho de memoria es de 2 palabras enalización de fallo = 1 + 2x15 + 2x1 = 33 ciclos º bytes transferidos/ciclo = 16/33 = 0,48 Si ancho de memoria = 4 palabras enalización de fallo = 1 + 1x15 + 1x1 = 17 ciclos º bytes transferidos/ciclo = 16/17 = 0,94 Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 57 Organización de memoria entrelazada (1) Se incrementa el ancho de banda ensanchando la memoria pero no el bus de conexión. emoria organizada en bancos de 1 palabra de ancho. Se leen/escriben simultáneamente varias palabras (tantas como bancos) con un solo tiempo de acceso. Hay una parte común en la dirección que se envía a todos los bancos Todos los bancos acceden simultáneamente al dato ubicado en esa dirección Se lee el dato disponible en cada banco se obtiene un bloque de datos os bits menos significativos de la dirección seleccionan el banco de memoria. Direcciones consecutivas de memoria (Dn) se ubican en bancos consecutivos. Ejemplo con 4 bancos: D0 -> Banco0; D1 -> Banco1; D2 -> Banco2; D3 -> Banco3; Dn -> Banco(Dn ODUO º Bancos) emory bank 0 U ache Bus emory bank 1 emory bank 2 emory bank 3 Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 58 3

de cache que se va a suministrar a la U Todas estas medidas aumentan el coste, y aumentan también el tiempo de acceso a la cache.

4 Organización de memoria entrelazada (2) Se sigue pagando el coste de transmitir cada palabra secuencialmente, pero se evita pagar más de una vez la latencia de acceso. on 4 bancos de memoria enalización de fallo = 1 + 1x15 + 4x1 = 20 ciclos º bytes transferidos/ciclo = 16/20 = 0,80 Se hacen más rápidas las escrituras importante en write through. Funcionan al mismo tiempo todos los módulos más consumo Dificultad para expandir la memoria Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 59 spectos de diseño de la memoria principal (1) as Ds evolucionan hacia mayor densidad, no menor tiempo de acceso. Una D es una matriz de d x w elementos, siendo d el número de filas distintas y w el número de bits de salida para cada fila (1 w 16, común 4 y 8) Si aumenta la densidad, el tamaño total de la D crece, pero como w se mantiene constante (coste de verificación y encapsulado menor) d crece. umentar el tamaño total conduce a que la configuración mínima de memoria crezca, y esto puede no interesarnos por razones de coste, etc... ada vez es menos atractivo construir la memoria con múltiples bloques de memoria porque la configuración mínima de memoria crece. Ejemplo: onstruir una memoria de 64 B con chips de 4x 1, y palabras de 32 bits. 4 bancos, c/u con 32 Ds de 4bit x DS de 4x 1 Si usamos chips de 16 x 1 1 solo banco con 32 chips de 16 x1, y si quisieramos tener 4 bancos (por hacer la memoria entrelazada), estaríamos obligados a poner 32x4 chips de 16 x 1, haciendo un total de 256B de memoria. Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 60 4

Funcionan al mismo tiempo todos los módulos más consumo Dificultad para expandir la memoria Fundamentos de omputadores 2 - TG 2004/2005 Tema 4.

5 spectos de diseño de la memoria principal (2) Ejercicio: Diseña una memoria de 64 B con chips de 64 bits de forma de obtengamos 4 bancos. Qué características (d y w) deben tener los chips de 64 bits? uántos chips de 64 bits tendrá cada banco? Si no fijamos el tamaño total de la memoria a diseñar, sino la características de los chips a utilizar y el nº de bancos el tamaño total de la memoria crece. medida que aumenta la densidad de los chips D es más caro construir memoria entrelazada porque hay que poner un tamaño total de memoria mayor. Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 61 spectos de diseño de la memoria principal (3) ómo hacer para aumentar la velocidad de transmisión desde memoria principal a las caches aprovechándonos de la estructura de las D? Una D es una matriz de celdas de memoria. El acceso se divide en acceso a fila y acceso a columna. Son tiempos de acceso secuenciales. Dirección de memoria completa º Fila º olumna ctivar S: row access strobe ctivar S: column access strobe Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 62 5

medida que aumenta la densidad de los chips D es más caro construir memoria entrelazada porque hay que poner un tamaño total de memoria mayor. Fundamentos de omputadores 2 - TG 2004/2005 Tema 4.

6 spectos de diseño de la memoria principal (4) Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 63 spectos de diseño de la memoria principal (5) Tecnologías D D estándar acceso a fila (S) y luego acceso a columna (S); siempre activar y desactivar ambas señales. D con Fast age ode ejora del anterior. Se accede a una secuencia de datos. El primer acceso especifica fila y columna, S se mantiene activo para toda la secuencia. os siguientes accesos sólo tienen que especificar la columna y activar S mejora el tiempo de acceso. D EDO (Extended Data Output) En las anteriores S debe estar activa el tiempo suficiente para que el usuario pueda disponer del dato. a mejora EDO poner el dato en un buffer, así S se puede desactivar antes y mejora el tciclo (determina el momento en que se puede comenzar otro acceso). Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 64 6

D con Fast age ode ejora del anterior. Se accede a una secuencia de datos. El primer acceso especifica fila y columna, S se mantiene activo para toda la secuencia.

7 spectos de diseño de la memoria principal (6) D Síncrona (SD) ermiten acceso en masa a datos secuenciales de la D. Se proporciona dirección inicial y longitud de la secuencia (burst), y los datos se transfieren al ritmo que fija una señal de reloj. Ventajas: Uso del reloj no necesita sincronización. o necesita suministrar una dirección para cada dato a acceder (un controlador las genera) Usa la circuitería ya existente en las D añadiendo un pequeño coste al sistema. cambio se aumenta bastante el ancho de banda, sin incurrir en desventajas de expansividad (como en organizaciones de memoria de palabra ancha) o de tamaño mínimo de memoria (como en la memoria entrelazada). EJO DO Dual Data ate SD (DD SD ó DD) ermiten transferir datos en los dos flancos de reloj dobla el ancho de banda Fundamentos de omputadores 2 - TG 2004/2005 Tema 4. Subsistema de memoria 65 7

o necesita suministrar una dirección para cada dato a acceder (un controlador las genera) Usa la circuitería ya existente en las D añadiendo un pequeño coste al sistema.

Documentos relacionados

Memoria Principal. Departamento de Arquitectura de Computadores

Memoria Principal. Departamento de Arquitectura de Computadores Memoria Principal Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características