MATERIAL COMPLEMENTARIO TEMA I Niveles de abstracción en la descripción de sistemas digitales

Tamaño: px

Comenzar la demostración a partir de la página:

Download "MATERIAL COMPLEMENTARIO TEMA I Niveles de abstracción en la descripción de sistemas digitales"

Jesús Araya Saavedra
hace 8 años
Vistas:

1 MATERIAL COMPLEMENTARIO TEMA I Niveles de abstracción en la descripción de sistemas digitales Niveles de Abstracción en la Descripción de Sistemas Digitales 1 Metodologías de Diseño y Herramientas de CAD

2 Niveles De Abstraccion - Dominios (i) NIVEL / DOMINIO Comportamiento Estructural SISTEMA procesos procesadores memorias ALGORITMO algoritmos u. funcionales restricciones p. memorias TRANSFERENCIA op. transferencias unidad datos: r. cál.,registros DE REGISTROS de registros control LÓGICO función booleanas puertas lógicas FSM elem. memoria ELECTRICO ec. de red transistores v(t), I(t),... capacidades GEOMETRICO geometrias exactas Niveles de Abstracción en la Descripción de Sistemas Digitales 2 Metodologías de Diseño y Herramientas de CAD

,registros DE REGISTROS de registros control LÓGICO función booleanas puertas lógicas FSM elem. memoria ELECTRICO ec.

3 SISTEMA X 2 Y 2 Z 2 W 2 datos de cinco bits aritmética módulo 32 Niveles De Abstraccion - Dominios (ii) ALGORITMO F1 = X 2 F2 = Y 2 F3 = F1F2 F4 = Z 2 F5 = F3 F4 F6 = W 2 F7 = F5 F6 C M RT COMPORTAMIENTO REG <- X 2 Y 2 Z 2 REG <-REGW 2 S Parte de una carta ASM Notación RT en qué ciclo de reloj cada operación recursos hardware necesarios Niveles de Abstracción en la Descripción de Sistemas Digitales 3 Metodologías de Diseño y Herramientas de CAD

Y 2 Z 2 REG <-REGW 2 S Parte de una carta ASM Notación RT en qué ciclo de reloj cada operación recursos

4 Niveles De Abstraccion - Dominios (iii) RT COMPORTAMIENTO X Y Z W RT ESTRUCTURAL REG <- X 2 Y 2 Z 2 REG <- REGW 2 C C C C M MUX MUX REG S DATA PATH CONTROL z = z z = 1 CLK Niveles de Abstracción en la Descripción de Sistemas Digitales 4 Metodologías de Diseño y Herramientas de CAD

DATA PATH CONTROL z = 0 1 2 z z = 1 CLK Niveles de Abstracción en la

5 Niveles De Abstraccion - Dominios (iv) LOGICO SECUENCIAL COMPORTAMIENTO FSM ESTRUCTURAL Red de Puertasy FFs tabla de estados diagrama de estado z = z = 1 0 s1 s1 0 1 s1 s3 1 0 s2 s1 0 1 s2 s4 0 0 s3 s1 0 1 s3 s4 0 0 s4 s2 1 1 s4 s3 1 Estado presente Próximo estado, salida 1 2, 0 2 1, 1 textual X D1 y 1 CK y 1 Z D2 y 2 y 2 Niveles de Abstracción en la Descripción de Sistemas Digitales 5 Metodologías de Diseño y Herramientas de CAD

0 0 s4 s2 1 1 s4 s3 1 Estado presente Próximo estado, salida 1 2, 0 2 1, 1 textual X D1 y 1 CK y 1 Z D2 y 2 y

6 Niveles De Abstraccion - Dominios (v) LOGICO COMBINACIONAL FUNCIONAL Función Booleana ESTRUCTURAL: Red de Puertas w x y z sal tabla de verdad y z y z x w Mapa de Karnaugh Niveles de Abstracción en la Descripción de Sistemas Digitales 6 Metodologías de Diseño y Herramientas de CAD

1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 tabla de verdad y z y z x w Mapa de

7 Niveles De Abstraccion - Dominios (vi) LOGICO ELECTRICO inv 2/0.35 X p1 X Y Vdd Y n1 n2 p2 4/0.35 4/0.35 2/0.35 Z V out V OH Slope = -1 Slope = -1 IN OUT IN 0 OUT V in V out 50% t phl 50% t plh t 90% V OL V V IL IH X ó Y a Vdd V in Tp LH, Tp HL abstracción de detalles t f 10% t r t Niveles de Abstracción en la Descripción de Sistemas Digitales 7 Metodologías de Diseño y Herramientas de CAD

35 Z V out V OH Slope = -1 Slope = -1 IN OUT 0 1 1 0 IN 0 OUT1 1 0 0 1 V in V out 50% t phl 50% t plh

8 ELECTRICO X 2/0.35 p1 X Y Vdd Y p2 4/0.35 n1 4/0.35 n2 Niveles De Abstraccion - Dominios (vii) 2/0.35 Z GEOMETRICO metal polisilicio contacto -4 x Resistive VGS= 2.5 V Saturation VGS= 2.0 V layout inversor define patrones de cada capa física para fabricar un inversor I D (A) 3 2 V DS = V GS -V T VGS= 1.5 V 1 VGS= 1.0 V V DS (V) Niveles de Abstracción en la Descripción de Sistemas Digitales 8 Metodologías de Diseño y Herramientas de CAD

0 V layout inversor define patrones de cada capa física para fabricar un inversor I D (A) 3 2 V DS = V GS -V T VGS=

9 Flujo De Diseño (i) Idea básica Especificación información validación en todos los niveles Diseño Funcional Diseño RT Diseño Lógico Diseño Electrico Decisiones fundamentales Generación Test Diseño Físico Datos para realización Datos para test Niveles de Abstracción en la Descripción de Sistemas Digitales 9 Metodologías de Diseño y Herramientas de CAD

fundamentales Generación Test Diseño Físico Datos para realización Datos para test

10 Flujo De Diseño (ii) diseño funcional determinar algoritmo que resuelve el problema (con unas primitivas de calculo determinadas) diseño RT asignar operaciones a ciclos de reloj asignar operaciones a recursos de cálculo diseño lógico codificar los estados obtener (o manipular) expresiones booleanas mapear expresiones a puertas lógicas diseño eléctrico no necesario en algunos estilos de implementación seleccionar topologías de circuitos dimensionar transistores diseño físico puede ser simultáneo con los anteriores muy dependiente del estilo de implementación Niveles de Abstracción en la Descripción de Sistemas Digitales 10 Metodologías de Diseño y Herramientas de CAD

diseño eléctrico no necesario en algunos estilos de implementación seleccionar topologías de circuitos dimensionar transistores diseño físico puede ser simultáneo con

Documentos relacionados

TEMA IV: SÍNTESIS HARDWARE

TEMA IV: SÍNTESIS HARDWARE TEMA IV: SÍNTES HARDWARE Especificaciones Formato intermedio Partición HW/SW LA SÍNTES HARDWARE ES LA TAREA DE PASAR DE UN DOMINIO DE ABSTRACCIÓN A OTRO COMPORTAMIENTO -> ESTRUCTURA Código Implementación