INDICE. XVII 0 Introducción 0.1. Historia de la computación

Transcripción

1 INDICE Prefacio XVII 0 Introducción 0.1. Historia de la computación Los inicios: computadoras mecánicas Primeras computadoras electrónicas Las primeras cuatro generaciones de computadoras La quita generación y más allá 0.2. Sistemas digitales Sistemas digitales y analógicos Jerarquía de diseño de un sistema digital Organización de una computadora digital de programa almacenado Instrucciones de la computadora Representación de la in formación en las computadoras Hardware de computadora Software de computadora Resumen Sistemas numéricos y códigos Sistemas numéricos Notación posicional Sistemas numéricos de uso común Aritmética Aritmética binaria Aritmética octal Aritmética hexadecimal Conversiones de base Métodos de conversión Algoritmos generales de conversión Conversión entre la base A y la base B cuando B=Ak Representación de números con signo Números con magnitud y signo Sistemas numéricos complementarios Códigos de computadora Códigos numéricos Códigos de caracteres y otros códigos Códigos para detección y corrección de errores Resumen Métodos algebraicos para el análisis y síntesis de circuitos 78 lógicos 2.1. Fundamentos del algebra booleana Postulados básicos Diagramas de Venn para los postulados (2) 80

2 Dualidad Teoremas fundamentales del algebra booleana Funciones de conmutación Tablas de verdad Formas algebraicas de las funciones de conmutación Deducción de formas canónicas Funciones con especificaciones incompleta Circuitos de conmutación Compuertas lógicas electrónicas Componentes funcionales básicos Analisis de circuitos combinatorios Método algebraico Análisis de diagramas de tiempos Síntesis de circuitos lógicos combinatorios Redes AND-OR y NAND Redes OR-AND y NOR Circuitos de dos niveles Circuitos AND-OR-Inversor Factorización Aplicaciones Diseño de circuitos lógicos asistido por computadora El ciclo de diseño Modelado de un circuito digital Síntesis de diseño y herramientas de captura Simulación lógica Resumen Simulación de las funciones de conmutación Objetivos de la simplificación Características de los métodos de minimización Mapas de Karnaugh Relación con los diagramas de Venn y las tablas de verdad Mapas K de cuatro o más variables Trazo de funciones en forma canónica sobre el mapa K Simplificación de las funciones de conmutación mediante los 185 mapas K Criterios para la simplificación de funciones mediante mapas K Terminología general para la minimización de una función de 187 conmutación Algoritmos para la deducción de formas SOP minimales a partir de mapas K Forma POS mediante mapas K Terminología general para las formas POS Algoritmos para la deducción de formas POS minimales a partir de mapas K Funciones con especificación incompleta 203

3 3.8. Uso de mapas K para eliminar riesgos de tiempo Método de minimización tabular de Quince-McCluskey Procedimientos de cubierta Funciones con especificación completa Sistemas con múltiples salidas Algoritmo de Petrick Minimización de funciones de conmutación asistida por computadora Representación cubica de las funciones de conmutación Métodos algebraicos para determinar implicantes primos Identificación de implicantes primos esenciales Como completar una cubierta mínima Otros algoritmos de minimización Resumen Lógica combinatoria modular Diseño modular descendente Decodificadores Estructura de circuitos decodificadores Implantación de funciones lógicas mediante decodificadores Entradas para control de activación Decodificadores MSI estándar Aplicaciones de los decodificadores Codificadores Estructuras de un circuito codificador Codificadores MSI estándar Multiplexores/selectores de datos Estructuras de circuitos multiplexores Multiplexores MSI estándar Aplicaciones de los multiplexores Demultiplexores/distribuidores de datos Elementos de aritmética binaria Circuitos sumadores binarios básicos Módulos sumador binario MSI Unidades sumadores de alta velocidad Circuitos de resta binaria Detección de un desbordamiento aritmético Comparadores Ejemplo de diseño: una unidad aritmética-lógica de computadora Diseño de sistemas modulares asistido por computadora Bibliotecas de diseño Trazo de esquemas jerárquicos Simulación de sistemas jerárquicos Resumen Diseño de un circuito combinatorio con dispositivos lógicos 328

4 programables 5.1. Dispositivos lógicos semiadaptados Circuitos de arreglos lógicos Operación de diodos en circuitos digitales Arreglos lógicos AND y OR Arreglos AND-OR de dos niveles Arreglos AND y OR programables mediante campos Opciones de polaridad de salida Pines bidireccionales y líneas de retroalimentación Dispositivos comerciales Arreglos lógicos programables mediante campos Estructuras de circuitos FPLA Realización de funciones lógicas con FPLA 5.4. Memoria programable exclusiva para lectura Estructuras de circuitos PROM Realización de funciones lógicas con PROM Tablas de búsqueda Aplicaciones generales de la memoria exclusiva para lectura Tecnológicas de memorias exclusivas para lectura Lógica de arreglos programables Estructura de circuitos PAL Realización de funciones lógicas con PAL Opciones de salida y retroalimentación de PAL Herramientas de diseño asistido por computadora para el diseño PLD Representación de diseño con PDL Procesamiento de un archivo de diseño PDL Resumen Introducción a los dispositivos secuenciales Modelos para circuitos secuenciales Representación de diagramas de bloques Tablas y diagramas de estados Dispositivos de memoria Latches Latch set-reset Latch SR con compuertas Latch con retardo Flips-flops Flips-flops SR maestro-esclavo Flips-flops D maestro-esclavo Flips-flops JK maestro-esclavo Flips-flops D disparados por transición Flips-flops JK disparados por transición Flips-flops t Resumen de Latches y flip-flops Otros dispositivos de memoria 418

5 6.6. Circuitos de tiempo One-shots El módulo temporizador 6.7. Creación rápida de prototipos de circuitos secuenciales Resumen Lógica secuencial modular Registros de corrimiento Un registro de corrimiento genérico Módulos estándar TTL de registros de corrimiento Ejemplos de diseño con registros Unidad sumadora serial Acumuladores seriales Acumuladores paralelos Contadores Contadores binarios síncronos Contadores asíncronos Contadores abajo Contadores hacia arriba/hacia abajo Contadores modulo N Contadores BCD síncronos Contadores BCD asíncronos Contadores módulos 6 y módulo Contadores modulo N con reset asíncrono Contadores modulo N con reset síncrono 7.5. Registros de corrimiento como contadores Contadores de anillo Contadores de anillo trenzado Contadores de secuencia múltiple Multiplicadores de razón fraccionaria digital Módulos TTL Multiplicadores de razón fraccionaria digital en cascada 7.8. Resumen Analisis y síntesis de circuitos secuenciales síncronos Modelos de circuitos secuenciales síncronos Modelo de Mealy Modelo de Moore Analisis de un circuito secuencial Analisis de los diagramas de estados de un circuito secuencial Analisis de los diagramas lógicos de un circuitos secuencial Resumen Síntesis de un circuito secuencial síncrono Procedimientos de síntesis Tablas de entrada de un flip-flop Método de la ecuación de aplicación para los flips-flops JK Ejemplos de diseño 526

6 Diagramas de máquina de estado algorítmico Método de diseño de un máquina de estados finitos one-hot Circuitos con especificación incompleta Asignación de estados y realización de circuitos 8.5. Diseño asistido por computadora de circuitos secuenciales Captura y síntesis del diseño Analisis y verificación del diseño Resumen Simplificación de circuitos secuenciales Estados redundantes Equivalencia de estados Equivalencia y relaciones de compatibilidad 9.2. Reducción de estados en circuitos con especificación completa Inspección Partición Tabla de implificación Reducción de estados en circuitos con especificación incompleta Compatibilidad de estados Procedimiento de minimización Métodos para un asignación optima de estados Asignaciones de estados únicas Criterios para la asignación de estados Partición Asignaciones optimas de estados Resumen Circuitos secuenciales asíncronos Tipos de circuitos asíncronos Analisis de circuitos asíncronos de modo pulso Síntesis de circuitos de modo pulso Procedimiento de diseño para circuitos de modo pulso Analisis de circuitos de modo fundamental Introducción Representación tabulares Procedimientos de análisis Síntesis de circuitos de modo fundamental Procedimiento de síntesis Introducción a las competencias, ciclos y riesgos Competencias y ciclos Como evitar condiciones de competencia Asignaciones de estados libres de competencia Riesgos Analisis Resumen Circuitos secuenciales con dispositivos lógicos programables

7 11.1. Dispositivos lógicos programables con registros Secuenciadores lógicos programables mediante campos PAL con registro PLD con macroceldas lógicas programables Arreglos programables de compuertas Arreglos de celdas lógicas EPGA ACT Diseño de circuito secuenciales y selección de dispositivos PLD Ejemplos de diseño de PLD Diseño asistido por computadoras de PLD secuenciales Representación del diseño de un circuito secuencial mediante PDL Procesamiento de un archivo de diseño en PDL Resumen Verificación de circuitos lógicos y diseño verificable Verificación de circuitos lógicos digitales Modelos de fallas Verificación de un circuito lógico combinatorio Generación de pruebas Fallas no verificables Redes con varias salidas Conjuntos de pruebas para detección de fallas Localización y diagnósticos de fallas Verificación aleatoria Verificación de circuitos secuenciales Diseño para la verificabilidad Diseño de una ruta de rastreo Autoverificación integrada Generación seudoaletoria de vectores de prueba Analisis de identificaciones Observador integrado de bloque lógico Rastreo de frontera en el nivel de sistema y de tarjeta Resumen Ejemplos de diseño Máquina tragamonedas electrónica Definición del problema Necesidades del sistema y plan de solución Diseño lógico Sistema de entrada automática sin llave Definición del problema Necesidades del sistema Diseño lógico Controlador de trafico de un carril Necesidades del sistema Diseño lógico Caja registradora de una tienda de abarrotes 821

8 Necesidades del sistema Diseño lógico 824 Índice 832