El microprocesador de 8 bits Z80
|
|
- María Teresa Alarcón Ponce
- hace 7 años
- Vistas:
Transcripción
1 INTRODUCCIÓN El microprocesador de 8 bits Z80 El Z80 es un microprocesador de la empresa Zilog Inc., que surgió de personas que desarrollaron el 8080 en INTEL, por lo que mantiene cierta compatibilidad con este pero mejorando notablemente sus prestaciones. Tuvo gran éxito y se hizo muy popular desde su aparición, por su incorporación al Spectrum y su utilización en muchos otros sistemas, además de ser el microprocesador alrededor del cual se diseñó el sistema operativo CP/M. MODELO DE PROGRAMACIÓN PSW S Z H PV N C 7 A 0 15 B 8 7 C 0 15 D 8 7 E 0 15 H 8 7 L 0 7 PSW 0 7 A 0 15 B 8 7 C 0 15 D 8 7 E 0 15 H 8 7 L 0 15 SP 0 15 PC 0 IFF1 IFF2 0/1 Prohibido/Permitido 15 IX 0 15 IY 0 IFMa IFMb Modo 7 IV 0 7 R 0 CARACTERÍSTICAS DEL Z80 Bus de datos bidireccional de 8 bits. Bus de direcciones de 16 bits. Línea de salida /M1 que indica que el procesador se encuentra en el ciclo máquina de recogida del código de operación en la memoria. Terminal de salida /MREQ (Memory request) que indica acceso a memoria. Terminal de salida /IOREQ (Input/Output request) que indica operación de entrada/salida sobre un periférico. Señales de salida /RD (Read) y /WR (Write) para indicar, respectivamente, operaciones de lectura y escritura. Línea de salida /RFSH (Refresh) que se activa para indicar que los terminales de direcciones A0-A7 contienen una dirección de refresco. El registro R hace de contador de filas en las operaciones de refresco de las memorias dinámicas. Línea de salida /HALT que indica que la CPU se encuentra en espera (tras la instrucción HALT ejecuta instrucciones NOP hasta la llegada de una interrupción). Señal de entrada /WAIT que hace que provoca el retraso de la ejecución de la instrucción, para conectar periféricos más lentos. Terminal /RESET que inicializa la CPU y pone el PC a cero. Dos terminales de interrupción: /INT (Programable) y /NMI (No enmascarable). Z80 Página 1
2 Señal de entrada /BUSREQ (Bus request) para la petición del bus y señal de salida /BUSACK (Bus acknowledge) para la confirmación de bus cedido que permiten implementar los protocolos de gestión del bus para el DMA y el multiproceso. BITS SIGNIFICATIVOS EN EL REGISTRO DE ESTADO (PSW) C es el indicador de acarreo. N es el indicador de operación de resta, para tenerse en cuenta en las instrucciones de ajuste decimal (DAA). P/V es el indicador de paridad en operaciones de entrada o desplazamiento (si está a 1 indica paridad par) o indica desbordamiento en operaciones aritméticas. H es el bit acarreo auxiliar o acarreo mitad, usado en las instrucciones de ajuste decimal. Z es el indicador de cero. Se pone a 1 si el resultado fue nulo. S es el indicador del signo del resultado. MODOS DE DIRECCIONAMIENTO IMPLÍCITO: El operando está referenciado implícitamente por el código de operación. SCF Pone a 1 el flag C. DE REGISTROS: El propio código de operación indica los registros cuyos contenidos serán los operandos. ADD A,B Suma el contenido del acumulador (A) con el contenido del registro B, dejando el resultado en el acumulador. INMEDIATO: El operando que se incluye en la instrucción (sin ningún símbolo adicional) es el dato a utilizar, que puede ser de uno o de dos bytes. LD C,3Fh Carga el registro C con el número 3Fh. LD HL,1234h Carga el par HL con el dato 1234h. DIRECTO EXTENDIDO: La dirección del dato se da directamente en la instrucción, en los dos bytes que siguen al del código de operación. LD A,(1234h) Carga el acumulador con el dato contenido en la posición 1234h. LD HL,(1234h) Carga el registro L con el contenido de la dirección 1234h y el registro H con el contenido de la dirección 1235h. PÁGINA CERO: Solo se utiliza en la instrucción RST, que salta y continua ejecutando la instrucción contenida en la posición en página cero cuya dirección se incluye en la instrucción, que puede ser 0, 8, 10h, 18h, 20h, 28h, 30h y 38h. RST 10h Carga el PC con el valor 0010h, con lo que se ejecutará la instrucción contenida en esa dirección. RELATIVO: Es utilizado exclusivamente en las instrucciones de salto condicional (Jump relative). El operando de un byte incluido en la instrucción es un offset expresado en complemento a 2 que se suma al contador de programa (PC) actualizado si se cumple la condición, pasando el PC a apuntar a la dirección de continuación del programa. JR Z,7Ah Salta, si el resultado anterior fue cero, a la dirección que resulta de sumar al PC actualizado el número 7Ah en complemento a dos. Z80 Página 2
3 INDEXADO: Los registros índices IX o IY contienen un dato de 16 bits que, sumado al offset en complemento a 2, que se incluye en la instrucción, permite obtener la dirección efectiva. SUB (IX+34h) Resta al acumulador el contenido de la posición de memoria que se obtiene al sumar 34h al contenido del registro IX. INDIRECTO POR REGISTRO: La dirección del dato (de 16 bits) está almacenada en uno de los pares de registros. OR (HL) Realiza la OR entre el acumulador y el dato contenido en la dirección indicada en el par HL. INTERRUPCIONES La línea /NMI provoca una interrupción no enmascarable (siempre será atendida) y actúa del siguiente modo: 1. Copia IFF1 en IFF2. 2. Pone IFF1 a cero (prohibe las interrupciones enmascarables). 3. Guarda el PC en la pila. 4. Salta a la rutina que comienza en 0066h y que debe finalizar con la instrucción RETN para que se restaure el contenido original de IFF1. La interrupción /INT solo será atendida si IFF1 está a 1 (los biestables IFF1 y IFF2 constituyen la máscara de interrupciones) y puede funcionar de tres modos diferentes (las instrucciones IM0, IM1 e IM2 seleccionan cada uno de ellos): Modo 0: Cuando se produce la interrupción la CPU espera, en el bus de datos, un código de operación que será ejecutado en lugar de la siguiente instrucción de la memoria. Normalmente el código de operación enviado será el de la instrucción RST que producirá un salto a una posición en página cero. Modo 1: Cuando se produce la interrupción se ejecuta la instrucción RST 38h, es decir, comienza a ejecutar el programa que se localice a partir de la dirección 0038h. Modo 2: Al producirse la interrupción, en el bus de datos se espera un vector de 8 bits que constituirá la parte baja de una dirección de memoria, la parte alta de esa dirección deberá encontrarse en el registro IV. La dirección de comienzo de la rutina de atención a la interrupción se obtiene de forma indirecta: byte bajo en (IV[vector]) y byte alto en (IV[vector+1]). EJEMPLOS DE PROGRAMAS PARA EL Z80 Programa que suma sin signo los contenidos de las direcciones 40A0h y 40A1h y guarda el resultado en las posiciones 40B0h y 40B1h CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000H INICIO: LD B,0 ;Asegura un cero en B 4002 DD21A040 LD IX,40A0h ;Dirección del primer dato 4006 DD7E00 LD A,(IX+0) ;Carga el primer operando 4009 DD8601 ADD A,(IX+1) ;Suma con el segundo 400C FD21B040 LD IY,40B0h ;Dirección del resultado 4010 FD7700 LD (IY+0),A ;Guarda LSB del resultado E00 LD A, ADC A,B ;Acarreo, si existe, a A Z80 Página 3
4 4016 FD7701 LD (IY+1),A ;Guarda MSB del resultado FIN: HALT 4000 END INICIO Programa que inicializa a FFh las posiciones de memoria comprendidas entre la 4080h y 408Fh CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000h FF INICIO: LD B,0FFh ;En B el dato E10 LD A,10h ;A es el contador 4004 DD LD IX,4080H ;En IX la dirección base 4008 DD7000 BUCLE: LD (IX+00H),B ;Actualizamos la posición 400B DD23 INC IX ;Siguiente dirección 400D 3D DEC A ;Contador del bucle 400E C20840 JP NZ,BUCLE ;Salta si no terminó FIN: HALT 4000 END INICIO Programa que inicializa el bloque de memoria entre las direcciones 4100h y 411Fh con los valores 0, 1, 2,..., 1Fh CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000H E00 INICIO: LD A,00H ;En A el dato y contador 4002 DD LD IX,4100H ;En IX la dirección base 4006 DD7700 BUCLE: LD (IX+00H),A ;Actualizamos la memoria 4009 DD23 INC IX ;Siguiente dirección 400B 3C INC A 400C FE20 CP 20H ; Llegó al final 400E C20640 JP NZ,BUCLE ;Si no, salta a BUCLE HALT 4000 END INICIO Programa anterior modificado para que la inicialización se realice en orden inverso (de la 4100h a la 411Fh con los valores 1Fh, 1Eh,...0) CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000H E1F INICIO: LD A,1Fh ;En A el dato y contador 4002 DD LD IX,4100H ;En IX la dirección base 4006 DD7700 BUCLE: LD (IX+00H),A ;Actualizamos la memoria 4009 DD23 INC IX ;Siguiente dirección 400B 3D DEC A 400C FEFF CP 0FFh ; Llegó al final 400E C20640 JP NZ,BUCLE ;Si no, salta a BUCLE HALT 4000 END INICIO Z80 Página 4
5 Programa que copia el bloque de memoria comprendido entre las direcciones 0000h y 001Fh a partir de la dirección 4100h CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000h 4000 FD INICIO: LD IY,0000h ;En IY dirección origen 4004 DD LD IX,4100h ;En IX dirección destino E20 LD A,020h ;En A el contador 400A FD4600 BUCLE: LD B,(IY+0h) ;Lee el dato 400D DD7000 LD (IX+0h),B ;Copia 4010 DD23 INC IX ;Incrementa índices 4012 FD23 INC IY D DEC A ;Decrementa contador 4015 C20A40 JP NZ,BUCLE ;Si no fin, salta a BUCLE FIN: HALT 4000 END INICIO Programa que localiza el mayor y el menor de los 16 datos de un byte almacenados a partir de la posición 4050h y los almacena, respectivamente, en las posiciones 40A0h y 40B0h. ;Números sin signo 0000 CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000h 4000 DD INICIO: LD IX,4050h ;En IX la dirección base 4004 DD7E00 LD A,(IX+00h) ;En A el primer dato LD H,A ;El mayor en H F LD L,A ;El menor en L F LD B,0Fh ;Contador en B 400B DD23 INC IX ;Siguiente dirección 400D DD7E00 BUCLE: LD A,(IX+0h) ;Cargamos otro dato 4010 BC CP H ;Comparamos A-H 4011 DA1840 JP C,SALTO1 ;A es menor que H LD H,A ;A es mayor y se pasa a H 4015 C31D40 JP SIGUE 4018 BD SALTO1: CP L ;Comparamos A-L 4019 D21D40 JP NC,SIGUE ;A es mayor que L 401C 6F LD L,A ;A es menor y se pasa a L 401D DD23 SIGUE: INC IX 401F 10EC DJNZ BUCLE ;Decrementa B y comprueba 4021 DD21A040 LD IX,40A0H ;Actualiza la dirección 4025 DD7400 LD (IX+00H),H ;Guarda el mayor 4028 DD7510 LD (IX+10H),L ;Guarda el menor 402B 76 FIN: HALT 4000 END INICIO Números CON signo 0000 CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000h 4000 DD INICIO: LD IX,4050h ;En IX la dirección base 4004 DD7E00 LD A,(IX+00h) ;En A el primer dato LD H,A ;Guardamos el mayor en H Z80 Página 5
6 4008 6F LD L,A ;Guardamos el menor en L F LD B,0Fh ;Contador en B 400B DD23 INC IX ;Siguiente dirección 400D DD7E00 BUCLE: LD A,(IX+0h) ;Cargamos otro dato 4010 BC CP H ;Comparamos A-H JZ SIGUE ;Si son iguales, sigue 4013 EA1C40 JP PE,VUNOH ;Si A>H entonces ;(S)xor(P/V)=0 (S=P/V) ;PE (paridad par, bit ;P/V=1) 4016 FA2340 VCEROH: JP M,SALTO1 ;P/V=0 y S=1. A es menor y; ;no hay cambios 4019 C31F40 JP CAMBIAH 401C F22340 VUNOH: JP P,SALTO1 ;P/V=1 y S=0. A es menor y ;no hay cambios 401F 67 CAMBIAH: LD H,A ;A es mayor y se pasa a H 4020 C33340 JP SIGUE 4023 BD SALTO1: CP L ;Comparamos A-L D JZ SIGUE ;Si son iguales, sigue 4026 EA2F40 JP PE,VUNOL ;Si A<L entonces ;(S)xor(P/V)=1 (S<>P/V) ;PE (paridad par, bit P/V a ;1) 4029 F23340 VCEROL: JP P,SIGUE ;P/V=0 y S=0. A es mayor y ;no hay cambios 402C C33240 JP CAMBIAL 402F FA3340 VUNOL: JP M,SIGUE ;P/V=1 y S=1. A es mayor y ;no hay cambios F CAMBIAL: LD L,A ;A es menor y se pasa a L 4033 DD23 SIGUE: INC IX D6 DJNZ BUCLE ;Decrementa B y repite si ;no es cero 4037 DD21A040 LD IX,40A0H ;Actualiza la dirección 403B DD E DD FIN: HALT 4000 END INICIO LD (IX+00H),H ;Guarda el mayor LD (IX+10H),L ;Guarda el menor Programa que suma dos datos de 8 bytes que comienzan en las posiciones 4050h y 4060h y almacena el resultado a partir de la dirección 40A0h. Como el Z80 almacena los datos en memoria con los bytes de pesos mayores en las direcciones mayores, en caso de producirse acarreo final, este deberá almacenarse en la dirección 40A8h, si no hay acarreo, deberá ponerse a cero CPU "Z80.TBL" 0000 HOF "INT8" 4000 ORG 4000h 4000 DD INICIO: LD IX,4050h ;En IX la dirección base LD B,08h ;En B el contador de bytes SCF ;Carry a F CCF ;Complementación del carry 4008 DD7E00 BUCLE: LD A,(IX+00h) ;En A byte del primer 400B DD8E10 ADC A,(IX+10h) 400E DD7750 LD (IX+50h),A ;Guarda byte del resultado Z80 Página 6
7 4011 DD23 INC IX ;No afecta al carry F3 DJNZ BUCLE ;Decrementa B y repite si ;no es cero E00 LD A, CE00 ADC A, DD7750 LD (IX+50h),A ;Guarda byte de mayor peso 401C 76 FIN: HALT 4000 END INICIO REPERTORIO DE INSTRUCCIONES El repertorio de instrucciones del Z80 es, probablemente, uno de los más completos y complejos de los microprocesadores de su categoría, además de mantener la compatibilidad con el juego del (Ver hojas adjuntas). Z80 Página 7
8 Z80 Página 8
9 Z80 Página 9
10 Z80 Página 10
11 Z80 Página 11
12 Z80 Página 12
13 Z80 Página 13
14 Z80 Página 14
15 Z80 Página 15
16 Z80 Página 16
17 Z80 Página 17
18 Z80 Página 18
Contenido. Conjunto de Instrucciones. Formato de la Instrucción. Instrucciones de 1 byte. Formato de la Instrucción 28/09/2011
1 ontenido 2 UNIDAD 5 EL LENGUAJE DE ENSAMBLADOR DEL Z80 onjunto de instrucciones Tipos de instrucciones Modos de direccionamiento El ensamblador del Z80 El simulador AVOET Implementación de un sistema
Más detallesIntroducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones
Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina
Más detallesEl nivel ISA (II)! Conjunto de Instrucciones
El nivel ISA (II) Conjunto de Instrucciones EC-2721 Arquitectura del Computador I Que es un Conjunto de Instrucciones? Colección completa de instrucciones comprendida por un procesador Lenguaje de máquina
Más detalles28/09/2012. Interfaz con Dispositivos de Salida. Interfaz con Dispositivos de Entrada. Port Mapped. Memory mapped. Interfaz con Dispositivos I/O
Interfaz con Dispositivos I/O Interfaz con Dispositivos de Salida y Salida Unidad 4, Segunda Parte Port Mapped Memory mapped 1 2 Ejecución de la Instrucción OUT Ejecución de la instrucción OUT Dirección
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detalles1.2.- EL MICROPROCESADOR.
1.2.- EL MICROPROCESADOR. El microprocesador es un circuito integrado que contiene algunos o todos los elementos necesarios para conformar una (o más) unidad central de procesamiento UCP, también conocido
Más detallesSISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detallesCICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Más detallesClasificación del procesador según el número de referencias a memoria.
Estructura de Computadores Tema 1. El sistema computador Estructura general de un computador. Arquitectura de Von Neumann. Unidades generales: procesador, memoria, entrada/salida, unidad de control. Niveles
Más detallesEjemplo del uso de las subrutinas
Ejemplo del uso de las subrutinas Enunciado del problema: Diseñar un contador BCD que cuente de 0 a 59 para simular un timer de 60 segundos y que el conteo de dos dígitos BCD, sea desplegado en los displays
Más detallesManejo de Entrada-Salida. Arquitectura de Computadoras
Manejo de Entrada-Salida Arquitectura de Computadoras Agenda 1.2.3.1Módulos de entrada/salida. 1.2.3.2Entrada/salida programada. 1.2.3.3Entrada/salida mediante interrupciones. 1.2.3.4Acceso directo a memoria.
Más detallesManejo de Entrada-Salida. Arquitectura de Computadoras
Manejo de Entrada-Salida Arquitectura de Computadoras Agenda 1.2.3.1Módulos de entrada/salida. 1.2.3.2Entrada/salida programada. 1.2.3.3Entrada/salida mediante interrupciones. 1.2.3.4Acceso directo a memoria.
Más detallesTema: Microprocesadores
Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Microprocesadores Arq. de Computadora I Ing. Carlos Ortega H. 1
Más detallesArquitectura de Computadores II Clase #3
Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El stack Formatos de datos Control
Más detallesControlador de Interrupciones (Versión programable) Manual de Usuario
Controlador de Interrupciones (Versión programable) Manual de Usuario Índice de contenido 1. Características...2 2.Descripción general...3 3.Descripción funcional...3 4.Estructura Interna...4 4.1 Bloque
Más detallesObjetivos. Objetivos. Arquitectura de Computadores. R.Mitnik
Objetivos Objetivos Arquitecturas von Neumann Otras Unidad Central de Procesamiento (CPU) Responsabilidades Requisitos Partes de una CPU ALU Control & Decode Registros Electrónica y buses 2 Índice Capítulo
Más detallesAPUNTE DEL 8155 ELECTRÓNICA DIGITAL III
APUNTE DEL 8155 ELECTRÓNICA DIGITAL III Revisión 1.1 Marzo, 2011 Interfaz a periférico 8155 Descripción general El chip 8155 es un dispositivo introducido por Intel en 1977. Contiene memoria RAM (SRAM)
Más detallesArquitectura de Computadores. Apellidos, Nombre:
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción
Más detalles1. Arquitectura del sistema; arquitectura del microprocesador.
1 1. Arquitectura del sistema; arquitectura del microprocesador. 1.a. EL COMPUTADOR Fig. 1 La Fig. 1 muestra un diagrama de bloques básico de un computador. Entendemos por tal, una máquina de propósito
Más detallesLECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION
ESTRUCTURA DE COMPUTADORES Pag. 14.1 LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION 1. Introducción Vamos a aplicar las ideas de microprogramación al caso de un minicomputador similar al
Más detallesTutoría 2. Banco de memoria de 8 y 16 bits (8086)
Tutoría 2. Banco de memoria de 8 y 16 bits (8086) RESUMEN Cuando el procesador opera en modo mínimo, éste genera las señales de control para la memoria y los dispositivos de E/S. [1, pág. 292]. Para utilizar
Más detallesINTERRUPCIONES. Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset 32 F0 50 8A
Tres tipos de interrupciones: Internas (TRAPS) Externas (HARDWARE) Software Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset... 0000:0008
Más detallesResumen de las instrucciones del 8086/8088
Resumen de las instrucciones del 8086/8088 En este capítulo se hace un resumen de las instrucciones del 8086/8088. Estas instrucciones se encuentran explicadas más detalladamente en otro capítulo. Se puede
Más detallesINTRODUCCIÓN A LOS MICROPROCESADORES
INTRODUCCIÓN A LOS MICROPROCESADORES Por Manuel Rico Secades Tecnología Electrónica Universidad de Oviedo BUSCANDO FALLOS EN EL ESQUEMA DE UN MICROPROCESADOR Chipworks Inc Canada El Microprocesador es
Más detallesTodo programa en 'C' consta de una o más funciones, una de las cuales se llama main.
LENGUAJE C CARACTERISTICAS DEL LENGUAJE 'C' El lenguaje 'C' se conoce como un lenguaje compilado. Existen dos tipos de lenguaje: interpretados y compilados. Los interpretados son aquellos que necesitan
Más detallesLa arquitectura CISCA
La arquitectura CISCA Miquel Albert Orenga Gerard Enrique Manonellas PID_00181526 CC-BY-SA PID_00181526 La arquitectura CISCA Los textos e imágenes publicados en esta obra están sujetos excepto que se
Más detallesObjetivo. Introducción. Tema: GENERACION DE CODIGO. Compiladores, Guía 11 1
Compiladores, Guía 11 1 Tema: GENERACION DE CODIGO. Facultad : Ingeniería Escuela :Computación Asignatura:Compiladores Objetivo Reconocer las diferentes instrucciones para la generación de código.ensamblador
Más detallesInstituto Tecnológico de Morelia
Instituto Tecnológico de Morelia Arquitectura de Computadoras Unidad 1a Programa 1 Modelo de arquitecturas de cómputo. 1.1 Modelos de arquitecturas de cómputo. 1.1.1 Clásicas. 1.1.2 Segmentadas. 1.1.3
Más detallesPráctica 4 - Arquitectura CPU
Práctica 4 - Arquitectura CPU Organización del Computador 1 1er. Cuatrimestre 2006 Programación en Assembler Ejercicio 1 Dados los siguientes valores de la memoria y del registro R0 de la arquitectura
Más detallesDesde los programas más simples escritos en un lenguaje de programación suelen realizar tres tareas en forma secuencial.
Tipos de Datos Desde los programas más simples escritos en un lenguaje de programación suelen realizar tres tareas en forma secuencial. Entrada de datos Procesamientos de datos Salida de resultados Los
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detallesArquitectura intel 8086. Preámbulo de OSO para alumnos formados en el procesador MIPS. Asignatura Sistemas Operativos Murcia abril de 2005
Arquitectura intel 8086 Preámbulo de OSO para alumnos formados en el procesador MIPS Asignatura Sistemas Operativos Murcia abril de 2005 página 1. Introducción 2 2.- Direccionamiento y Registros de Segmento
Más detallesDISPLAY LCD MICROPROCESADORES
Módulo LCD HD4478 de de Hitachi Módulo LCD HD4478 de de Hitachi E R / W D-D7 D-D7 VDD Vo Vss Controlador Controlador del del LCD LCD HD4478 HD4478 Manejador Manejador Del Del LCD LCD Manejador Manejador
Más detallesTema 5. Presentación de datos por pantalla
Tema 5. Presentación de datos por pantalla Laboratorio de Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 24 Índice El registro de flags del i8086
Más detallesTrabajo Práctico Nro 3: Assembler
Año 28 Banderas Nombre Estado = Estado = 1 Desbordamiento: Indica cuando el resultado de una operación con NV-No hubo OV-Desborde signo a excedido la capacidad del up. desborde Dirección: Controla la selección
Más detallesTema 2. Presentación de datos por pantalla. La ROM-BIOS
Tema 2. Presentación de datos por pantalla. La ROM-BIOS Laboratorio de Estructura y Organización de Computadores Grados en Ingeniería Informática e Ingeniería de Computadores Curso 2012-2013 Tema 2: Presentación
Más detallesTema 5.1: Presentación de datos en pantalla
Tema 5.1: Presentación de datos en pantalla El registro de flags del i8086 Instrucciones de transferencia Instrucciones de transferencia de control Instrucciones aritméticas: comparación Representación
Más detallesGuía rápida para gestionar el puerto paralelo del PC
Guía rápida para gestionar el puerto paralelo del PC Descarga desde: http://eii.unex.es/profesores/jisuarez/descargas/ip/guia_rapida_pp.pdf José Ignacio Suárez Marcelo Universidad de Extremadura Escuela
Más detallesDiseño de una calculadora
DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA INFORMÁTICA Diseño de una calculadora Sistemas Digitales Avanzados 1. Introducción y objetivos El propósito general de esta
Más detallesPROBLEMAS TEMA 3: Unidad de Entrada/Salida
PROBLEMAS TEMA 3: Unidad de Entrada/Salida Problemas propuestos en examen 3.1 Un computador dispone de un canal multiplexor que controla 2 unidades de disco y 2 unidades de cinta. Las unidades de disco
Más detallesESTRUCTURA DE COMPUTADORES PROBLEMAS DEL TEMA 1
7.- Un memoria tiene 16 Mbytes de capacidad con palabras de 32 bits y trabaja con una memoria caché de 256 Kb dividida en 256 bloques agrupados en conjuntos de 2. a. Cuántos bits hay en cada uno de los
Más detallesTema 3: ASCII y operaciones de desplazamiento y lógicas
Tema 3: ASCII y operaciones de desplazamiento y lógicas S Representación de cadenas de caracteres (alfanuméricas) S Operaciones de desplazamiento S Desplazamientos lógicos S Desplazamientos aritméticos
Más detalles(1) Unidad 1. Sistemas Digitales Basados en Microprocesador SISTEMAS BASADOS EN MICROPROCESADORES. Grado en Ingeniería Informática EPS - UAM
Unidad 1 Sistemas Digitales Basados en Microprocesador SISTEMAS BASADOS EN MICROPROCESADORES Grado en Ingeniería Informática EPS - UAM Índice 1. Sistemas digitales basados en microprocesador. 1.1. Arquitectura
Más detallesEstructura del Computador
Estructura del Computador 1 definiciones preliminares Estructura: es la forma en que los componentes están interrelacionados Función: la operación de cada componente individual como parte de la estructura.
Más detallesFuncionamiento de la Pila (o stack)
Funcionamiento de la Pila (o stack) Todo μp cuenta con una memoria de almacenamiento temporal denominada Pila Es una estructura de datos de tipo secuencial (LIFO) Existen dos operaciones básicas posibles:
Más detallesITT-327-T Microprocesadores
ITT-327-T Microprocesadores Temporizador Programable (PIT) 8254. Temporizador/Contador Programable (PIT) 8254. Es un contador/temporizador programable diseñado para trabajar con los sistemas de microcomputadores.
Más detallesMODOS DE DIRECCIONAMIENTO DEL µc51
Los modos de direccionamiento son la manera que tienen los µc para accesar a los distintos recursos con los que cuenta. Para manipular los datos y códigos de operación en cada programa se tienen las siguientes
Más detalles6-REGISTROS DEL 8086 Y DEL 80286
ESTRUCTURA DE COMPUTADORES I (Capítulo 6: Los registros del microprocesador 8086) 1/7 6-REGISTROS DEL 8086 Y DEL 80286 6.1 INTRODUCCIÓN: Dentro del procesador existen unos contenedores especiales de 16
Más detallesCAPÍ TULO III. La Pantalla... y más
CAPÍ TULO III. La Pantalla... y más Lo que vemos en el monitor de nuestro CPC es reflejo del contenido de una zona de la memoria, llamada memoria de pantalla. Es por ello que antes de meternos de lleno
Más detallesRepresentación de números enteros: el convenio exceso Z
Representación de números enteros: el convenio exceso Z Apellidos, nombre Martí Campoy, Antonio (amarti@disca.upv.es) Departamento Centro Informàtica de Sistemes i Computadors Escola Tècnica Superior d
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesTema 2. El lenguaje JAVA
Tema 2. El lenguaje JAVA Nomenclatura habitual Variables Tipos de variables Tipos primitivos Referencias Arrays Operadores Operadores de Java Precedencia de operadores Sentencias de control Sentencias
Más detallesEstructura de Microprocesadores. Profesor Ing. Johan Carvajal Godínez
Estructura de Microprocesadores PIC 18F4550 Administración de la memoria Profesor Ing. Johan Carvajal Godínez Contenidos Organización de la memoria del MCU Administración de la memoria de programa (Flash)
Más detallesTest: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A.
MATERIAL PERMITIDO: los libros Estructura y tecnología de computadores y Problemas de estructura y tecnología de computadores, ed. Sanz y Torres, y calculadora. NO SE PERMITEN FOTOCOPIAS. INSTRUCCIONES:
Más detallesDiseño Basado en Microcontroladores. Programa Detallado
Diseño Basado en Microcontroladores. Programa Detallado Tema 5. Temporizadores e Interrupciones. (4 horas + 8 horas de laboratorio) 5.1.Temporizadores A y B. Modos de funcionamiento. 5.2. Temporizador
Más detalles0-31 : caracteres de control : carac. Comunes : especiales (flechas, símbolos) y particulares (ñ)
Hardware y Software (1/6) Lenguaje binario Los ordenadores sólo entienden 1 y 0. Lógica positiva: 0: no hay señal 1: hay señal Código ASCII American Standard Code for Information Interchange Carácter =
Más detallesDefinición de Memoria
Arquitectura de Ordenadores Representación de Datos en Memoria Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Definición de Memoria DRM-1 La memoria
Más detallesUNIVERSIDAD DE GUADALAJARA CENTRO UNIVERSITARIO DE LA COSTA SUR DIVISIÓN DE DESARROLLO REGIONAL DEPARTAMENTO DE INGENIERÍAS
UNIVERSIDAD DE GUADALAJARA CENTRO UNIVERSITARIO DE LA COSTA SUR DIVISIÓN DE DESARROLLO REGIONAL DEPARTAMENTO DE INGENIERÍAS Ingeniero en Teleinformática Técnico Superior Universitario en Teleinformática
Más detallesAnálisis general de un Microprocesador
Análisis general de un Microprocesador Arquitectura del chip Repertorio de instrucciones Sistema mínimo Señales de control Función de cada pin del µp Herramientas de desarrollo Performance. ARQUITECTURA
Más detallesPráctica 4. Organización del Computador 1 12 de septiembre de Algunas consideraciones preliminares:
Práctica 4 Organización del Computador 1 12 de septiembre de 2005 Algunas consideraciones preliminares: Donde aparece xxxxxxxx quiere decir que el valor correcto ya está en esa dirección de memoria Todos
Más detallesSoluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas
Tema 5. Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 28-29 Tema 5 Hoja: 2 / 36 Tema 5 Hoja: 3 / 36 Base teórica La memoria es el lugar en
Más detallesARQUITECTURA DEL MICROPROCESADOR 8086
Segundo Cuatrimestre ASIGNATURA: ESTRUCTURA DE COMPUTADORES I.TELECOMUNICACION PROFESORA: JUANA Mª LOPEZ DEPARTAMENTO DE AUTOMATICA CAPITULO PRIMERO ARQUITECTURA DEL MICROPROCESADOR 8086 Estructura de
Más detallesTema 6: Periféricos y entrada-salida
Enunciados de problemas Tema 6: Periféricos y entrada-salida Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Tema 6: Hoja: 2 / 8 Tema 6: Hoja: 3 / 8 Base teórica Al diseñar
Más detalles2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 5 ENTRADA/SALIDA. JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ Tema 5.
ARQUITECTURAS DE COMPUTADORES 2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 5 ENTRADA/SALIDA JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ Tema 5. Unidad de E/S 1 Unidad de E/S Indice Introducción.
Más detallesLa memoria principal. Los subsistemas de E/S. Los buses del sistema
GUIA 23: MEMORIA E/S La estructura básica de la mayoría de los ordenadores actuales se representa mediante los siguientes elementos básicos: La Unidad Central de Procesamiento, CPU La memoria principal
Más detallesINTRODUCCIÓN. Interrupciones.
Interrupciones. INTRODUCCIÓN Una interrupción es la ocurrencia de un evento o condición la cuál causa una suspensión temporal del programa mientras la condición es atendida por otro subprograma. Una interrupción
Más detalles1 La figura 1 muestra la estructura de la CPU de un computador con palabras y direcciones de 32 bits, cuya
ESTUCTU DE COMPUTDOES Tema de Procesador (Enunciados de problemas) POBLEMS 1 La figura 1 muestra la estructura de la CPU de un computador con palabras y direcciones de 32 bits, cuya unidad de c ontrol
Más detallesNivel ISA. Revisión y resultados parcial 1
Nivel ISA Revisión y resultados parcial 1 Parcial 1 SOLUCIÓN Pregunta 1 Tomando en cuenta la secuencia de microinstrucciones (en lenguaje MAL) MAR=SP-1;rd MAR=SP H=MDR;wr MDR=TOS MAR=SP-1;wr TOS=H;goto
Más detallesUN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS
UN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS Autores GROSSI, María Delia (mdgrossi@mara.fi.uba.ar) JIMÉNEZ REY, M. Elizabeth (ejimenez@mara.fi.uba.ar)
Más detallesMapeo en el P 8086 de Intel
Mapeo en el P 8086 de Intel Ing. Silvia Domizi Ing. Diego Alegrecci Mapeo Microprocesador 8086 1 Introducción Mapeo Microprocesador 8086 2 Mapeo Mapear un dispositivo, es asignarle un intervalo definido
Más detallesConvenciones. Introducción. Unidades principales en la implementación. El procesador: camino de datos y control. Tipos de elementos:
Unidades principales en la implementación Data El procesador: camino de datos y control IEC UTM Moisés E. Ramírez G. 1 Register # PC Address Instruction Instruction Registers Register # ALU memory Register
Más detallesINTRODUCCIÓN A LOS MICROPROCESADORES
eman ta zabal zazu universidad del país vasco euskal herriko unibertsitatea INTRODUCCIÓN A LOS MICROPROCESADORES J. A. SAINZ CATEDRÁTICO E.U. ÁREA DE TECNOLOGÍA ELECTRÓNICA E.U.I.T.I. VITORIA-GASTEIZ 2000
Más detallesTEMA 5 LA MEMORIA DE DATOS MEMORIA RAM D.P.E. DESARROLLO DE PROYECTOS 1
TEMA 5 LA MEMORIA DE DATOS MEMORIA RAM D.P.E. DESARROLLO DE PROYECTOS 1 Estructura De La Memoria Ram (1) La memoria de datos RAM está dividida en dos partes diferenciadas: 1.- Zona SFR o zona de Registros
Más detallesESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES
Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Estructura de un computador: conceptos básicos Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa 1. Introducción 2. Elementos
Más detallesLa arquitectura del 8086/8088
Repasamos aquí la arquitectura de un PC. Para más información sobre lo aquí expuesto se puede consultar [PA01] y los capítulos iniciales de [Tej01], [Rod00] y [Nor01]. Anatomía del PC A grandes rasgos,
Más detallesINTRODUCCIóN A LA PROGRAMACIóN APUNTES DE JAVA APUNTES DE JAVA
APUNTES DE JAVA FUNCIONAMIENTO DE UN PROGRAMA Assembler Ensamblador Ejecuta Programador Programa fuente BASIC Interprete Ejecuta C, C++, Pascal Compilador Compila Ejecuta Programa fuente Programa Objeto
Más detallesTEMA III - Interrupciones en Sistemas en Tiempo Real
1 TEMA III - Interrupciones en Sistemas en Tiempo Real 3.1. Introducción Definición. Objetivo. Mecanismo básico. Ejemplo. Muestreo o polling. 3.2. Interrupciones Simples Componentes. Mecanismo. Ejemplo.
Más detallesTema 5: Memorias. Espacio reservado para notas del alumno
Tema 5: Memorias S Definiciones S Parámetros característicos S Jerarquía de memoria S Dispositivos de almacenamiento S Clasificación S Fundamentos de las memorias S Memoria caché / Memoria virtual S Memoria
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Arquitectura de Ordenadores Tutor: Antonio Rivero Cuesta Unidad Didáctica 1 Representación de la Información y Funciones Lógicas Tema 1 Representación de la Información
Más detallesModulo LCD MODULO LCD
MODULO LCD Las pantallas de cristal líquido LCD o display LCD (Liquid Cristal Display) consta de una matriz de caracteres (normalmente de 5x7 o 5x8 puntos) distribuidos en una, dos, tres o cuatro líneas
Más detallesTema 2. Diseño del repertorio de instrucciones
Soluciones a los problemas impares Tema 2. Diseño del repertorio de instrucciones Arquitectura de Computadores Curso 2009-2010 Tema 2: Hoja: 2 / 16 Tema 2: Hoja: 3 / 16 Base teórica Al diseñar un computador,
Más detallesContenido TEMA 2 ENTRADA / SALIDA. Interfaz HW: buses del sistema. Interfaz HW de E/S
Contenido TEMA ENTRADA / SALIDA Sergio Romero Montiel Depto Arquitectura de Computadores El concepto de interfaz de E/S Direccionamiento de interfaces de E/S Mapa de memoria Organización Mapeada y no mapeada
Más detallesOliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:
3. Circuitos aritméticos ticos Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Introducción La realización de operaciones aritméticas y lógicas
Más detallesElementos de un programa en C
Elementos de un programa en C Un programa en C consta de uno o más archivos. Un archivo es traducido en diferentes fases. La primera fase es el preprocesado, que realiza la inclusión de archivos y la sustitución
Más detallesDIAGRAMA A BLOQUES DE UNA COMPUTADORA
DIAGRAMA A BLOQUES DE UNA COMPUTADORA BUS DE DATOS: Interconecta los dispositivos de entrada/salida, la memoria RAM y el CPU. BUS DE DIRECCIONES: Se utiliza para direccional las localidades de memoria
Más detalles7. Modos de direccionamiento
El MC68000 permite 12 modos de direccionamiento para localizar a los operandos. Podemos dividir los modos de direccionamiento en 5 grupos: Directo de registro : el operando es el dato contenido en un registro
Más detallesCAPITULO 1 CARACTERÍSTICAS GENERALES DEL MICROCONTROLADOR 8051. menú principal
CAPITULO 1 CARACTERÍSTICAS GENERALES DEL MICROCONTROLADOR 8051 menú principal 1.1 CARACTERÍSTICAS DEL 8051. La Familia de µc-8051 es variada, y se encuentra en diversas presentaciones, la selección de
Más detallesEjercicios de Arquitectura de Computadoras
Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad
Más detallesBLOQUE 3. Enrique Mandado Pérez María José Moure Rodríguez. Microcontroladores
SISTEMAS ELECTRÓNICOS DIGITALES BLOQUE 3 MICROCONTROLADORES (PARTE 4) DESARROLLO DE SISTEMAS ELECTRÓNICOS DIGITALES Interrupciones,Temporizadores/Contadores y Puerto serie Enrique Mandado Pérez María José
Más detallesUNIDAD 4: El procesador: Camino de los datos y Control.
UNIDAD 4: El procesador: Camino de los datos y Control. 4.1 Introducción El rendimiento de una máquina depende de tres factores clave: Conteo de Instrucciones, tiempo del ciclo de reloj y ciclos de reloj
Más detallesDenominación: Relé Universal Descripción del protocolo Modbus: N EA: 1451 Sustitución de: 12280-1608-00 Hoja: 1 de 10
N EA: 1451 Sustitución de: 12280-1608-00 Hoja: 1 de 10 MODBUS TCP/IP Puerto TCP: 502 Cantidad máx. de conexiones TCP (max. TCP connections): 5 MODBUS RTU Esquema de conexiones RS 485 Nombre de conexión
Más detallesExpresiones Aritméticas. Programación digital I Escuela de Sistemas Facultad de Ingeniería Gilberto Diaz
Expresiones Aritméticas Programación digital I Escuela de Sistemas Facultad de Ingeniería Gilberto Diaz Expresiones Aritméticas El computador puede realizar cálculos además de mostrar datos por pantalla.
Más detallesLA UNIDAD CENTRAL DE PROCESO (UCP)
LA UNIDAD CENTRAL DE PROCESO (UCP) Arquitectura de Equipos y Sistemas Electrónicos Por: Pedro y Jose Manuel Sevilla 12 de Febrero de 2000 1 Unidad Central de Proceso. 1. Entorno del sistema. 3 1.1 Elementos
Más detallesLENGUAJE LD. Orígenes históricos PLC. Orígenes históricos. Orígenes históricos. (Ladder) LADDER (LD) Objetivos del PLC:
Orígenes históricos PLC Ejemplo 1: encendido de motor M por distintas lógicas de dos llaves A1 y A2 Lógica de relé Por A1 OR A2 Por A1 AND A2 LENGUAJE LD A1 A2 A1 A2 Cambio de lógica (OR a AND) requiere
Más detallesEl temporizador /contador Intel 8254
El temporizador /contador Intel Su Arquitectura interna Modos programación Su interconexión n con un µprocesador Aplicaciones Características principales l 8C54 Frecuencia l reloj entrada 8MHz a MHz Versión
Más detallesPROCESADORES. Existen 3 tipos de procesadores: DE GALLETA, DE PINES Y DE CONTACTO. DE GALLETA: se utilizaban en las board en los años 80 y 90.
PROCESADORES TIPOS DE PROCESADORES. Existen 3 tipos de procesadores: DE GALLETA, DE PINES Y DE CONTACTO DE GALLETA: se utilizaban en las board en los años 80 y 90. DE PINES: reemplazaron los procesadores
Más detallesBIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI
Guía de preparación para el examen ELECTRONICA CxTx En esta materia básicamente se evalúan temas tales como son: MULTIVIBRADORES, MEMORIAS, CONTADORES Y COMPUERTAS LOGICAS, SUMADOR RESTADOR Y MICROPOCESADORES
Más detallesFUNDAMENTOS DE SISTEMAS DIGITALES. Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas
FUNDAMENTOS DE SISTEMAS DIGITALES Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas 1 Programa 1. Representación conjunta de números positivos y negativos. 2. Sumadores y restadores. 3. Sumadores
Más detallesLECCIÓN N 13 MICROCOMPUTADORES
LECCIÓN N 13 MICROCOMPUTADORES Introducción: Conceptos básicos Sistema microcomputador Unidad Central de Proceso (CPU) 13-1 Introducción Por qué surgen los microprocesadores? Circuitos digitales Avance
Más detalles