LECCIÓN 10: ARITMÉTICA DE PUNTO FLOTANTE

Transcripción

1 ESTRUCTURA DE COMPUTADORES Pag LECCIÓN 10: ARITMÉTICA DE PUNTO FLOTANTE 1. Intrducción. Las unidades aritméticas de las que venims habland están diseñadas para trabajar cn númers enters. Para trabajar cn númers en punt fltante tenems ds psibilidades: utilizar hardware específic de punt fltante que se presenta en frma de prcesadr auxiliar (cprcesadres matemátics) y que para el prgramadr de sistemas significa simplemente una ampliación del cnjunt de instruccines y registrs de la máquina, tr enfque psible es simular pr sftware las peracines en punt fltante. 2. Representación binaria de númers reales Un númer real cnsta de parte entera y parte fraccinaria y su representación binaria es la siguiente: Abc.def = a b c d e f 2-3 En la práctica para representar en binari un númer real trabajams pr separad cn su parte entera y su parte fraccinaria: Sea pr ejempl La parte entera 23 = y la parte fraccinaria la pasams a binari multiplicand pr 2 y quedándns cn la parte fraccinaria:.85 x 2 = x 2 = x 2 = x 2 = x 2 = x 2 = x 2 = 0.80 Lueg 0.85 = Pr tant = La frma habitual de representación binaria de númers reales es la nrmalizada, de md que = Frmat de númers en punt fltante: la nrma IEEE-754 Tenems ds psibles frmats de númers reales: simple precisión y dble precisión. En simple precisión la lngitud de palabra es de 32 bits N = (-1) S 1.F 2 E-127 Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

2 ESTRUCTURA DE COMPUTADORES Pag Vems que la mantisa está nrmalizada de md que 1 F 2 y que el expnente se almacena en exces a 127 para evitar tener que usar tr bit de sign Sign (S) 1 bit Expnente (E) 8 bits Mantisa (F) 23 bits En dble precisión la lngitud de palabra es 64 bits N = (-1) S 1.F 2 E-1023 Ahra el expnente está en exces a 1023 y la mantisa está nrmalizada l mism que en el punt anterir Sign (S) 1 bit Expnente (E) 11 bits Mantisa (F)52 bits Dad que la representación de númers reales baj ests frmats es aprximada hay ds cncepts imprtantes en la aritmética en punt fltante: rang y precisión Rang : Ns da el cnjunt de intervals dnde existen númers representables, depende del expnente Precisión : Ns da la diferencia entre ds númers representables cnsecutivs, depende del númer de bits de la mantisa. El rang y la precisión sn cncepts antagónics pues para mejrar la precisión habría que aumentar la mantisa y pr tant reducir el expnente l que lleva a una disminución del rang. Tips de númers según la nrma IEEE-754 Nrmalizads: 0 < E < E max 1 1.F < 2 E = (-1) S 1.F 2 E-127 Cer : E = 0 F = 0 (-1) S x 0 existe +0 y 0 Infinits E = E max F =0 (-1) S x existe +infinit y infinit N reales ( nt a number) E = E max F =0 Denrmales E = 0 F 0 3. Operacines aritméticas cn númers en punt fltante Suma y resta en punt fltante Alinear mantisas : Tmar el númer cn menr expnente y desplazar su mantisa a la derecha hasta igualar ls expnentes Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

3 ESTRUCTURA DE COMPUTADORES Pag Sumar restar mantisas Nrmalizar el resultad si fuera necesari Redndear la mantisa al númer de bits aprpiad Nrmalizar si fuera precis En la transparencia 2.12 tenems un esquema de una unidad de suma/resta en punt fltante. Multiplicación y división en punt fltante Sumar restar ls expnentes (y restar sumar el exces) Multiplicar dividir las mantisas Nrmalizar el resultad Redndear la mantisa al númer aprpiad de bits Nrmalizar si es precis Determinar el sign del resultad En la transparencia 2.12 tenems un esquema de la multiplicación en punt fltante. Nrmalmente la precisión cn que se realizan ls cálculs es mayr que la que finalmente se representa. Así en el en 8087 la precisión interna es de 80 bits frente a ls 64 de dble precisión. Est bliga a que una vez finalizads ls cálculs sea precis eliminar ls bits sbrantes en la mantisa, a esta peración se la cnce cm truncamient. Tenems varias frmas de llevarl a cab: Truncamient pr crte: cnsiste en eliminar ls bits sbrantes. Es el métd mas simple per presenta el prblema de que el errr es siempre del mism sign y pr tant se acumula en el prces de cálcul. Rednde de Vn Neumann: cnsiste en pner a 1 Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

4 ESTRUCTURA DE COMPUTADORES Pag Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

5 ESTRUCTURA DE COMPUTADORES Pag Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

6 ESTRUCTURA DE COMPUTADORES Pag El cprcesadr matemátic Para implementar las peracines en punt fltante es habitual dispner de un prcesadr especializad que ejecuta las instruccines en que ls perands sn númers reales. En la familia IA-32 se usaba el cprcesadr matemátic 80x87 que a partir del está integrad en el prcesadr principal. Desde el punt de vista del prgramadr de sistemas cnsiste en una ampliación de ls registrs y del cnjunt de instruccines. Registrs del cprcesadr La pila de registrs de dats R0-R7: Dispne de 8 registrs de 80 bits (1bit de sign. 15 de expnente y 64 de mantisa) cn estructura de pila. El registr que está en la cabecera de la pila se almacena en un camp (TOP) del registr de estad. Desde el punt de vista del prgramadr la nmenclatura de ls registrs es st0-st7, siend la cabecera de la pila st0. En la figura 8.3 tenems un ejempl de funcinamient de la pila. El registr de cntrl FPU. Cdifica las distintas frmas de cmprtamient del prcesadr de punt fltante. Cnsta de 16 bits rganizads cm sigue: Bits 11-10: Cntrl del rednde Bits Función 00 Al mas próxim (pr defect) 01 Al menr 10 Al mayr 11 Truncar Bits 9-8: Cntrl de precisión: Bits 9-8 Precisión de la mantisa bits 01 Reservad bits bit Bits 5-0 : Máscaras de excepcines: 1. Bit 0: IE (Operación inválida) 2. Bit 1: DE (Operand denrmalizad) 3. Bit 2: ZE (División pr cer) 4. Bit 3: OE (Overflw) 5. Bit 4: UE (Underflw) 6. Bit 5: PE (Precisión) Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

7 ESTRUCTURA DE COMPUTADORES Pag Inicialmente tiene el valr 037FH ( Rednde al mas próxim, precisión 64 bits y máscara a 1 para tdas las excepcines. El registr de estad. Es un registr de 16 bits que cntiene distintas infrmacines sbre el estad de la máquina: Banderas de excepción: Infrman sbre la aparición de una excepción 7. Bit 0: IE (Operación inválida) 8. Bit 1: DE (Operand denrmalizad) 9. Bit 2: ZE (División pr cer) 10. Bit 3: OE (Overflw) 11. Bit 4: UE (Underflw) 12. Bit 5: PE (Precisión) Códigs de cndición: Sn ls bits 14 (C 3 ), 10 (C 2 ), 9 (C 1 ), 8 (C 0 ) que cdifican ls resultads de peracines aritméticas y de cmparación en la FPU. Instruccines FCOM, FCOMP,FCOMPP, FICOM,FICOMP C 3 C 2 C 1 C 0 Cndición 0 0 X 0 ST > Fuente 0 0 X 1 ST < Fuente 1 0 X 0 ST = Fuente 1 1 X 1 ST ó Fuente indefinids Instruccines C 3 C 2 C 1 C 0 Cndición 0 0 X 0 ST > X 1 ST < 0 FTST 1 0 X 0 ST = X 1 ST indefinids Instruccines C 3 C 2 C 1 C 0 Cndición FXAM N nrmalizad NaN N nrmalizad NaN Nrmalizad Infinit Nrmalizad Infinit Registr vací Registr vací Denrmalizad Registr vací Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

8 ESTRUCTURA DE COMPUTADORES Pag Denrmalizad Registr vací Psición del registr st0 TOP : Sn ls bits Registr de TAG FPU: Indica el estad de cada un de ls registrs de la pila FPU. Cdifica en ds bits el estad de cada un según la tabla siguiente: Códig Valr 00 Válid 01 Cer 10 Especial 11 vací Punters a instrucción y a dats (de la última instrucción ejecutada) Registr cn el códig de peración de la última instrucción 2. Tips de dats en el FPU Enters de 16 bits en cmplement a ds Enters de 32 bits en cmplement a ds Enters de 64 bits en cmplement a ds Reales de 32 bits (precisión simple ) Reales de 64 bits (precisión dble ) Reales de 80 bits (precisión extendida ) BCD de 80 bits (18 dígits en 4 bits cada un) 3. Instruccines FPU Transferencia de dats: FLD :Carga un perand real en la pila FPU. El perand puede estar en memria, definid cm real de 32,64 ó 80 bits) puede ser un registr sti que se cargará en la cabecera de la pila. En td cas el destin es siempre st0 cn frmat real extendid. FST : Cpia el valr de st0 en memria cn real de 32 ò 64 bits en tr registr de la pila. FSTP : Es similar a FST per además hace un POP en la pila y se pierde el perand que está en la cabecera. FXCH : intercambia el cntenid de st0 y tr registr que se indique. ( si n tiene perands entnces el tr registr es st1) FCMOVcc: Sn instruccines de mvimient cndicinal (Sti a ST0 si se cumple una cndición dada). La cndición se refiere a valres del registr de estad del Pentium. Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

9 ESTRUCTURA DE COMPUTADORES Pag FILD, FIST, FISTP: sn versines de las instruccines anterires que trabajan cn enters definids en memria y que se cnvierten en reales en la pila FPU ( ó viceversa). FBLD, FBSTP: en este cas trabajan cn númers en frmat BCD empaquetad. Carga de cnstantes: FLDZ : Carga el númer +0.0 en la pila FLD1 : Carga el númer +1.0 en la pila FLDPI : Carga el númer π FLDL2T: Carga el lg 2 10 FLDL2E : Carga el lg 2 e FLDLG2: Carga el lg 10 2 FLDLGE: Carga el lg e 2 Aritméticas FADD / FADDP: Si el perand es un real en memria entnces almacena en st0 la suma de ambs. Si tenems ds perands que sn registrs FPU entnces hace la peración de suma almacenand el resultad en destin. Si FADDP n tiene perands entnces suma st0 y st1, almacena el resultad en st1 y hace pp. FIADD: Suma un enter cn st0 y guarda el resultad en st0 FSUB / FSUBP : Similar a la suma. FISUB : Resta un enter de un real FSUBR/FSUBRP : Resta cambiand destin y fuente FISUBR : Resta enter de real invertida. FMUL / FMULP : Multiplicar reales FIMUL: Multiplica enter y real FDIV / FDIVP : Divide reales FIDIV : Divide real entre enter. FDIVR / FDIVRP : División inversa FIDIVR: Divide real entre enter inversa FABS : Calcula el valr abslut de ST0 FCHS: Cambia de sign a ST0 FSQRT: Calcula la raíz cuadrada de ST0 FPREM / FPREM1: Calcula el rest parcial de la división entera. Difieren en la frma de redndear el cciente, el primer redndea al menr cn l que el rest es siempre psitiv ( frma 387) el segund redndea al mas próxim pr l que el rest puede ser de distint sign ( frma IEEE) FRNDINT: Redndea a enter según indique el camp de rednde del registr de cntrl. FXTRACT : Separa el expnente y la mantisa en ds registrs distints ( mantisa en st0 y expnente en st1) Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

10 ESTRUCTURA DE COMPUTADORES Pag Cmparación y clasificación: FCOM / FCOMP / FCOMPP: Cmpara ds perands reales (st0 y tr) y psicina ls flags. FUCOM /FUCOMP / FUCOMPP : Sn iguales a las anterires. La única diferencia es que si algun de ls númers es del tip NaN n se prduce la excepción crrespndiente. FICOM /FICOMP: Cmpara un enter y un real. FCOMI /FCOMIP : Sn las mismas que FCOM per se psicinan directamente ls indicadres del registr de estad según la siguiente tabla: Resultad de la cmparación ZF PF CF ST > Sti ST < Sti ST = Sti Indefinid FUCOMI/FUCOMIP FTST FXAM En este punt es interesante cmentar cóm se puede pasar de ls códigs de cndición FPU (C 3, C 2, C 0 ) a ls bits de registr de estad ZF, PF y CF. Mediante la instrucción FSTSW AX pasams el cntenid del registr de estad FPU al registr AX y mediante la instrucción SAHF pasams el byte alt de AX al registr EFLAGS, cn l que pr la psición que cupan se cpian ls valres FPU en ls crrespndientes de la CPU. Trignmétricas : Ls perands están siempre en la cabecera de la pila expresads en radianes FSIN FCOS FSINCOS FPTAN FPATAN Lgarítmicas, expnenciales y de escalad: FYL2X : ST0 = ST1 * lg 2 (ST0) FYL2XP1 : ST0 = ST1 * lg 2 (ST ) F2XM1 : ST0 = 2 ST0 1 FSCALE: ST0 = STO * 2 ST1 Cntrl : Permiten inicializar el FPU y mdificar las palabras de cntrl y de estad. FINIT/FNINIT: Inicializan el FPU. Carga la palabra 037F en el registr de cntrl (rednde al mas próxim, 64 bits de precisión y tdas las banderas de excepción enmascaradas). (La N en que se diferencian las ds versines de la Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

11 ESTRUCTURA DE COMPUTADORES Pag instrucción indica que antes de ejecutar la instrucción verifica si hay alguna excepción pendiente ). FLDCW /FSTCW / FNSTCW : Carga y almacena el registr de cntrl en/desde una psición de memria de 16 bits. FSTSW/FNSTSW : Almacena el registr de estad en una palabra de memria de 16 bits. FCLEX / FNCLEX : Brra ls bits de excepción del registr de estad. FLDENV : Carga el entrn FPU (registrs de estad y de cntrl) desde memria FSTENV/FNSTENV : Almacena el entrn FPU FSAVE/FNSAVE/FRSTOR : Salva y recupera el estad del FPU (cmprende el entrn y ls demás registrs) FWAIT /FNWAIT : Instrucción de sincrnización. FNOP : N peración FFREE : Marca en el registr TAG cn 11 (registr vací) al registr perand. FINCSTP/ FDECSTP : Incrementa ó decrementa el valr del camp TOP del registr de estad( y pr tant incrementa ó decrementa en 1 el valr del punter a cabecera de pila) 4.- Ds ejempls de prgramación FPU. Un primer ejempl calcula la raiz cuadrada de una serie de númers reales. segment pila stack resb 0x100 segment dats num DD 2.0,3.0,4.0,5.0,6.0 result resd 5 segment cdig..start: mv ax, dats mv ds,ax mv cx, 5 mv si,0000 finit tr: fld [num + si] fsqrt fstp [result + si] add si,0x0004 lp tr mv ax, 0x4c00 int 21h En un segund ejempl querems calcular el valr de la función 2 x siend x un númer real. Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

12 ESTRUCTURA DE COMPUTADORES Pag Repasand el cnjunt de instruccines FPU vems que existen las funcines F2XM1 y FSCALE per la primera sirve para valres de x cmprendids entre -1 y 1 y la segunda para valres enters. Pr es tendrems que utilizar la expresión 2 x = 2 int(x) * 2 frac(x) de frma que cada una de las instruccines calcula un perand y lueg se multiplican las ds. ; rutina que calcula 2**x cn x en st0 ; 2**x = 2**int(x)*2**frac(x) segment pila stack resb64 segment dats x dd 6.5 result dd 0. rcntrl dw 0 temp dw 0 segment cdig..start: mv ax,dats mv ds,ax fld dwrd [x] fstcw [rcntrl] fstcw [temp] r wrd [temp],0x0c00 fldcw [temp] fld st0 frndint fxch fsub st0,st1 f2xm1 fld1 fadd st0,st1 fstp st1 fxch fld1 fscale fstp st1 fmul st0,st1 fldcw [rcntrl] fst dwrd [result] ; final mv ax,0x4c00 ; x en st0 ; guard el reg.cntrl actual ; mdific el reg. de cntrl ; png el camp de rednde en 11 = truncar ; x en st0 y x en st1 ; ent(x) en st0, x en st1 ; x en st0 y ent(x) en st1 ; frac(x) en st0 y ent(x) en st1 ; 2**frac(x)-1 en st0 y ent(x) en st1 ; 2**frac(x) en st0 y ent(x) en st2 ;ent(x) en st0 y 2**frac(x) en st1 ; 1*2**ent(x) en st0,1 en st1 y 2**frac(x) en st2 ; 2**x en st0 Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la

13 ESTRUCTURA DE COMPUTADORES Pag int 0x21 Fernand de Prada. ( fernand@infr.uva.es) Dpt. Infrmática. E.T.S.Ingeniers Infrmátics Valladlid Infrmación. Campus Miguel Delibes. Tfn: Ext Fax Edifici Tecnlgías de la