Docente Cargo Carga Horaria Carlos A. Correa Profesor Titular Exclusivo 10hs

Transcripción

1 1. Carrera y Año: PROGRAMA ANALÍTICO 2010 ARQUITECTURAS AVANZADAS DE COMPUTADORAS - Licenciatura en Ciencias de la Computación 4 t año 2. Crédito Horario: - Horas áulicas por semana: 9 - Horario: Lunes: 16:00 a 18:25 hs. (3 horas áulicas) Miércoles: 16:00 a 20:55 hs. (6 horas áulicas) 3. Despliegue Semestral. (2 do semestre) 4. Cuerpo Docente Docente Cargo Carga Horaria Carlos A. Correa Profesor Titular Exclusivo 10hs Eduardo Hoesé JTP Exclusivo 10hs 5. Objetivos Generales y Específicos por unidades El principal objetivo de la cátedra es presentar al alumno las técnicas modernas de diseño de procesadores, dándole una visión integrada de la interdependencia existente entre la evolución de la tecnología y la arquitectura de los mismos. Estos conocimientos sobre procesadores incluirán detalles de su estructura y funcionamiento, la evaluación de sus prestaciones, y el impacto de las diversas alternativas de diseño (HW/SW) en las prestaciones finales obtenidas. En general esta asignatura permitirá al alumno: Conocer y evaluar las características de los componentes que conforman una arquitectura, la interconexión que existe entre ellos, cómo interactúan para obtener el funcionamiento global del sistema y comprender los compromisos de diseño existentes. Entender sobre Organización y Arquitectura de computadoras, identificar los principales parámetros que miden el desempeño de los procesadores, conocer su diseño y su relación con los sistemas de software, aspectos a tener en cuenta para seleccionar y usar eficientemente una máquina real.

2 Objetivos Específicos Unidad 1: Informar al alumno sobre los cambios tecnológicos y de diseño que se producen casi a diario en la arquitectura de computadoras. Que el alumno pueda identificar los principales parámetros que miden el desempeño de los procesadores. Brindarle las herramientas para que comprenda y evalúe las tecnologías y diseños que van llegando al mercado. Unidad 2: Presentar la arquitectura de un computador uniciclo sencillo para que el alumno comprenda y aprecie los componentes funcionales de un sistema de computación, sus características, sus interacciones y su desempeño, y la importancia que el diseño del repertorio de instrucciones tiene sobre estos parámetros. Que el alumno conozca los elementos que integran el camino de datos y el control de dicho procesador uniciclo y que descubra los puntos débiles de este procesador sencillo pero poco flexible. Presentar la arquitectura de un computador multiciclo para que el alumno comprenda como se puede ejecutar de manera más eficiente el mismo repertorio de instrucciones dando a cada instrucción una duración más ajustada. Preparar al alumno para abordar el estudio de los procesadores segmentados. Unidad 3: Que el alumno conozca las técnicas que hacen posible explotar el paralelismo a nivel de instrucción (ILP). Comenzando por los conceptos básicos de segmentación y las limitaciones que deberán solucionarse. Que el alumno comprenda las técnicas de segmentación aplicadas en procesadores, como aumentar sus prestaciones y la importancia que tiene la organización del código en el rendimiento obtenido. Que el alumno pueda bosquejar lo que será el camino de datos y el control de un procesador segmentado y sepa refinar el diseño con soluciones de software y hardware que mejoran el rendimiento. Que el alumno pueda comparar el desempeño de las arquitecturas monociclo, multiciclo y segmentada. Unidad 4: Que el alumno comprenda como se ejecutan las instrucciones de punto flotante en un procesador segmentado sin penalizar al resto de las instrucciones, y que reconozca los riesgos de datos que surgen como consecuencia de operar con instrucciones de distinta longitud. Que conozca las técnicas avanzadas que deben aplicarse a la segmentación para que el CPI se mantenga en valores aceptables. Que distinga dichas técnicas dividiéndolas en estáticas y dinámicas y conozca las ventajas y desventajas de cada una de ellas.

3 Que el alumno entienda los detalles involucrados en el funcionamiento de los procesadores pipeline con etapas multiciclo y las estrategias usadas para ejecutar instrucciones fuera de orden. Que pueda usar herramientas que permiten simular el comportamiento del hardware y software en dichos procesadores. Distinguir técnicas y aspectos avanzados de la segmentación, aplicadas en procesadores de emisión múltiple de instrucciones. Para mostrar al alumno como obtener un CPI<1 (procesadores superescalares, procesadores VLIW, etc.). Unidad 5: Que el alumno comprenda como se estructura la memoria de un procesador para que esta pueda funcionar a la misma velocidad que el resto del hardware, y que conozca herramientas cuantitativas para evaluar su rendimiento. Familiarizar al alumno con el funcionamiento de una jerarquía de memoria, para que reconozca los principales parámetros de diseño y las similitudes y diferencias entre los distintos esquemas de memorias caché. Unidad 6: Que el alumno comprenda el funcionamiento general de los sistemas multiprocesadores y que distinga las características de los problemas que se adecuan a estas arquitecturas. Que el alumno perciba la complejidad inherente al cómputo de soluciones en sistemas de multiprocesadores. 6. Contenidos Resumen: Arquitecturas de computadoras: Historia y Resumen. Desempeño: Medición del rendimiento; técnicas para mejorar el rendimiento. Arquitectura del conjunto de instrucciones. Organización funcional del computador: Camino de datos y control (arquitecturas uniciclo y multiciclo). Introducción al paralelismo: Conceptos de Segmentación; Diseño de un procesador segmentado; Aspectos avanzados de la segmentación; procesadores de emisión múltiple de instrucciones (Superescalares; VLIW; Supersegmentados, etc.). Sistemas de Memoria: Jerarquía de memoria; Memoria Cache; Memoria Virtual. Taxonomía de las Arquitecturas paralelas; Multiprocesadores; Clusters. Contenidos por unidades: Unidad 1: Arquitectura de Computadoras. El papel del rendimiento Introducción. Desarrollo y evolución histórica del hardware. Ley de Moore. Requerimientos de las aplicaciones actuales. Arquitecturas clásicas: Arquitecturas Von Neumann y Harvard; Arquitecturas; RISC y CISC. Arquitectura de referencia: El µp DLX MIPS. Rendimiento del sistema: Medición del rendimiento; Tiempo de respuesta y Throughput; Mejorar el rendimiento. La ley de Amdahl. Benchmarks. Ejemplos.

4 Unidad 2: Diseño de procesadores secuenciales Arquitectura del conjunto de instrucciones; El Procesador: Principales Unidades Funcionales; Frecuencia y ciclo de reloj; Relación entre el ciclo y el tiempo de CPU; Camino de datos de los distintos tipos de instrucciones; Camino de datos y señales de control; Diseño del procesador uniciclo; Requerimientos del Conjunto de Instrucciones; Componentes del Camino de Datos: Elementos Combinacionales, Banco de Registros, Memorias; Construcción del Camino de Datos; Señales de Control; Camino Crítico. Diseño e implementación de un procesador multiciclo; Construcción del camino de datos multiciclo; Ejecución de las instrucciones en varios ciclos de reloj; Diseño de la unidad de control para el camino de datos multiciclo; Implementación de la U.C. con una ROM; Implementación de la U.C. con una PLA; Implementación de la U.C. con un secuenciador; Tratamiento de excepciones e interrupciones; Conclusiones e implicaciones del diseño Unidad 3: Diseño de procesadores segmentados Conceptos básicos de segmentación (pipeline); Performance ideal; Limitaciones del pipeline: los riesgos (hazards). Distintos tipos de riesgos: estructurales, de datos y de control; Solución a los riesgos estructurales: atascos (stalls) vs Replicación. Impacto de los riesgos en el análisis de la performance; Camino de datos para ejecución segmentada (idea inicial), Registros de Segmentación; Diseño del control; Riesgos de datos: dependencia verdadera LDE (RAW), antidependencia EDL (WAR), dependencia de salida EDE (WAW); Riesgos LDE: solución SW (nops vs planificación estática), solución HW (adelantamiento, detección y bloqueo del pipe). Diseño del control con riesgos; Unidad de detección y anticipación de riesgos; Riesgos de control: Soluciones: bloqueo, predicción de salto (estática y dinámica), ranura de retardo; Interrupciones, Excepciones y Fallos; Resumen: comparación de procesadores monociclo, multiciclo y segmentado. Unidad 4: Aspectos avanzados de la segmentación Operaciones de punto flotante: latencia e intervalo de iniciación; riesgos, finalización fuera de orden. Segmentación avanzada. Nuevas técnicas para aumentar el ILP: Desenrollado de bucles: sin planificación, con planificación. Planificación dinámica de instrucciones: Ventana de Instrucciones centralizada/distribuida (Scoreboard / Tomasulo). Otras técnicas para incrementar el ILP. Lanzamiento múltiple de instrucciones: Procesadores superescalares, superescalar estático, superescalar dinámico con especulación.; Procesadores VLIW; Ventajas y desventajas; Procesadores supersegmentados. Multithreading. Unidad 5: Memoria Jerarquía de memoria. La memorias caché: Consideraciones generales del empleo de caché; Caché de varios niveles; Organizaciones de caché: directas, asociativas y conjunto asociativo. Esquemas de funcionamiento: Escritura directa (Write Through), con asignación en escritura (Fetch on-write) y sin asignación en escritura; Post-escritura o escritura diferida; Fallos de caché, Algoritmos de sustitución; Coherencia caché; Ejemplos de caché; Performance. La Memoria virtual: Funcionamiento de la memoria virtual: paginación, segmentación; Traducción de direcciones virtuales a direcciones físicas; Unidad gestión de la memoria (MMU); Buffer de traducción anticipada (TLB); Integración del sistema de memoria; caché virtual o caché real; Desempeño considerando el uso de jerarquía de memoria Unidad 6: Multiprocesadores Nivel de paralelismo en los programas. Clasificación de Flynn: SISD, SIMD, MISD, MIMD; dificultad en programación de sistemas multiprocesadores; MIMD: Arquitecturas de memoria centralizada (UMA) y distibuida (NUMA), Multiprocesadores conectados por un único bus;

5 Multiprocesadores conectados por red; Ejemplos de programación; Cache en sistemas de multiprocesadores; Coherencia de caché; Protocolos snoopy y directorio. Clusters. Redes de interconexión. 7. Régimen de Evaluación Evaluación de alumnos bajo régimen Regular Requisitos para lograr la regularidad Se otorgará la regularidad a todo alumno inscripto en la asignatura que haya aprobado las evaluaciones parciales, en cualquiera de las instancias previstas por el reglamento académico para ese fin, y el trabajo práctico grupal consignado por la cátedra. Evaluaciones Parciales La evaluación se realiza por escrito y permite calificar el conocimiento, la comprensión y la capacidad para aplicar lo aprendido en cada caso. La evaluación parcial es diseñada con ejercicios tipo del práctico Nº 1 y preguntas de teoría correspondientes a las unidades 1, 2 y 3. La primera evaluación del parcial se realiza en horario de clase y tendrá una recuperación inmediata en fecha a coordinar con los interesados. La escala de calificación es: Aprobado Reprobado. Trabajos Prácticos: Práctico Nº 1: Procesador DLX Estudio de la Arquitectura del Conjunto de Instrucciones del procesador DLX. Programación en lenguaje ensamblador del DLX. Implementación del pipeline del DLX. Determinación de los riesgos de datos y de control. Planificación estática de instrucciones y desenrollado de bucles para reducir los riesgos. Se presentan ejercicios resueltos y ejercicios propuestos a resolver por los alumnos. Práctico Nº 2: Funcionamiento del Simulador WinDLX Estudio del simulador WinDLX. Simulación del procesador utilizando distintos programas fuente en ensamblador DLX con y sin planificación estática de instrucciones y/o desenrollado de bucles. Simulación del procesador utilizando distintas configuraciones de hardware. Se correrán algunos de los programas del primer trabajo práctico utilizando distintas configuraciones del procesador simulado, y en base a los resultados de dichas simulaciones se sacarán conclusiones acerca del comportamiento del pipeline del procesador y de los distintos rendimientos del mismo obtenidos con las diferentes configuraciones empleadas. Requisitos para lograr la aprobación de la asignatura Se dará por aprobada la asignatura a todo alumno que luego de obtener la regularidad haya aprobado el examen final. Examen Final El examen final es oral y de carácter público. Está centrado fundamentalmente en aspectos teóricos de la asignatura, aunque es imprescindible que, si el tribunal lo considera pertinente, el alumno pueda presentar ejemplos prácticos que demuestren su nivel de comprensión de los temas. El desarrollo del examen comienza generalmente con la exposición de un tema elegido por el alumno. Luego, si la primer parte es satisfactoria, los docentes interrogan sobre uno o más temas del resto del programa de examen. La escala de calificación es de 1 al 10.

6 Evaluación de alumnos bajo régimen promocional y libre - La asignatura no cuenta con régimen promocional. - Excepcionalmente, un alumno podrá rendir examen final en condición de alumno libre. Para llegar a esta instancia deberá cumplir previamente con las condiciones estipuladas por el reglamento académico. 8. Bibliografía Principal y Complementaria Computer Architecture: a Quantitative Approach Estructura y Diseño de Computadores: Interface Circuitería/Programación. Computer Organization & design Arquitectura de Computadoras: De los Microprocesadores a las Supercomputdoras Organización y Arquitectura de Computadores Hennessy, J.L. Patterson, D. D. Patterson J.L. Hennessy D.Patterson J.L. Hennessy Behrooz Parhami Morgan Kaufmann 4 ta Edición Bibliografía Principal Reverté 2004 Bibliografía Principal Morgan Kaufmann Mc Graw Hill (2005) 2 da Edición Bibliografía Complementaria Bibliografía Complementaria Stallings, W. Prentice Hall (2007) Bibliografía Complementaria

7 This document was created with Win2PDF available at The unregistered version of Win2PDF is for evaluation or non-commercial use only. This page will not be added after purchasing Win2PDF.