Introducción Ejercicios PIC: Intel 8259 Más ejercicios Preguntas. Entrada/Salida. Polling e Interrupciones. Francisco García Eijó

Transcripción

1 Entrada/Salida Polling e Interrupciones Francisco García Eijó Organización del Computador I Departamento de Computación - FCEyN UBA 31 de Mayo del 2011

2 Dispositivos de E/S Qué son los dispositivos de E/S?

3 Dispositivos de E/S Qué son los dispositivos de E/S? Los dispositivos de E/S son aquellos que interactuan con la unidad central de procesamiento de una computadora. Entrada: Teclado, Mouse, Joystick, Webcam, Escáner, Micrófono,... Salida: Monitor, Auriculares, Impresora, Plotter, Proyector,... Entrada/Salida: Unidades de almacenamiento, Módem, Placa de red, USB,...

4 Esquemas de E/S

5 Esquemas de E/S E/S por encuesta (Polling) o Programada: Utilizado en las primeras computadoras (Apple II) o en algunos sistemas embebidos. La CPU sondea periódicamente al dispositivo para ver cuál es su estado. Sencillo pero claramente ineficiente.

6 Esquemas de E/S E/S por encuesta (Polling) o Programada: Utilizado en las primeras computadoras (Apple II) o en algunos sistemas embebidos. La CPU sondea periódicamente al dispositivo para ver cuál es su estado. Sencillo pero claramente ineficiente. E/S por interrupciones: Es el dispositivo quien establece el momento en que se realizará la transferencia de datos. Cuando la CPU recibe notificación de la interrupción detiene el programa en ejecución, ejecuta la RAI y finalmente devuelve el control al programa.

7 Esquemas de E/S E/S por encuesta (Polling) o Programada: Utilizado en las primeras computadoras (Apple II) o en algunos sistemas embebidos. La CPU sondea periódicamente al dispositivo para ver cuál es su estado. Sencillo pero claramente ineficiente. E/S por interrupciones: Es el dispositivo quien establece el momento en que se realizará la transferencia de datos. Cuando la CPU recibe notificación de la interrupción detiene el programa en ejecución, ejecuta la RAI y finalmente devuelve el control al programa. E/S por acceso directo a memoria (DMA) Próxima clase con Esteban.

8 Registros de los dispositivos de E/S Los registros de los dispositivos son su medio de comunicación más común con el resto de los componentes del sistema. Pueden ser leídos o escritos por un tercero (por ej.: el CPU)

9 Registros de los dispositivos de E/S Los registros de los dispositivos son su medio de comunicación más común con el resto de los componentes del sistema. Pueden ser leídos o escritos por un tercero (por ej.: el CPU) de lectura su contenido no puede ser modificado desde afuera. de escritura sólo se puede escribir en ellos. de lectura y escritura se pueden leer y escribir.

10 Registros de los dispositivos de E/S Los registros de los dispositivos son su medio de comunicación más común con el resto de los componentes del sistema. Pueden ser leídos o escritos por un tercero (por ej.: el CPU) de lectura su contenido no puede ser modificado desde afuera. de escritura sólo se puede escribir en ellos. de lectura y escritura se pueden leer y escribir. Dependiendo de la arquitectura: E/S independiente. (a través de instrucciones especiales IN y OUT). E/S mapeada en memoria. ORGA1 reserva las direcciones de memoria FFF0h a FFFFh para E/S.

11 Polling: Ejercicio 1 Debido a la gran cantidad de personas que utilizan la ĺınea de Subte B los días de semana. Nos han pedido el desarrollo de un sistema que permita contar el número de personas ingresadas a la estación Los Incas de forma automática. Para ello contamos con una computadora con arquitectura ORGA1 y un dispositivo de E/S llamado molinex (muy similar al famoso molinete que todos conocemos). Molinex cuenta con un registro de estado mapeado a la dirección de E/S 0xFFF0, en el cuál se refleja el paso de las personas. El registro inicialmente se encuentra en el valor 0, y cambia a 1 con el ingreso de una persona. Escribir una rutina en ensamblador para satisfacer el sistema pedido, guardando el número de personas ingresadas en R0.

12 Polling: Ejercicio 1 Pregunta Si en lugar de tener direcciones mapeadas a memoria tuviéramos un espacio de direcciones distinto para E/S. Cómo cambiaría el programa?

13 Interrupciones: Ejercicio 2 Enunciado Modificar la arquitectura de ORGA1 para dotarla de la capacidad de atender la interrupción de un único dispositivo de E-S. Indicar claramente qué cosas son responsabilidad del hardware y qué del software.

14 Interrupciones: Ejercicio 3 Una computadora Orga I se encuentra conectada a 3 dispositivos de E/S que actúan como sensores. Cada sensor posee un registro de E/S que reporta información climática. Los sensores son: Temperatura: Mide temperatura en grados celsius (TEMP STATUS) Presión Atmosférica: Mide presión en HectoPascales (ATM STATUS) Intensidad del Viento: Mide intensidad en Metros/Segundo (WIND SPEED) Las etiquetas MAX TEMP, MAX ATM, MAX WIND SPEED son constantes de 16 bits.

15 Interrupciones: Ejercicio 3 a) Mapear los registros de E/S a direcciones de E/S de Orga I y completar el siguiente código: sensar: CMP [...], MAX_TEMP ;alcanzó temperatura máxima? JG alarma CMP [...], MAX_ATM ;alcanzó presión atmosférica máxima? JG alarma CMP [...], MAX_WIND_SPEED ;alcanzó velocidad máxima? JG alarma JMP sensar alarma: CALL sonaralarma ;invoca rutina de alarma JMP sensar

16 Interrupciones: Ejercicio 3 b) Suponiendo que el ciclo de instrucción de cada instrucción del programa tarda t sg y los valores máximos nunca se alcanzan cuál es la frecuencia (en Hz) de muestreo (lectura) de los registros de E/S?

17 Interrupciones: Ejercicio 3 c) Suponga que el CPU cuenta con soporte para una interrupción. El sensor de temperatura solicita una interrupción si se alcanza la temperatura máxima. i. Modificar el programa presentado para aprovechar esta característica de modo que la frecuencia de muestreo sea mayor. ii. Escribir la rutina de atención de la interrupción del sensor de temperatura.

18 Controlador de Interrupciones Es un módulo cuyo objetivo es gestionar la entrada/salida para el procesador. El controlador recibe un conjunto de señales de los distintos dispositivos, toma la decisión cual es la más prioritaria y envía una señal al procesador.

19 Controlador de Interrupciones

20 Controlador de Interrupciones: Intel 8259

21 Controlador de Interrupciones: Intel 8259

22 Estructura del controlador Algunos de los registros internos del controlador y sus funciones: IRR (Interrupt Request Register): Cuando se activan una o varias de las entradas IR, estas quedan reflejadas en los bits correspondientes del IRR. ISR (Interrupt Service Register): De aquellos bits activados en el IRR, el más prioritario queda reflejado en el ISR. IMR (Interrupt Mask Register): El programador puede enmascarar algunas interrupciones de manera que si se activase la IR correspondiente, el controlador la ignorará.

23 Ciclo de reconocimiento de interrupción

24 Ciclo de reconocimiento de interrupción 1 Tras la activación de una ĺınea IR, el controlador activa la salida INTR señalándole a la CPU la existencia de una interrupción activada.

25 Ciclo de reconocimiento de interrupción 1 Tras la activación de una ĺınea IR, el controlador activa la salida INTR señalándole a la CPU la existencia de una interrupción activada. 2 Al recibir la señal, el procesador da un pulso en su salida INTA indicando que comienza un ciclo de reconocimiento de interrupción.

26 Ciclo de reconocimiento de interrupción 1 Tras la activación de una ĺınea IR, el controlador activa la salida INTR señalándole a la CPU la existencia de una interrupción activada. 2 Al recibir la señal, el procesador da un pulso en su salida INTA indicando que comienza un ciclo de reconocimiento de interrupción. 3 Al recibir el controlador el pulso por su entrada INTA comienza a arbitrar las interrupciones recibidas y selecciona la más prioritaria.

27 Ciclo de reconocimiento de interrupción 1 Tras la activación de una ĺınea IR, el controlador activa la salida INTR señalándole a la CPU la existencia de una interrupción activada. 2 Al recibir la señal, el procesador da un pulso en su salida INTA indicando que comienza un ciclo de reconocimiento de interrupción. 3 Al recibir el controlador el pulso por su entrada INTA comienza a arbitrar las interrupciones recibidas y selecciona la más prioritaria. 4 El controlador indica en el ISR que dispositivo debe ser atendido (la interrupción de mayor prioridad).

28 Ciclo de reconocimiento de interrupción 1 Tras la activación de una ĺınea IR, el controlador activa la salida INTR señalándole a la CPU la existencia de una interrupción activada. 2 Al recibir la señal, el procesador da un pulso en su salida INTA indicando que comienza un ciclo de reconocimiento de interrupción. 3 Al recibir el controlador el pulso por su entrada INTA comienza a arbitrar las interrupciones recibidas y selecciona la más prioritaria. 4 El controlador indica en el ISR que dispositivo debe ser atendido (la interrupción de mayor prioridad). 5 El procesador obtiene la dirección de la rutina de interrupción a partir de este dato y salta a ella. Atómicamente almacena el registro de flags y el PC.

29 Interrupciones: Ejercicio 4 Enunciado El sistema de navegación de un robot está compuesto por 5 dispositivos de E-S: un componente de visión, un receptor de un motor, actualizaciones, un radio receptor, un detector de explosivos. Típicamente, el procesador del robot recupera información del sistema de visión y la suministra al motor para gobernar su movimiento. El componente de radio-recepción solicita la interrupción de este ciclo al recibir información específica desde la base de control. Adicionalmente, el dispositivo de detección de explosivos solicita la interrupción cuando se encuentra en la cercanía de un artefacto peligroso. El receptor de correo electrónico posibilita al robot actualizar el estado del sistema. Estos componentes se encuentran coordinados por un sistema que permite administrar las prioridades de las solicitudes de interrupción del dispositivo radio y del dispositivo detector. Existen 4 rutinas ya programadas: TratarMensajeRadial, EludirExplosivo, CalcularMovimientoRobot. RecibirActualizacion.

30 Interrupciones: Ejercicio 4 Enunciado a) Describa la configuración inicial del sistema suponiendo que se usa un PIC Intel b) Qué acciones se llevan a cabo (tanto desde el hardware como desde el software) en el sistema cuando el componente Detector solicita una interrupción? c) Escriba la rutina de atención de interrupción del radio receptor. Suponiendo que el registo IMR se encuentra mapeado en la dirección 0xFFFA.

31 Preguntas?