Método de Modelado Aplicando la Función Pulso Unitario de Heaviside

Transcripción

1 Capítulo Método de Modelado Aplicando la Función Pulo Unitario de Heaviide Objetivo del Capítulo En ete capítulo e introducen lo fundamento matemático y funcionale de la técnica de modelado no lineal dearrollada en eta tei. Se comienza por la decripción de la caracterítica deeada del modelo, que dan pao a lo fundamento dede lo que e parte. Seguidamente e decribe el análii matemático del proceo de modulación PWM, por medio de la tranformada de Laplace y la función Pulo Unitario de Heaviide, para obtener el modelo de imulación del modulador PWM. A continuación e plantea el modelado de lo filtro de alida de la etapa de lo convertidore conmutado y de la etapa de control PWM cláica. Por último e aplica la técnica de modelado al paralelizado de convertidore conmutado. Como reultado e obtiene un modelo analítico de la modulación PWM y un modelo de imulación no lineal aplicable a la imulación de convertidore conmutado de potencia, dearrollado en una biblioteca de módulo de SIMULINK... Introducción a la Metodología de Modelado A la luz de la evolución hitórica de la técnica de modelado (ver el apartado.6 en la página 48), aociada a la neceidade de análii, dearrollo y comprenión del funcionamiento de la ditinta topología de lo convertidore conmutado de potencia, de u circuito de control y de la aociacione de convertidore para formar itema má complejo, e plantea la elaboración de una técnica de modelado que, a grande rago, intenta aunar la virtude má relevante de lo método de modelado exitente y aprovechar la actuale capacidade de cómputo de la plataforma de ordenadore y de lo ditinta herramienta informática diponible. 59

2 Capítulo. Método de Modelado Aplicando... La principale caracterítica de la metodología de modelado propueta on: Decripción matemática y funcional del modulador PWM La decripción matemática etá baada en la función Pulo Unitario de Heaviide Se obtiene un modelo de imulación fácil de aplicar a lo convertidore conmutado El modelo del modulador PWM permite obtener ditinto tipo de modulación (natural, uniforme, multinivel) Decripción matemática y funcional del circuito de la etapa de alida del convertidor Válida tanto para modo continuo como dicontinuo Se obtienen la variable eléctrica de la etapa de potencia El modelo de imulación permite la variación, lineal y no lineal, de lo parámetro de lo elemento que modelan la carga Decripción matemática y funcional del circuito de la etapa de compenación del convertidor Modela la no linealidade de lo circuito de control diponible comercialmente Permite obtener la variable eléctrica E poible implantar otro tipo de control (fuzzy, dicreto, etc...) El modelo e fácil de uar una vez implantado en el programa de imulación (MATLAB Y SIMULINK) La plataforma de imulación permite el crecimiento del modelo de forma modular E poible ecoger el método matemático de reolución de la ecuacione diferenciale La imulación e puede llevar a cabo mediante interpretación de lo comando por parte del imulador, o bien por compilación del modelo y obtención de un programa ejecutable.. Fundamento de la Metodología de Modelado Del funcionamiento de la cuatro topología báica reductora (ver A.. en la página 46), elevadora (ver A.. en la página 48), reductora-elevadora (ver A..3 en la página 50) y Ćuk (ver A..4 en la página 5) e deprenden una erie de idea que permiten la elaboración de un modelo no lineal. La primera idea e obtiene de la obervación del conjunto de interruptore en el circuito (generalmente un tranitor actuando como interruptor controlado (S) y un diodo (D), que entra en conducción cuando el interruptor etá abierto ), ya que eto componente emiconductore ólo permiten el flujo de energía en un único entido en el convertidor. Eta idea e repreenta gráficamente en la Fig.. La egunda idea tiene u origen en la dipoición de lo elemento paivo que conforman la etapa de alida de lo convertidor: inductancia (L), condenador (C) y carga (generalmente aimilada a R). Eto elemento paivo, aociado a la preencia de un diodo (D), hacen que el 60

3 . Fundamento de la Metodología de Modelado (a) reductor (buck) (b) elevador (boot) (buck- (c) reductor-elevador boot) (d) Cuk Figura.: Convertidore báico. Dipoición de lo interruptore controlado (S) y no controlado (D) filtro de alida ólo pueda trabajar dejando que la energía eléctrica fluya en un determinado entido. Dada u imilitud, e poible obtener, de manera análoga para todo, un modelo que decriba el comportamiento de eta parte del circuito. La capacidade de ete circuito han ido etudiada intenivamente, pero e difícil encontrar análii detallado o completo [44 46]. Eta idea e repreenta gráficamente en la Fig.. Uniendo la do idea anteriore e poible realizar una decripción de la etapa de potencia de un convertidor conmutado en do bloque claramente interrelacionado: el primero e un modulador PWM que genera una eñal cuadrada genérica, imilar al encendido y apagado del interruptor controlado, el egundo bloque modela el comportamiento no lineal del filtro LCR de alida del convertidor, que engloba el diodo. Para obtener un itema completo e neceario implantar la etapa de control. En el etado actual de dearrollo de convertidore conmutado de potencia e un requiito fundamental que el modelo de ete bloque pueda acomodar lo controle cláico (PI, PID) y la elaboracione má compleja de origen digital (control digital, fuzzy, delizante, etc...). Finalmente, el modelo debe permitir el modelado de elemento paráito, tanto en lo elemento emiconductore como en lo componente paivo, y la capacidad de hacer que el modulador PWM preente caracterítica próxima a lo circuito reale de control. Sin perder de vita el paralelizado de módulo e hace neceario tener en cuenta que tanto el modulador como la parte de control deben er capace de imular la ingularidade que eto método preentan. 6

4 Capítulo. Método de Modelado Aplicando... (a) reductor (buck) (b) elevador (boot) (buck- (c) reductor-elevador boot) (d) Cuk Figura.: Convertidore báico - Componente de la etapa de alida.3. El modulador PWM El correcto funcionamiento del modelo del modulador en ancho de pulo (pule-width modulator) e importante para alcanzar modelo matemático y de comportamiento de lo itema que lo incorporen. Igualmente eto modelo deben permitir obtener información precia obre el contenido de armónico de la eñal modulada y er fácilmente aplicable en modelo de circuito eléctrico y electrónico para aber cómo e comportarán éto en preencia de la eñale modulada. Hitóricamente mucha técnica de modulación, epecialmente aquella compleja y la que e irven de técnica digitale, no pudieron er implantada debido a la limitacione de lo emiconductore y de lo circuito de control. La modulación natural y la uniforme ( también llamada por alguno autore muetreada - ampled) [47 49] fueron la primera en er aplicada. Poteriormente, para controlar motore de tenión alterna con la ayuda de circuito digitale e aplicaron eñale modulada má compleja [50 53]. Má ejemplo donde e oberva la importancia de la modulación PWM lo encontramo en [55], donde un itema con un microproceador dedicado controla un inveror en fuente de tenión (VSI) con tranitore MOSFET, empleando un equema de modulación epecial que reduce el número de conmutacione, en [56] proponen un modulador PWM elaborado en un programa de ordenador que permite la modulacione cláica y un modo epecial de inyección de armónico y en [57, 58] con la ayuda de DSP e aplica la modulación PWM a la modulación en el epacio Por encillez, iempre que e hable en ete capítulo de la modulación en ancho de pulo (PWM) la denominaremo modulación. 6

5 .3 El modulador PWM de vectore (pace vector modulation, SVM). Con el aumento de la complejidad de la modulación también e incrementó la complejidad de lo modelo matemático y de imulación, en epecial en aquello cao en que e incluye el lazo de control. Enfocado concretamente en modelar el proceo de modulación, urgieron modelo elaborado empleando la erie de Fourier [48, 49], funcione de Beel [54, 55] y modelo en el dominio del tiempo de la eñale involucrada en la modulación [56]. Al aplicar el control PWM también a convertidore conmutado, efuerzo para decribir u naturaleza inherentemente no lineal e encuentran en [60] aplicando la tranformada de Laplace, en [65] aplicando la erie de Taylor y en [85] aplicando la erie de Volterra..3.. Análii Matemático La mayoría de lo modelo matemático de la modulación PWM aplicada a convertidore conmutado de potencia intenta evitar el empleo de la inherente no linealidade que preenta, pue e un bloque que funciona únicamente en conmutación. Para ello e emplean modelo promediado, que reducen la función de tranferencia del modulador a un factor de atenuación directamente relacionado con la relación de tiempo de encendido frente al período de conmutación. También e aproxima u comportamiento por dearrollo de erie, que preentan mayor preciión cuanto má término poea la erie, lo que hace cotoo en término de cómputo un modelo precio. A mayore de eto factore, i el modelo e promediado, deaparecen todo lo efecto relacionado con lo defae. Eto añade una dificultad en el cao de modelar convertidore en paralelo que funcionan incronizado (interleaving). Para olventar eto problema, e ha dearrollado un modelo del modulador empleando relacione matemática. Ete modelo matemático no aporta per e información má precia que lo dearrollo en erie, pero permite crear un modelo de imulación precio y con uno requito de cómputo exiguo. En ete apartado e elabora un análii matemático para demotrar como obtener la eñale PWM, empleando alguna propiedade intereante aportada por la tranformada de Laplace y la función Pulo Unitaria de Heaviide [6]. El punto de partida para la creación de un modelo del modulador e etablecer cuale on la eñale de entrada necearia, que aporta cada una de la mima a la modulación y que eñale de alida obtenemo del modulador. Para la obtención de una eñal modulada en ancho de pulo genérica (u PWM (t)) on necearia do eñale: la portadora ( u portadora (t) ) y la referencia ( u re f erencia (t) ). Como condición para que el proceo de modulación ea válido, lo que equivale a decir que la eñal modulada contenga la mima información que la eñal de referencia, e condición indipenable que la frecuencia de la eñal portadora ea mayor que la eñal de referencia. En la mayoría de lo proceo de converión de energía mediante interruptore controlado la portadora tiene forma triangular, bien imétrica, bien aimétrica (diente de ierra). La eñal modulada puede er de do forma, a la cuale e le denomina modulada normal ( u n modulada (t)) y u complementaria ( u c modulada (t)). De la repreentación de la eñale en la Fig..3 e definen otra variable: La eñal modulada, de forma general, etá definida como un tren de pulo que tiene valor mínimo cero y máximo igual a uno. Lo valore máximo y mínimo final de la eñal e puede 63

6 Capítulo. Método de Modelado Aplicando... Figura.3: Señale de la modulación PWM cambiar con el añadido de do variable: el valor mínimo que toma la eñal, que e denota por U e-mínimo y que toma generalmente el valor cero; y el valor máximo, que e denota por u e-máximo (t). El ancho de pulo de la eñal modulada, al que e denomina t delta. El atrao del pulo repecto al comienzo de la eñal triangular (portadora), que e denomina t phi. La frecuencia contante de la eñal portadora, que e denomina f p y u período, T p. Por encillez y in renunciar a ninguna generalidad, e define: t delta = t t (.) t phi = t (.) La función u n modulada (t) en la Fig..3 puede definire en ubintervalo de duración T p como: u e-máximo (t) U e-mínimo 0 < t < t u n modulada (t) = U e-mínimo t < t < t (.3) u e-máximo (t) U e-mínimo t < t < T p y la función u c modulada (t) en la Fig..3 puede definire en ubintervalo de duración T p como: 64 U e-mínimo 0 < t < t u c modulada (t) = u e-máximo (t) U e-mínimo t < t < t (.4) U e-mínimo t < t < T p

7 .3 El modulador PWM Si u e-máximo (t) = yu e-mínimo = 0, entonce e definen la funcione modulada unitaria f n (t) = u n unitaria modulada (t) = 0 < t < t 0 t < t < t (.5) t < t < T p y f c (t) = u c unitaria modulada (t) = Por lo tanto, e pueden volver a definir la Ec..3 y.4 como: 0 0 < t < t t < t < t (.6) 0 t < t < T p u n modulada (t) = U e-mínimo + (u e-máximo (t) U e-mínimo ) f n (t) (.7) u c modulada (t) = U e-mínimo + (u e-máximo (t) U e-mínimo ) f c (t) (.8) donde e aprecia que el valor de la función modulada depende realmente de la función modulada unitaria. Para obtener una mejor comprenión de la funcione de modulación e le aplica la tranformada de Laplace definida por: L{ f (t)} = F() = Z 0 f (t) e t dt (.9) a la Ec..5 y.6, teniendo en cuenta que la tranformación de una función periodica e lleva a cabo con: R T 0 F(t) = f (t) e t dt e t (.0) Aplicando la propiedad de la Ec..0 a la eñal en la Ec..6 F c () = R Tp 0 f c (t) e t R t dt 0 e t = 0 e t dt + R t t e t dt + R T p t 0 e t dt e t (.) e obtiene la eñal reultante que e decompone en do parte F c () = e t e t ( e t ) (.) F c () = e t ( e t ) e t ( e t ) (.3) aplicando la tranformada invera de Laplace para volver al dominio del tiempo, e obtiene la función Pulo Unitario de Heavide, que e decribe por: { 0 t < tr U(t t r ) = (.4) t > t r 65

8 Capítulo. Método de Modelado Aplicando... donde t r e el intante en que el pulo cambia a valor uno. Luego, la eñal modulada en ancho de pulo f c (t) e exprea como: f c (t) = U (t t ) U (t t ) (.5) Llevando a cabo operacione matemática análoga, la eñal modulada en ancho de pulo f n (t) e exprea como: f n (t) = U (t t ) + U (t t ) (.6) y la eñale que definen la eñal modulada e repreentan en la Fig..4. Figura.4: Señale PWM unitaria y funcione Pulo Unitario de Heaviide Para obtener un modelo matemático má genérico, la Ec..5 y.6 pueden er formulada uando álgebra de módulo: f n (t) = U (t t ) U (t t ) = U (t t ) U (t t ) (.7) f c (t) = U (t t ) U (t t ) = U (t t ) U (t t ) (.8) y debido a la naturaleza Booleana de la eñale, también pueden er formulada con ayuda de la función o-excluiva: f n (t) = U (t t ) U (t t ) (.9) f c (t) = U (t t ) U (t t ) (.0) La imulación de un itema dinámico con lazo de control requiere que e obtenga de un tren de pulo modulado. Eta ecuencia de pulo e puede exprear como la uma ordenada de pulo obtenido en ditinto intante de tiempo, lo que e puede obervar claramente en la Fig..5, donde u tk = U (t t k ). Una de la condicione para que la modulación ea válida e que la frecuencia de la portadora debe er mayor que la frecuencia de la eñal de referencia. Baándoe en eta condición e aumen la iguiente upoicione a efecto práctico: 66

9 .3 El modulador PWM para el ancho de pulo (t delta ) para el atrao del pulo ( t phi ) t t = t4 t 3 t 4 t 3 = t6 t 5 t 6 t 5 = t8 t 7 t = Tc t 3 T c t 3 = Tc t 5 T c t 5 = 3Tc t 7 Figura.5: Secuencia de Pulo Unitario de Heaviide Do eñale pulante, compueta de una uma en erie de funcione Pulo Unitario de Heaviide, e definen como: o bien por u impar (t) = u t u t3 + u t5 u t7 + u t(n+) u t(n+3)... u par (t) = u t u t4 + u t6 u t8 + u t(n+) u t(n+4)... u impar (t) = u par (t) = n= n= y la función modulada f c (t) queda definida por } n = 4,6,8,0... (.) ( ) n+ U (t t n ) (.) ( ) n+ U (t t n ) (.3) f c (t) = u par (t) u impar (t) (.4) con un período igual a la mitad del período de la eñale pulante u par y u impar. 67

10 Capítulo. Método de Modelado Aplicando Implementación Software del Modelo A partir de la deduccione matemática e crea un modelo no lineal de comportamiento por medio de MATLAB y SIMULINK [6]. Se ha ecogido trabajar con eta do herramienta por la iguiente razone: permiten de manera encilla manipulacione matemática de variable, matrice y funcione tienen biblioteca de funcione de lo propio programa y de toda la comunidad de uuario el módulo SIMULINK poee biblioteca de bloque a partir de la cuale e poible modelar itema mediante un editor gráfico e pueden crear biblioteca de bloque a partir de la decripción con bloque ya exitente diponen de vario algoritmo de olución de ecuacione diferenciale, tanto para itema continuo como para itema dicretizado getionan de forma encilla la creación de gráfico de la funcione en do y tre dimenione exite la poibilidad de compilar lo modelo en código ejecutable, a travé de un compilador C, para acelerar u imulación El primer objetivo e modelar un bloque de SIMULINK, que e denomina Generador Totalmente Controlado con alida complementaria (GTCc), que acepte la entrada de la Tabla. y permita obtener en u alida la funcione decrita por la Ec..7 y.8. Nombre Función o variable matemática Valor Ue u e-máximo (t) valor máximo que toma la eñal modulada valor mínimo (contante) que toma Uminimo U e-mínimo la eñal modulada período (contante) de la eñal T T p portadora ancho de pulo de la eñal Delta t delta modulada Phi t phi comienzo de la eñal triangular atrao del pulo repecto al (portadora) eñal digital para modelar la PS protección contra obrecorriente, preente en circuito de control PWM comerciale Tabla.: Entrada del GTCc Para modelar un itema como el decrito por la Ec..4 e comienza por un bloque generador de una eñal cuadrada de frecuencia contante y amplitud igual a uno, a la que denominaremo f 0, que modela la eñale pulante u par y u impar in ningún atrao temporal. A eta eñal e la hace paar a travé de do bloque Variable Tranport Delay (VTD). Lo bloque VTD tienen do 68

11 .3 El modulador PWM entrada: la primera entrada recibe la eñal que va a er atraada y la egunda entrada neceita el valor, en egundo, del atrao que e le aplicará a la eñal de la primera entrada. Para crear la eñal modulada, el primer VTD tiene por entrada la eñal f 0 y por atrao el valor t. De la Ec.. e abe que t = t phi. La eñal que e obtiene de ete primer bloque correponde con la u impar de la Fig..5. El egundo VTD tiene por entrada la eñal f 0 y por atrao el valor de t. De la Ec.. e abe que t = t delta +t = t delta +t phi. La eñal que e obtiene de ete egundo bloque correponde con la u par de la Fig..5. Eta do eñale on la entrada de una función O-excluiva, para obtener en la alida la función f c (t). El modelo reultante de SIMULINK para imular el primer pao del proceo de modulación e muetra en la Fig..6. Contante Suma z Unit Delay tphi Contante Atrao Variable Time Delay XOR tdelta Contante 3 Ancho de Pulo Suma Variable Time Delay Operador Lógico Scope La Contante determina el atrao de la eñal de alida. La Contante 3 determina el ancho de pulo. El Atrao Variable e el que genera el atrao de la eñal de alida. El Atrao Variable e el que genera el ancho de pulo de la eñal de alida. Figura.6: Modelo de SIMULINK del Generador Totalmente Controlable (in encapular) Ete modelo e encapula en un bloque al que e denomina Generador Totalmente Controlado (GTC), y e el primer componente de una biblioteca de bloque para imular convertidore conmutado de potencia. Aunque etá incompleto frente a toda la poibilidade que e implantan en apartado poteriore, ete modulador poee todo lo fundamento matemático y funcionale del modelo. Cabe eñalar que el comportamiento de GTC no erá correcto cuando la eñal de referencia tenga cambio bruco en la inmediacione del intante en que la referencia upere el valor de la moduladora, lo que e traduce en un erie de ocilacione caótica de la eñal modulada. Ete fenómeno, detectado a principio de lo año 70, hizo que lo circuito de control tuvieen la alida del comparador (modulador) aplicada a la entrada S (et) de un bietable R-S, de tal forma que únicamente el primer cambio activara la alida y ólo e deactivara cuando e hubiee cumplido el ciclo T p de conmutación. Un claro ejemplo de eta olución e encuentra en lo circuito integrado SG54 y derivado. 69

12 Capítulo. Método de Modelado Aplicando... Para que la alida del modulador correponda con la Ec..7 y.8 e neceario añadir lo bloque que completen la funcionalidad, lo cuale e muetran en la Fig..7, y que e analiza dede el equema de SIMULINK. Comenzando por la izquierda del modelo, e encuentran la entrada Delta y Phi, que ahora paan por do bloque de aturación. Eto bloque tiene por miión evitar que amba eñale excedan de lo valore correcto de funcionamiento, ya que amba deben cumplir: 0 < t delta < T p (.5) 0 < t phi < T p (.6) Eta eñale entran como variable de control de do VTD (aqui denominado Atrao Variable y ), lo cuale e encargan de atraar la eñal f 0 para obtener la eñale u impar y u par. Eta do eñale vuelven a paar a travé de otro do VTD (denominado Atrao Variable 3 y 4), cuya eñal de control e un 0,5 % del período T p. La eñale proveniente de lo atrao impare generan una eñal pulo de Dirac que activa la alida Q (deactiva la alida!q) del bietable RS y la eñale proveniente de lo atrao impare generan el pulo que deactiva la alida Q (activa la alida!q). El bietable RS neceita una eñal que le aporte flanco acendente, para permitir la evolución del mimo egun el etado de u entrada. Eta eñal proviene de otro generador de onda cuadrada, pero de frecuencia mil vece mayor que la de la portadora. En la alida del bietable e obtienen la funcione f c (t) y f n (t). Para finalmente obtener la modulada la alida del bietable paan por un conjunto de bloque que implantan la ecuacione Ec..7 y.8. Por último, la entrada PS (protección de obrecorriente) permite, de forma aíncrona, deactivar amba alida del modulador. Su objetivo e preentar la funcionalidad de protección por obrecorriente, o también la de permitir el apagado del modulador dede un itema de control externo. Cuando toma el valor uno, provoca la pueta a cero de la alida Q del bietable y la pueta a cero de la alida del modulador Enayo del Modelo del Modulador PWM Para comprobar que tanto el dearrollo matemático como la implantación funcional en el modelo de SIMULINK on correcta e llevan a cabo una erie de prueba cuyo reultado e muetran en el apartado 3. en la página 94 y poteriore. 70

13 7 Figura.7: Modelo completo de SIMULINK del Generador Totalmente Controlado con alida complementaria (GTCc) 3 Phi Delta Contante Saturation Saturation Suma z Atrao unidad Suma Atrao Variable Atrao Variable T05 0,5% del Periodo Suma Uminimo Uminimo Suma 3 Ete e el modelo del Generador Totalmente Encapulado con alida Complementaria lito para enmacarar en la libreria lib400.mdl Contante Atrao Variable 3 Atrao Variable 4 4 PS La variable necearia para la macara on: T = periodo de ocilacion del itema T05 = el cinco por mil del periodo de ocilacion del itema TM = 0.00 * T, muetreo del flip flop SAT = SAT = el 99,95% del periodo de ocilacion del itema z Atrao unidad XOR Operador Lógico XOR Operador Lógico Ue S R Suma 5 Q!Q S R Flip Flop Contante 3 Suma 4 Producto Producto Suma 6 Suma 7 Ug Uc.3 El modulador PWM

14 Capítulo. Método de Modelado Aplicando El Filtro de Salida del Convertidor Reductor De la obervación de la etapa de alida de lo convertidore de la Fig.. e aprecia que todo on circuito LCR + D, lo que contituye un filtro pao bajo detinado a uavizar lo pulo de tenión proveniente de la fuente de entrada y el interruptor controlado. E, por lo tanto, parte fundamental de la dinámica que preenta el convertidor. Para llevar a cabo el modelado e comenzará con el filtro de alida de una topología reductora, que e repreenta en la Fig..8 con lo elemento paráito má importante de u componente. Figura.8: Filtro de alida de un convertidor reductor con componente paráito Si bien el filtro de alida, ateniéndono al concepto cláico de filtro paivo, etá integrado por la inductancia, el condenador y la carga, e incluye en el mimo la preencia del diodo D. La preencia de ete diodo permite modelar la repueta del filtro del convertidor reductor cuando trabaja en modo dicontinuo, pue el GTCc no modela el comportamiento eléctrico del conjunto fuente de tenión de entrada, tranitor y diodo. El GTCc ólamente aporta la forma de la onda de tenión aplicada a la entrada del filtro. E habitual recurrir a modelo de la etapa de potencia y del filtro de alida cuya compoición acomoda componente no lineale (diodo, tranitor) y lineale (inductancia, condenador) o no en función de la decripción funcional del convertidor. Eto conlleva que, al crear el modelo matemático de análii y el de imulación, el comportamiento de lo componente no lineale e vea encapulado en el comportamiento de tenione y corriente de forma no lineal por lo elemento lineale. Ejemplo de eta clae de análii e encuentran en [5 53, 99]..4.. Análii Matemático Del circuito de la Fig..8 e obtiene u función de tranferencia lineal (ver dearrollo en B.. en la página 7) : F(S) = U () U e () = + C R C + R L + (L +C (R L R C + R L + R C )) + LC ( + R C ) (.7) Eta ecuación, debido a que la reitencia de pérdida de la inductancia preenta menor efecto que la reitencia equivalente erie del condenador, e uele aplicar con la forma implificada: 7

15 .4 El Filtro de Salida del Convertidor Reductor F(S) = U () U e () = + C R C + (L +CR C ) + LC ( + R C ) (.8) El modelo lineal del epacio de etado de ete circuito e (ver dearrollo en B.. en la página 73): [ dil (t) dt du C (t) dt ] = [ R C +R C R L +R L L(R C + ) L(R C + ) C(R C + ) C(R C + ) u S (t) = [ RC R C + R C + ] [ il (t) u C (t) ] [ i L (t) u C (t) ] ] + [ L 0 ] u E (t) (.9) (.30) La preencia del diodo en el filtro de alida hace que la caracterítica dinámica del mimo e vean afectada, evitando que la corriente por la inductancia L ea negativa cuando la tenión aplicada a la entrada del filtro e cero. Ete efecto e modelará en el iguiente apartado mediante integradore cuya alida etá limitada entre do valore: un mínimo y un máximo..4.. Implementación Software del Modelo Para modelar en SIMULINK el filtro de alida vamo a proceder a crear una erie de bloque, cada vez má complejo y precio, a lo que e denominan genericamente Filtro de Salida del Reductor (F*SR), que aceptan la entrada de la Tabla. y permiten obtener en u alida la variable de etado decrita por la Ec..9 y.30. Nombre Función o variable matemática Valor Ug u e (t) valor que toma la eñal modulada a la entrada del filtro L L valor de la inductancia del filtro valor de la reitencia de pérdida RL R L de la inductancia del filtro 0 i L (0) corriente inicial por la inductancia C C valor del condenador del filtro valor de la reitencia equivalente RC R C erie del condenador del filtro UC0 u C (0) tenión inicial en el condenador valor de la reitencia de alida del RS filtro Tabla.: Entrada de lo bloque FSR El primer bloque que e elabora e una decripción en variable de etado aplicando lo bloque lineale exitente en la biblioteca de SIMULINK, al que e denomina FSR. Ete modelo del itema 73

16 Capítulo. Método de Modelado Aplicando... Ug x = Ax+Bu y = Cx+Du State Space Demux Demux U 3 Uc Modelo del Filtro de Salida en Epacio de Etado con Condicione Iniciale Figura.9: Modelo de SIMULINK del Filtro de Salida del Reductor (in encapular) permite, fácil y rápidamente, obtener la función de tranferencia lineal del itema. El reultado e muetra en la Fig..9. El FSR no preenta ninguna de la caracteríitca no lineale del filtro real. Para obtener un itema de ete tipo e recurre a crear el modelo empleando elemento que modelan lo diferente coeficiente de la matrice de la Ec..9 y.30 e integradore. Lo integradore de la biblioteca de SIMULINK preentan la poibilidad de limitar u alida entre do valore máximo y mínimo. Eto hace factible que la corriente por la inductancia no ea nunca negativa, que e el efecto que provoca el diodo. También e poible etablecer que la tenión preente en el condenador de alida no upere valore máximo y mínimo. El modelo reultante, denominado Filtro No Lineal de Salida del Reductor (FNLSR) e muetra en la Fig..0. C Ug B Gain4 Gain8 C Integrador Gain9 D U Suma Gain0 Suma A Gain Ete e el modelo no lineal en el epacio de etado del Filtro de Salida del Convertidor Reductor A Gain A Gain A Gain3 B Integrador 3 Uc Gain6 Suma Figura.0: Modelo de SIMULINK del Filtro No Lineal de Salida del Reductor (in encapular) Para ete nuevo bloque aparecen do entrada má, que e muetran en la Tabla.3. Sirven 74

17 .4 El Filtro de Salida del Convertidor Reductor para etablecer lo límite máximo de lo integradore. La primera repreenta la corriente de aturación de la inductancia. Modela, de manera imple, el comportamiento no lineal que preenta una inductancia real cuando la corriente que circula por la mima provoca una aturación del flujo magnético. La egunda repreenta el valor de la tenión máxima del condenador. No modela ningún fenómeno fíico no lineal preente en un condenador, aunque puede ervir para modelar la protección por obretenión exitente en paralelo con la reitencia de carga, tal como un urge arretor. Nombre Función o variable matemática Valor MAX corriente máxima por la inductancia UCMAX tenión máxima en el condenador Tabla.3: Entrada adicionale para el bloque FNLSR Si bien con eto do bloque e factible obtener tanto diagrama de Bode, de repueta al primer armónico y tranitorio (arranque uave, cambio de carga), no lo on de forma imple, ya que la variación de cualequiera de lo parámetro requiere detener la imulación, guardar el etado de la variable, cambiar el valor de lo parámetro y continuar la imulación. Con objeto de remediar eta ituación e crea un nuevo modelo del filtro de alida, iguiendo un dearrollo análogo al anterior, pero dejando eta vez la variable como una entrada al bloque de SIMULINK, de tal forma que para cambiar la repueta del mimo ólo ea neceario etablecer la variación de la función que modele la reitencia de alida. De eta variación del filtro e han implantado do verione: la primera e el Filtro Variable de Salida del Reductor (FVSR), que e totalmente lineal, y la egunda e el Filtro Variable No Lineal de Salida del Reductor (FVNLSR), que preenta la mima no linealidade del FNLSR. El modelo de bloque del primero e muetra en la Fig.. y el egundo en la Fig Enayo de lo Modelo de lo FSR Para comprobar que tanto el dearrollo matemático como la implantación funcional en el modelo de SIMULINK de lo ditinto F*SR on correcta e llevan a cabo una erie de prueba cuyo reultado e muetran en el apartado 3. en la página 9 y poteriore. 75

18 76 Figura.: Modelo de SIMULINK del Filtro Variable de Salida del Reductor (in encapular) RS RC RC Ug L L C C Ug RC RC B B V K K K K K3 K3 V RS/(RC+RS) A A A3 RS/(RC+RS) A uma3 A A A uma UC uma4 Integrador Integrador UC UC C C uma Modelo del Filtro Variable de Salida del Convertidor Reductor para Encapular UC U 3 Uc Capítulo. Método de Modelado Aplicando...

19 .4 El Filtro de Salida del Convertidor Reductor RS RC RC Ug L L C C Ug Modelo del Filtro Variable No Lineal de Salida del Convertidor Reductor para Encapular U 3 Uc RC B B RC V K K K K K3 K3 V RS/(RC+RS) A A A3 uma3 RS/(RC+RS) A A A A uma UC uma4 Integrador Integrador UC UC C C uma UC Figura.: Modelo de SIMULINK del Filtro Variable No Lineal de Salida del Reductor (in encapular) 77

20 Capítulo. Método de Modelado Aplicando El Filtro de Salida del Convertidor Elevador Al igual que con el filtro de alida del reductor, de la obervación de la etapa de alida de lo convertidore de la Fig.., e aprecia que la dipoición topológica de L + D +CR contituye un filtro pao bajo detinado a uavizar lo pulo de corriente proveniente de la fuente de entrada, la inductancia L y el interruptor controlado. E, por lo tanto, parte fundamental de la dinámica que preenta el convertidor. Para llevar a cabo el modelado e comenzará con el filtro de alida de una topología elevadora, que e repreenta en la Fig..3 con lo elemento paráito má importante de u componente. Figura.3: Filtro de alida de un convertidor elevador con componente paráito En el cao del convertidor reductor lo elemento paivo conforman un filtro paivo de alida, cuya topología no cambia a lo largo de la ecuencia de conmutación. En el cao del convertidor elevador la topología e altera por la preencia de lo interruptore emiconductore, dando pao a un modelo no lineal, cuyo análii e aborda en B.7 en la página Análii Matemático Del circuito de la Fig..3 y del análii en B.7 en la página 86, e obtiene el modelo no lineal del epacio de etado, para el cual e definen f il (t) = { 0 il (t) 0 i L (t) > 0 (.3) f S (t) = { 0 Siinterruptor cerrado Si interruptor abierto (.3) Lo que permite exprear la matrice del epacio de etado para el convertidor elevador como: [ dil (t) dt du C (t) dt ] = + ( f i L (t) f S (t) ( f S (t) f il (t) [ fil (t) L ] u 0 E (t) ) R C L(R C + ) R L ) L C(R C + ) ( f S (t) f il (t) L(R C + ) C(R C + ) ) [ il (t) u C (t) ] + (.33) 78

21 .5 El Filtro de Salida del Convertidor Elevador [ u S (t) = ( ) f S (t) f il (t) RC R C + R C + ] [ i L (t) u C (t) ] (.34).5.. Implementación Software del Modelo Del mimo modo que e implanta el modelo en SIMULINK del filtro de alida del reductor, vamo a proceder a crear un bloque, eta vez centrándono en la capacidad de er variable y no lineal, al que denominamo Filtro Variable No Lineal de Salida del Elevador (FVNLSE), que acepta la entrada de la Tabla.4 y permite obtener en u alida la variable de etado decrita por la Ec..33 y.34. Nombre Función o variable matemática Valor Ug f S (t) valor que toma la eñal que modela el interruptor controlado L L valor de la inductancia del filtro valor de la reitencia de pérdida RL R L de la inductancia del filtro 0 i L (0) corriente inicial por la inductancia MAX - corriente máxima por la inductancia C C valor del condenador del filtro valor de la reitencia equivalente RC R C erie del condenador del filtro UC0 u C (0) tenión inicial en el condenador UCMAX - tenión máxima en el condenador valor de la reitencia de alida del RS filtro Tabla.4: Entrada del bloque FVNLSE En el cao del convertidor elevador, la corriente por la inductancia ólo puede venir acotada por do valore. El primero e el que preenta el componente magnético cuando e atura, lo que repreenta un máximo de corriente. El egundo e el valor cero, ya que la preencia del diodo en el filtro hace impoible la circulación de corriente dede el condenador a la fuente de entrada a travé de la inductancia. Lo integradore de la biblioteca de SIMULINK preentan la poibilidad de limitar u alida entre do valore máximo y mínimo. Eto hace factible modelar que la corriente por la inductancia no ea nunca negativa, que e el efecto que provoca el diodo. También e poible etablecer que la tenión preente en el condenador de alida no upere valore máximo y mínimo. Con ete bloque e factible obtener tanto diagrama de Bode, de repueta al primer armónico y tranitorio (arranque uave, cambio de carga) de forma imple. Eto e conigue dejando, tal como e ha hecho con el filtro de alida del reductor, la variable como una entrada al bloque de SIMULINK, de tal forma que para cambiar la repueta del mimo ólo ea neceario etablecer la 79

22 Capítulo. Método de Modelado Aplicando... variación de la función que modele la reitencia de alida. El modelo de bloque del FVNLSE e muetra en la Fig..4. Ug 3 RS RC RC Ue L L C C RC RC B KB V B K K K K V Ug RS/(RC+RS) A uma3 RS/(RC+RS) RS/(RC+RS) RS/(RC+RS) A A A A F uma UC uma4 C C UC Integrador 0 Cero UC Integrador F uma >= Relational Operator UC U Modelo del Filtro Variable No Lineal de Salida del Convertidor Elevador para Encapular 3 Uc Figura.4: Modelo de SIMULINK del Filtro Variable de Salida del Elevador (in encapular) El proceo de modelado de la topología elevadora e preenta como punto de partida de la linea futura de invetigación, que pueden dar lugar a la comprobación funcional del modelo y u aplicación en paralelizado. 80

23 .6 Lo Circuito Compenadore.6. Lo Circuito Compenadore Para completar el dearrollo del modelo e neceario crear bloque que permitan compenar la dinámica de la etapa de potencia (modelado por el conjunto de GTCc y F*SR). Con ete objetivo e han elaborado un conjunto de bloque que modelan divero circuito compenadore, obtenido de aplicacione exitente en la literatura técnica. No exite una nomenclatura epecífica para eto circuito, por lo que e ha adoptado un orden de menor a mayor número de componente que integran la red de compenación..6.. Circuito Compenador Tipo I La primera topología que e modela e repreenta en la Fig..5. Figura.5: Compenador Tipo I Su función de tranferencia lineal viene dada por: H() = U S() U M () = + R C (C +C )R + C C R R (.35) y u modelo en el epacio de etado lineal por: ] [ [ duc (t) dt du C (t) dt = R C R C R C R C u S (t) = [ ] [ uc (t) u C (t) 0 ][ u C (t) u C (t) ] [ + R C R C 0 0 ] + [ 0 ][ u e (t) u re f (t) ][ ue (t) u re f (t) ] ] (.36) (.37) Para modelar en SIMULINK el compenador e crean do bloque a lo que e denominan Compenador I (Comp) y Compenador No Lineal I (CompNL), que acepten la entrada de la Tabla.5 y permitan obtener en u alida la variable decrita por la Ec..36 y.37. 8

24 Capítulo. Método de Modelado Aplicando... Nombre Función o variable matemática Valor Um K u (t) valor que toma la muetra de la tenión de alida del convertidor a la entrada del circuito compenador Uref u re f (t) valor de la tenión de referencia valor de lo condenadore y C, C, R, R C,C,R,R reitore del circuito compenador UC0, UC0 u C (t), u C (t) tenión inicial en lo condenadore Tabla.5: Entrada comune de lo bloque Comp y CompNL El primer bloque (Comp) e una decripción en el epacio de variable de etado aplicando lo bloque lineale exitente en la biblioteca de SIMULINK. Ete modelo del itema permite, fácil y rápidamente, obtener la función de tranferencia lineal del itema y imular u comportamiento en zona de trabajo lineal. El bloque reultante e muetra en la Fig..6. Um Uref Mux x = Ax+Bu y = Cx+Du State Space Demux Demux Uctrl Uc 3 Uc Modelo del Epacio de Etado del Compenador Tipo del Convertidor Reductor Figura.6: Modelo de SIMULINK del Compenador Tipo I (in encapular) El Comp no preenta ninguna de la caracteríitca no lineale del compenador real. Para modelarla en el itema e recurre nuevamente a elemento que modelan lo diferente coeficiente de la matrice de la Ec..36 y.37 e integradore. Eto hace factible que la tenione en el condenador no uperen nunca lo valore máximo que acepta el circuito real. El modelo reultante, denominado Compenador No Lineal I (CompNL) e muetra en la Fig..7. Para ete bloque la do nueva entrada, que e muetran en la Tabla.6 permiten modelar lo valore que producen no linealidade debido a la limitacione fíica de lo circuito electrónico. Con ánimo de demotrar el correcto funcionamiento del modelo de SIMULINK e llevan a cabo enayo cuyo reultado e muetran en el apartado 3.3 en la página 6. 8

25 .6 Lo Circuito Compenadore D Um Uref B Gain4 B Gain5 Suma Integrador Gain C Gain8 Uc Suma Saturation Uctrl A Gain A Gain A Gain A Gain3 Suma Integrador 3 Uc Figura.7: Modelo de SIMULINK del Compenador No Lineal Tipo I (in encapular) Nombre Función o variable matemática Valor VDC EAmpMax, EAmpMin tenión de alimentación del circuito compenador tenión máxima y mínima que e puede obtener de la alida del amplificador de error del circuito compenador Tabla.6: Entrada adicionale para el bloque CompNL 83

26 Capítulo. Método de Modelado Aplicando Circuito Compenador Tipo II La egunda topología que e modela e repreenta en la Fig..8. Su función de tranferencia viene dada por: Figura.8: Compenador Tipo II H() = U S() U M () = U () U e () = C C R R 3 + (C R +C R 3 ) + C C R R + (C R +C R ) (.38) y u modelo en el epacio de etado por: [ duc (t) dt du C (t) dt ] = + [ ( ) R C + R C 0 R C 0 [ R C ( R C ) R C R C + R 4 C ] [ ] uc (t) u C (t) ] [ ue (t) u re f (t) ] (.39) u (t) = + [ R3 [ R ] [ u C (t) u C (t) R 3 R + R 3 R + R 3 R 4 ] [ u e (t) u re f (t) ] ] (.40) Para modelar en SIMULINK el compenador e crean do bloque a lo que e denominan Compenador II (Comp) y Compenador No Lineal II (CompNL), que acepten la entrada de la Tabla.7 y permitan obtener en u alida la variable decrita por la Ec..39 y.40. Nótee que la reitencia R 5 no influye en el modelo, pero u preencia uele er necearia para compenar la dinámica del amplificador de error y u valor uele venir recomendado por el fabricante a partir de una fórmula empírica. El primer bloque (Comp) e una decripción en el epacio de variable de etado aplicando lo bloque lineale exitente en la biblioteca de SIMULINK. Ete modelo del itema permite, fácil y rápidamente, obtener la función de 84

27 .6 Lo Circuito Compenadore Nombre Función o variable matemática Valor Um K u (t) valor que toma la muetra de la tenión de alida del convertidor a la entrada del circuito compenador Uref u re f (t) valor de la tenión de referencia valor de lo condenadore y C, C, R, R, R3, R4 C,C,R,R,R 3,R 4 reitore del circuito compenador UC0, UC0 u C (t), u C (t) tenión inicial en lo condenadore Tabla.7: Entrada comune de lo bloque Comp y CompNL tranferencia lineal del itema y imular u comportamiento en zona de trabajo lineal. El bloque reultante e imilar internamente al Comp y e muetra en la Fig..6 en la página 8. El Comp no preenta ninguna de la caracteríitca no lineale del compenador real. Para modelarla en el itema e recurre nuevamente a elemento que modelan lo diferente coeficiente de la matrice de la Ec..39 y.40 e integradore. Lo integradore de la biblioteca de SIMULINK preentan la poibilidad de limitar u alida entre do valore máximo y mínimo. Eto hace factible que la tenione en el condenador no uperen nunca lo valore máximo que acepta el circuito real. El modelo reultante, denominado Compenador No Lineal II (CompNL) e muetra en la Fig..9. Para ete nuevo bloque aparecen do entrada má, que e muetran en la Tabla.8. Sirven para etablecer lo límite máximo de lo integradore y de la aturación exitente a la alida. Eto valore permiten modelar lo valore que producen no linealidade debido a la limitacione fíica de lo circuito electrónico. Nombre Función o variable matemática Valor VDC EAmpMax, EAmpMin tenión de alimentación del circuito compenador tenión máxima y mínima que e puede obtener de la alida del amplificador de error del circuito compenador Tabla.8: Entrada adicionale para el bloque CompNL Con ánimo de demotrar el correcto funcionamiento del modelo de SIMULINK e llevan a cabo enayo cuyo reultado e muetran en el apartado en la página 8 85

28 Capítulo. Método de Modelado Aplicando... C B Gain8 Um Gain4 C Uref B Gain5 Suma Integrador Uc Gain9 D Gain0 Suma Saturation Uctrl A Gain D Gain A Gain A Gain A Gain3 B Gain6 B Gain7 Suma Integrador 3 Uc Figura.9: Modelo de SIMULINK del Compenador No Lineal Tipo II (in encapular) 86

29 .7 Paralelizado de Convertidore Reductore.7. Paralelizado de Convertidore Reductore.7.. El Filtro de Salida En el cao de tener do o má convertidore reductore trabajando en paralelo, el modelo del filtro de alida aumenta u complejidad. De la obervación del circuito de N convertidore en paralelo, e aprecia nuevamente que todo on circuito LCR + D. Sigue iendo, por lo tanto, parte fundamental de la dinámica que preenta el conjunto de convertidore. Figura.0: Filtro de alida de N convertidore reductore con componente paráito.7.. Análii Matemático De ete circuito e obtiene el modelo del epacio de etado (ver el dearrollo matemático en el apartado B.6 en la página 83), que viene decrito por la iguiente matrice: C = B = [ RCN R CN + L L LN R CN R CN + R CN R CN + ] R CN + (.4) (.4) 87

30 Capítulo. Método de Modelado Aplicando... A = R C N ( +R L )+R L L (R CN +) R C N L (R CN +). R C N L N(R CN +) C N(R CN +) R C N L (R CN +) R C N ( +R L )+R L L (R CN +) R C N L N(R CN +) C N(R CN +)... R C N L (R CN +)... R C N L (R CN +) R C N ( +R LN )+R LN... L N(R CN +) C N(R CN +) L (R CN +) L (R CN +) L N(R CN +) C N (R C + ) (.43) Nuevamente hay que detacar que la preencia de lo diodo en el filtro de alida de N convertidore hace que la caracterítica dinámica del mimo e vean afectada, evitando que la corriente por la inductancia L,...N ean negativa. E también factible etablecer que la tenión en el condenador equivalente C N ólo puede er poitiva o cero Implementación Software del Modelo En el imulador no e poible crear un bloque que e adapte dinámicamente al número de convertidore que deeamo imular. Por eta razón e modela, como ejemplo de la capacidad del modelo, en SIMULINK el filtro de alida de convertidore en paralelo. Se crean do bloque, empleando la mima técnica de modelado que para el filtro de alida de un único convertidor, a lo que e denominan genericamente Filtro de Salida de Do Reductore (FSR) y Filtro Variable de Salida de Do Reductore (FVSR), que aceptan la entrada de la Tabla.9 y permiten obtener en u alida la variable de etado u S (t), u C (t), I L (t) e I L (t). Nombre Función o variable matemática Valor Ug, Ug u e (t), u e (t) valore de la eñale de entrada al filtro L, L L, L valore de la inductancia valore de la reitencia de RL, RL R L, R L pérdida de la inductancia 0, i L (0), i L (0) corriente iniciale por la inductancia C C valor del condenador equivalente valor de la reitencia equivalente RC R C erie del condenador UC0 u C (0) tenión inicial en el condenador RS filtro. E una contante en FSR y valor de la reitencia de alida del una entrada en FVSR 88 Tabla.9: Entrada de lo bloque FSR y FVSR

31 .7 Paralelizado de Convertidore Reductore El primer bloque (FSR) e crea empleando elemento que modelan lo diferente coeficiente de la matrice de la Ec..43,.4 y.4 e integradore. Lo integradore de la biblioteca de SIMULINK preentan la poibilidad de limitar u alida entre do valore máximo y mínimo. Eto hace factible que la corriente por la inductancia no ean nunca negativa, que e el efecto que provocan lo diodo. El modelo reultante, denominado Filtro de Salida del Do Reductor (FSR), inheremente no lineal, e muetra en la Fig... Ug B B Suma Integrador [] Goto Suma Integrador [Uc] Goto Uc 4 Uc A A33 A A33 A A [] From A3 A3 [] From A3 A3 [Uc] From Uc A3 A3 [] From Ug B B [] Goto 3 Suma A A Integrador [] From 3 [] From 3 C C C C U A A [] From [Uc] From Uc 3 C3 C3 Suma3 A3 [Uc] A3 From Uc Ete e el modelo no lineal en el epacio de etado del Filtro de Salida de Do Convertidore Reductore en Paralelo Figura.: Modelo de SIMULINK del Filtro de Salida de Do Reductore (in encapular) Para ete nuevo bloque aparecen tre entrada má, que e muetran en la Tabla.0. Sirven para etablecer lo límite máximo de lo integradore. La do primera repreentan la corriente de aturación de la inductancia. Modelan, de manera imple, el comportamiento no lineal que preenta una inductancia real cuando la corriente que circula por la mima provoca una aturación del flujo magnético. La tercera repreenta el valor de la tenión máxima del condenador. Si bien con ete bloque e factible obtener tanto diagrama de Bode, de repueta al primer armónico y tranitorio (arranque uave, cambio de carga), no lo on de forma imple, ya que la 89

32 Capítulo. Método de Modelado Aplicando... Nombre Función o variable matemática Valor MAX, MAX corriente máxima por la inductancia UCMAX tenión máxima en el condenador Tabla.0: Entrada adicionale para el bloque FSR variación de cualequiera de lo parámetro requiere detener la imulación, guardar el etado de la variable, cambiar el valor de lo parámetro y continuar la imulación. Con objeto de remediar eta ituación e crea un nuevo modelo del filtro de alida de do reductore, iguiendo un dearrollo análogo al anterior, pero dejando eta vez la variable como una entrada al bloque de SIMULINK, de tal forma que para cambiar la repueta del mimo ólo ea neceario etablecer la variación de la función que modele la reitencia de alida. Para coneguir eto e crea un bloque al que e denomina Filtro Variable de Salida de Do Reductore (FVSR), que también e inherentemente no lineal y cuyo modelo e muetra en la Fig Enayo de lo Modelo FSR y FVSR Para comprobar que tanto el dearrollo matemático como la implantación funcional en el modelo de SIMULINK de lo ditinto F*SR on correcta e llevan a cabo una erie de prueba cuyo reultado e muetran en el apartado 3.7 en la página

33 .7 Paralelizado de Convertidore Reductore 3 RS RS. RC RC RC V RS+RC V V3 V4 [KV] Goto KV [KV] Goto KV [KV3] Goto KV3 L L [KV] From KV V7 [A3] Goto A3 L L [KV] From KV 3 V4 [A3] Goto A3 C C [KV] V5 [A3] Goto A3. [KV3] From KV3 RL RL [A] From A V8 V9 V0 [B] Goto B [A] Goto A [A] V Goto A.3 [KV3] From KV3 RL RL [A] From A V5 V6 V [B] Goto B [A] Goto A [A] V3 Goto A From KV [KV] From KV V6 [A33] Goto A33 Ug [B] From B P Suma Integrador [] Goto Ug [B] From B P5 Suma Integrador [] Goto 3 Suma 3 Integrador 3 [Uc] Goto Uc 4 Uc P [A] From A P6 [A] From A P0 [A33] From A33 P3 [] From [A] From A P7 [] From [A] From A P [] From [A3] From A3 P4 [Uc] From Uc [A3] From A3 P8 [Uc] From Uc [A3] From A3 P [] From [A3] From A3 [] From 3 [] From 3 S P9 [KV3] From KV3 3 U [Uc] From Uc 3 Suma 4 [KV] From KV 4 P3 Figura.: Modelo de SIMULINK del Filtro Variable de Salida de Do Reductore (in encapular) 9

34 Capítulo. Método de Modelado Aplicando La Biblioteca de Simulink Todo lo dearrollo de lo modelo y u implantacione oftware han dado lugar a una biblioteca de módulo, que e encuentra diponible en el CD adjunto de la tei. Su empleo requiere diponer de MATLAB verión 6 (ó uperior) y SIMULINK verión 4 (ó uperior) para poder imular lo modelo. Lo bloque que contiene e muetran en la Fig..3. Ue Delta Phi PS GTCc Ug Uc Ug FSR U Uc Uctrl Uc Uc Comp Um Uref Uctrl Uc Uc Comp Um Uref Ug FNLSR U Uc Ug Ug FSR U Uc Uctrl Um Uc Uc Uref CompNL Uctrl Um Uc Uc Uref CompNL Ug U RS Uc FVSR Ug RS FVNLSR U Uc Ug Ug RS FVSR U Uc Ue Ug RS FVNLSE U Uc Figura.3: Biblioteca SIMULINK de bloque 9