Tabla de contenido. 1. Introducción Objetivos Alcances del trabajo Estructura de la tesis... 3

Transcripción

1 Tabla de contenido 1. Introducción Objetivos Alcances del trabajo Estructura de la tesis Control predictivo en inversores: estado del arte Estrategias de control en inversores Estado del arte Control predictivo basado en modelos para inversores Técnicas de sintonización de control predictivo en inversores Discusión Control predictivo de estado nito para un ltro activo en paralelo Descripción de un ltro activo en paralelo FCS-MPC para el ltro activo Diseño de referencias para el controlador MPC Resultados por simulación del SAPF para FCS-MPC Diseño de control predictivo multi-objetivo MO-MPC para un ltro activo con un inversor de dos niveles MO-MPC para un ltro activo con un inversor de tres niveles Discusión Control predictivo modulado MPC modulado para un inversor de dos niveles MPC modulado para un inversor de tres niveles Resultados por simulación para M 2 PC Inversor de dos niveles Inversor de tres niveles Diseño propuesto de MPC modulado multi-objetivo Resultados por simulación para la propuesta M 2 PC multi-objetivo Filtro activo para un inversor de dos niveles Filtro activo para un inversor de tres niveles Discusión Resultados experimentales Bases de evaluación iv

2 5.2. Control predictivo modulado mono-objetivo Carga resistiva desbalanceada Carga no lineal balanceada Carga no lineal desbalanceada Carga no lineal (diodo) Control predictivo modulado multi-objetivo Carga resistiva desbalanceada Carga no lineal (diodo) Discusión Conclusiones Aportes de la tesis Trabajos futuros Publicaciones generadas Bibliografía Anexos Anexo A: Controladores clásicos en un ltro activo Controlador de corriente por histéresis Controlador lineal con modulación PWM Resultados de simulación de controladores clásicos Anexo B: Grácos de las simulaciones Anexo C: Modelo Takagi & Sugeno para las señales de los ponderadores Anexo D: Criterio de solución para la optimización multi-objetivo: ε constraint Anexo E: Respuesta para ponderadores escogidos de forma arbitraria Anexo F: MO-MPC con horizonte de predicción a N pasos para un SAPF con NPC ANEXO G: Conceptos básicos en conversores A. Distorsión armónica B. Frecuencia de conmutación C. Inversor multinivel v

3 Índice de guras 2.1. Formas de control para conversores Diagrama esquemático de un SAPF trifásico de dos niveles Circuito monofásico equivalente para el ltro activo en paralelo Diagrama de control MPC implementado en SAPF. Modicado de [53] Tiempos de operación para MPC en conversores Diagrama de bloques de MPC con diseño de referencias Carga no lineal: puente recticador de onda completa conectado a una carga R Evolución de las corrientes del sistema antes y después de conectar el SAPF Espectro armónico de la corriente de la red del ltro activo Potencia activa y reactiva de la fuente y dinámica del voltaje en el dc-link Tipos de carga no lineal Corrientes del ltro activo para la primera carga Corrientes del ltro activo para la segunda carga Frontera de Pareto y sus distintas soluciones [1] Frontera de Pareto del sistema SAPF en el instante k = Señal obtenida para λ 2 (k) Comparación entre λ real y λ estimado Corrientes del SAPF ante cambios de carga Potencia activa y reactiva para el SAPF ante cambios de carga Valores de λ 2 (k) para cambios de carga NPC conectado a una carga resistiva - inductiva [2] Estados de conmutación y vectores de voltaje de un inversor NPC [2] Dinámica de λ 2 (k) y λ 3 (k) para propuesta NPC Error de seguimiento de referencia para la corriente de compensación, para MO- MPC, FCS-MPC y control PI Diferencia de voltaje en los condensadores del inversor NPC Vectores válidos en αβ para el inversor de dos niveles [3] Esquema de control para M 2 PC en un inversor de dos niveles [3] Patrón de conmutación para los vectores óptimos [3] Compensación del retardo para M 2 PC Hexágonos del inversor de tres niveles Ejemplo de patrón simétrico para el hexágono pequeño en el sector I [4] Ejemplo de patrón simétrico para el hexágono mediano en el sector I [4] Esquema de control para M 2 PC en un inversor de tres niveles [5] vi

4 4.9. Inversor de voltaje conectado a una carga RL [3] Corrientes en αβ para FCS-MPC y M 2 PC en p.u Espectro armónico de la corriente utilizando FCS-MPC Espectro armónico de la corriente utilizando M 2 PC Corrientes de la carga en αβ para FCS-MPC y M 2 PC en p.u., ante un cambio de referencia de 1 p.u. a 0.6. p.u. en t = 0.12 s Voltajes fase neutro para FCS-MPC y M 2 PC en p.u., ante un cambio de referencia de 1 p.u. a 0.6. p.u. en t = 0.12 s Corrientes de la red para FCS-MPC y M 2 PC en el ltro activo Espectro armónico de la corriente de la fuente de SAPF utilizando FCS-MPC Espectro armónico de la corriente de la fuente de SAPF utilizando M 2 PC Corrientes en abc para FCS-MPC y M 2 PC en p.u Voltaje de condensador para FCS-MPC y M 2 PC en p.u Espectro armónico de la corriente utilizando FCS-MPC Espectro armónico de la corriente utilizando M 2 PC Corrientes de la carga en αβ para FCS-MPC y M 2 PC en p.u., ante un cambio de referencia de 1 p.u. a 0.6 p.u. en t = 0.1 s Voltajes fase-fase para FCS-MPC y M 2 PC en p.u., ante un cambio de referencia de 1 p.u. a 0.6 p.u. en t = 0.1 s Corrientes de la red para FCS-MPC y M 2 PC, en el ltro activo con inversor NPC Voltaje del dc-link para FCS-MPC y M 2 PC en p.u., en el SAPF con inversor NPC Espectro armónico de la corriente de la fuente de SAPF utilizando FCS-MPC Espectro armónico de la corriente de la fuente de SAPF utilizando M 2 PC Ejemplo de frontera de Pareto para M 2 PC Ejemplo condición de Pareto para M 2 PC Representación gráca de los objetivos de MPC Potencia reactiva en la red para el SAPF con MO-M 2 PC Potencia activa en la red para el SAPF con MO-M 2 PC Corriente suministrada por la fuente en el ltro activo para distintas condiciones de Pareto corrientes de la fuente para M 2 PC y MO-M 2 PC, respectivamente Potencia reactiva suministrada por la fuente para M 2 PC y MO-M 2 PC Diferencia de voltaje en los capacitores del dc-link para distintas condiciones de Pareto Corriente de la fuente para distintas condiciones de Pareto Sistema experimental del SAPF con un inversor de dos niveles Inversor de dos niveles utilizado en el sistema experimental Antes y después de conectar el SAPF ante una carga resistiva desbalanceada con M 2 PC Corriente en la carga con M 2 PC Corriente en la red con M 2 PC Corriente en el inversor con M 2 PC Corriente en la carga con M 2 PC Corriente en la red con M 2 PC Antes y después de conectar el SAPF ante una carga no lineal balanceada con M 2 PC vii

5 5.10. Corriente en la carga con M 2 PC Corriente en la red con M 2 PC Corriente en el inversor con M 2 PC Antes y después de conectar el SAPF ante una carga no lineal desbalanceada con M 2 PC Corriente en la carga con M 2 PC Corriente en la red con M 2 PC Corriente en el inversor con M 2 PC Antes y después de conectar el SAPF ante una carga no lineal (diodo) con M 2 PC Corriente en la carga con M 2 PC Corriente en la red con M 2 PC Corriente en el inversor con M 2 PC Corriente en la red para MO-M 2 PC con criterio cercano al origen Corriente de la red para MO-M 2 PC con criterio ε constraint Corriente en el ltro para MO-M 2 PC con criterio cercano al origen Corriente del ltro para MO-M 2 PC con criterio ε constraint Cumplimiento de criterio multi-objetivo para el error de la potencia reactiva para la carga resistiva desbalanceada Corriente en la red para MO-M 2 PC con criterio cercano al origen Corriente de la red para MO-M 2 PC con criterio ε constraint Corriente en el ltro para MO-M 2 PC con criterio cercano al origen Corriente del ltro para MO-M 2 PC con criterio ε constraint Cumplimiento de criterio multi-objetivo para la potencia reactiva Señal de corriente en la red. a) sin compensación del retardo. b) con compensación del retardo Control del dc-link Control de corriente por histéresis [6] Diagrama de control utilizado para generar la referencia de corriente de compensación de SAPF con un controlador HCC Lazos anidados de corriente y voltaje dc-link Diagrama de bloques PLL Lugar geométrico de la raíz para el control de votaje en el dc-link Espectro armónico de la corriente de la fuente (i sa ) para el control HCC Lugar geométrico de la raíz para el control de corriente Rendimiento del PLL Espectro armónico de la corriente de la fuente (i sa ) para el control PI Respuesta dinámica de la corriente de la fuente para el control HCC, PI y MPC, ante un cambio en R L en t = 0.1[s], para la fase b (i sb ) Simulación de SAPF para MO-MPC Simulación de SAPF para MPC con λ ARX Simulación de SAPF para MPC con λ promedio Conjuntos de identicación para λ 2 difuso Simulación de SAPF bajo propuesta de λ fuzzy Criterio basado en el método de restricción-ε Predicción de corriente de compensación para uno, dos, tres y cuatro pasos Ejemplo de generación de una onda sinusoidal con tercer armónico viii

6 Índice de tablas 2.1. Estados de conmutación para diferentes topologías de inversores, sin conexión a neutro Tabla resumen para los distintos enfoques de MPC en conversores Parámetros del ltro activo a utilizar Ejemplo de la selección de s(k + 1) para MO-MPC Resultados para MO-MPC THD en cada cambio carga Tiempo de estabilización para cada cambio de carga Estados de conmutación para NPC Resultados para NPC Voltajes fase-fase para la salida del inversor de dos niveles Parámetros para la simulación Resultados de THD y frecuencia de conmutación (f sw ) para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para un inversor de dos niveles conectado a una carga RL Resultados de RMSE de seguimiento de referencia y valor de la función de costo para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para un inversor de dos niveles conectado a una carga RL Resultados de THD y frecuencia de conmutación (f sw ) para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para SAPF con un inversor de dos niveles Resultados de RMSE de seguimiento de referencia y valor de la función de costo para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para SAPF con un inversor de dos niveles Resultados de THD y frecuencia de conmutación (f sw ) para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para un inversor de tres niveles conectado a una carga RL Resultados de RMSE de seguimiento de referencia y valor de la función de costo para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para un inversor de tres niveles conectado a una carga RL Resultados de THD y frecuencia de conmutación (f sw ) para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para SAPF con un inversor de tres niveles Resultados de RMSE de seguimiento de referencia y valor de la función de costo para FCS-MPC y M 2 PC bajo distintas frecuencias de muestreo para SAPF con un inversor de tres niveles ix

7 5.1. THD antes y después de conectar el SAPF para una carga resistiva desbalanceada con M 2 PC THD antes y después de conectar el SAPF ante una carga no lineal balanceada con M 2 PC THD antes y después de conectar el SAPF ante una carga no lineal desbalanceada con M 2 PC THD antes y después de conectar el SAPF ante una carga no lineal (diodo) con M 2 PC Resumen de resultados para el control predictivo modulado mono-objetivo THD antes y después de conectar el ltro activo con MO-M 2 PC THD antes y después de conectar el ltro activo con MO-M 2 PC Resumen de resultados para MO-M 2 PC Resumen de resultados de THD para MO-M 2 PC Resultados para pruebas del controlador HCC Valor de armónicos para la corriente de la fuente para el control HCC Resultados para el controlador PI con PWM Valor de armónicos para la corriente de la fuente para el control PI Resultados obtenidos para modelo de λ fuzzy Parámetros modelo de λ fuzzy Otros parámetros modelo de λ fuzzy Resultados obtenidos para λ arbitrario Indicadores para el error de predicción de voltaje de los capacitores de NPC Indicadores para el error de predicción de corriente de compensación Indicadores para la predicción del voltaje de la carga (V L ) Indicadores para la predicción de la referencia de corriente de compensación Indicadores para el error de corriente de compensación Diferencia de voltaje entre capacitores de NPC Resultados para NPC Límites de distorsión de voltaje según el estándar IEEE [7] x