Electrónica Industrial

Transcripción

1 Sistemas mecánico ACTUADORES Solenoides, relés, piezoeléctricos Motores de Motores paso a paso Servomotores Disposi@vos hidráulicos y neumá@cos. Interruptores Pulsadores Potenciómetros LDRs Fotocélulas Encoders SENSORES Galgas extensom Termopares Acelerómetros MEMs ACONDICIONADORES DE SEÑALES DE ENTRADA E INTERFACES C. discretos Amplificadores Filtros A/D VISUALIZADORES LEDs Displays LCD CRT TFT ACONDICIONADORES DE SEÑALES DE SALIDA E INTERFACES D/A Amplificadores PWM Transistores SISTEMAS DE CONTROL DIGITAL Combinacionales Secuenciales μp μc Memorias SoC Comunicaciones Soaware 12

2 Conceptos generales Una memoria es un capaz de almacenar información binaria durante y del cual se puede obtener información cuando se necesite para ser procesada. Esta formada por un conjunto de celdas binarias con la capacidad de almacenar un dato de muy diferentes tamaños (generalmente 8, 16, 32 y 64 bits). Bus de Direcciones A0 A1 A n- 1 2 n x b RAM Bus de Datos Dirección Decodificador de direcciones Memoria en modo Array Dato Señales de control CS R/W Read Write 13

3 Conceptos generales Bus de direcciones Decodific de direcciones Bus de datos Read/Write Bus de direcciones Decodific de direcciones Bus de datos Read/Write 14

4 Conceptos generales Desde el punto de vista funcional, los sistemas digitales requieren de muy de memoria y/o elementos de almacenamiento en cuanto a tamaño y velocidad de acceso, así por ejemplo en una computadora tenemos muy de memoria en función de su funcionalidad. REGISTROS CACHE DE INSTRUC. CACHE DE DATOS CACHE DE NIVEL 2 MEMORIA RAM/ROM DISCO DURO CD DVD Aumenta el tamaño Aumenta la velocidad de acceso y el coste por byte 15

5 Tipos de memoria Existen básicamente de memorias: RAM (Random Access Memory). Pierden la información almacenada cuando se les desconecta de la alimentación y se u@lizan para almacenamiento temporal de datos a corto plazo. ROM (Read Only Memory). Memoria que conserva el contenido aun cuando se desconecta. Memorias FLASH. Son memorias de lectura/escritura de alta densidad no volá@les. Se suelen u@lizar en lugar de las unidades de disco duro de baja capacidad. 16

6 Memorias RAM Tipos de memorias RAM. Resumen Memoria de Acceso Aleatorio (RAM) RAM (SRAM) RAM Dinámica (DRAM) RAM Asíncrona (ASRAM) RAM Síncrona a Ráfagas (SB SRAM) Fast Page Mode DRAM (FPM DRAM) Extended Data Out DRAM (FPM DRAM) Burst EDO DRAM (BEDO DRAM) DRAM Síncrona (SDRAM) 17

7 Memorias RAM Tipos de memorias RAM RAM (SRAM). flip- flops como elementos de almacenamiento, siendo capaces de mantener los datos mientras la memoria está alimentada y sin necesidad de un circuito de refresco. Son memorias volá@les ya que pierden la información si se les interrumpe la alimentación eléctrica. Son más caras, pero más rápidas y consumen menos que las DRAM (especialmente en reposo). Debido a su compleja estructura interna, son menos densas que las DRAM, y por lo tanto no se u@lizan cuando es necesario manejar una gran can@dad de datos. RAM Dinámicas (DRAM). Los datos se almacenan en condensadores, que requieren recargarse (refrescarse) periódicamente para mantener el dato. La celda de de memorias es muy sencilla, lo que permite construir en un chip matrices de memorias muy grandes y densas a un costo por bit más bajo que en las memorias está@cas. Se u@lizan cuando es necesaria una gran capacidad de datos, como por ejemplo en la memoria principal de los computadores personales y estaciones de trabajo. Se dis@nguen dos sub@pos: Asíncronas y Síncronas. 18

8 RAM (I) Selección fila 0 Celda y matriz básica Selección fila 1 Selección Selección fila 2 Selección fila n Entrada Salida Entrada / Salida de datos Bit 0 Bit 1 Bit 2 Bit 3 19

9 RAM (II) Tipos de SRAM SRAM Asíncrona. Independientes de la frecuencia del reloj. Están disponibles en tamaños desde 4Kb hasta 32Mb. Con reducido de acceso, son adecuadas para el uso en equipos de comunicaciones, como switches, routers, teléfonos IP, tarjetas DSLAM, y en electrónica de automoción. Solo necesitan tres señales de control: Chip Enable (CE), Write Enable (WE), y Output Enable (OE). SRAM Síncrona. Todas las operaciones son controladas por el reloj del sistema. Además de las señales de control Chip Enable (CE), Write Enable (WE), y Output Enable (OE) se hace necesaria la señal de reloj (CLK) Sus caracterís@cas dependen fuertemente de transistor que se u@lice en su construcción: Transistor Bipolar de Unión o BJT TTL o ECL). Muy rápidos, pero con un consumo muy alto. MOSFET CMOS). Consumo reducido, los más u@lizados actualmente. 20

10 RAM (III) Modos en que se encuentran las SRAM Como memorias de propósito general en forma de chip. Las SRAM asíncronas ofrecen transferencias de hasta 16Mbit por chip. Las SRAM síncronas se consiguen transferencias de hasta 18Mbit por chip. Se usan principalmente como caches y otras aplicaciones que requieran transferencias rápidas. Integradas dentro de un chip. Como memoria RAM o de cache en microcontroladores. Como cache primaria en microcontroladores, como por ejemplo la familia x86. Para almacenar los registros de microprocesadores. En FPGAs y CPLDs. 21

11 Ejemplo de SRAM Asíncrona (I) μpd43256b, 32K x 8 bits Bus de Direcciones A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 RAM 32K x = I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 Bus de Datos Señales de control CS R / W Chip Select Write Read OE Output Enable 22

12 Organización interna Ejemplo de SRAM Asíncrona (II) A 0 A 1 Bus de direcciones A 2 A 3 A 4 Decodif Filas Banco de Memoria 256 Filas x 128 Columnas x 8 Bits 256 Filas Banco de Memoria A 5 A Columnas A 7 Bus de Datos I/O 0 Control de datos de entrada 8 Bits I/O Decodificador Columnas Datos de Salida I/O 7 Bus de Control CS WE OE A 7 A 8 A 9 A 10 A 11 A 12 A 13 23

13 Ciclo de lectura Ejemplo de SRAM Asíncrona (III) t RC Dirección Dirección Válida t AQ CS (Chip Select) t EQ t GQ OE (Output Enable) Dato de salida Dato Válido 24

14 Ciclo de escritura Ejemplo de SRAM Asíncrona (IV) t WC Dirección Dirección Válida CS (Chip Select) WE (Write Enable) t s(a) t WD T h(d) Dato de entrada Dato Válido 25

15 RAM Dinámica (I) Ciclo de escritura en una DRAM Columna Columna Refresco Fila BAJO ALTO Refresco Fila BAJO ALTO D OUT R / W D IN BAJO ALTO ALTO D OUT R / W D IN BAJO BAJO BAJO Escritura de un 1 Escritura de un 1 26

16 RAM Dinámica (II) Ciclo de lectura y refresco en una DRAM Columna Columna Refres Fila R / W D IN BAJO ALTO D OUT ALTO ALTO ALTO Refres Fila D OUT ALTO ALTO R / W ALTO D IN ALTO ALTO Lectura de un 1 Refresco de un 1 27

17 RAM Dinámica (III) Organización básica de una DRAM de 1M x 1 bit Contador de refresco Controlador de refresco A 0 / A 10 A 1 / A 11 A 2 / A 12 A 3 / A 13 A 4 / A 14 A 5 / A 15 A 6 / A 16 A 7 / A 17 A 8 / A 18 A 9 / A 19 Latch Dir. Col. Selector de Datos Dec Filas Banco de Memoria 1024 Filas x 1024 Columnas Latch Dir. Filas Dec Col Buffers de entrada / salida D OUT D IN CAS RAS R / W E 28

18 RAM Dinámica (IV) del bus de direcciones Dirección Dirección de la fila Dirección de la columna RAS CAS La dirección de la fila se captura cuando la señal de RAS es 0 La dirección de la columna se captura cuando la señal de CAS es 0 29

19 RAM Dinámica (V) Ciclo de lectura con bus de direcciones t RC Dirección Dirección de la Fila Dirección de la Columna RAS CAS R / W D OUT Dato válido 30

20 RAM Dinámica (VI) Ciclo de escritura con bus de direcciones t WC Dirección Dirección de la Fila Dirección de la Columna RAS CAS R / W D IN Dato válido 31

21 RAM Dinámica (VII) Memorias RAM Dinámica Asíncrona Acrónimo Nombre Vigencia Tiempos de acceso Observaciones DRAM Dynamic RAM Son las primeras, se para almacenamiento masivo FPM- RAM Fast Page Mode RAM o 60 ns. Fueron muy populares. Se comenzaron a u@lizar en los 486 y los primeros Pen@um EDO- RAM BEDO- RAM Extended Data Output RAM Burst Extended Data Output RAM ns. Supone una mejora sobre su antecesora la FPM Supone una mejora sobre su antecesora la EDO. Compite con la SDRAM. 32

22 RAM Dinámica (VIII) Memorias RAM Dinámica Síncrona Acrónimo Nombre Vigencia Tiempos de acceso SDRAM DDR SDRAM DDR2 SDRAM DDR3 SDRAM DDR4 SDRAM Synchronous Dynamic RAM Observaciones A par@r del año 2000 sus@tuye a prác@camente todas las DRAM Double Data Rate SDRAM 7.5, 6 y 5 ns Se conoce también como DDR1 SDRAM. Double Data Rate 2 SDRAM Double Data Rate 3 SDRAM Double Data Rate 3 SDRAM 5, 3.75, 3 y 2.5 ns 2.5, 1.87, 1.5 y 1.25 ns Disponible a par@r de

23 RAM Dinámica (IX) Tipos de formatos DIP (Dual in Package, 14 o 16 pines). Años 80. SIPP (Single In- line Pin Package32 pines, 8 bits). DRAMs soldadas en un PCB No estaban estandarizadas. SIPP 32 Pines SIMM (Single In- line Memory Module, 32 y 72 pines). Placas de circuito impreso sobre las que se montan los integrados de memoria DRAM, FPM- RAM y EDO- RAM. Principios de los 80 hasta finales de los 90. Fueron estandarizadas por JEDEC. SIMM 32 Pines SIMM 72 Pines DIMM (Dual in- line Memory Module, 72, 100, 144 y 168 pines). U@lizan memorias síncronas (SDRAM, SDR SDRAM) DIMM 168 Pines DDR DIMM (DDR Dual in- line Memory Module, 184, 200, 204, 240 y 244 pines). U@lizan memorias síncronas (DDR SDRAM) DIMM 184 Pines 34

24 Memorias ROM (I) Tipos de memorias ROM. Memorias de Solo Lectura (ROM) ROM de máscara ROM programable (PROM) PROM borrable (EPROM) Borrable con ultravioletas (UV EPROM) Borrable eléctricamente (EEPROM) 35

25 Memorias ROM (II) Tipos de memorias ROM PROM (Programable Read Only Memory) Funcionamiento basado en el principio de fusibles No puede borrarse ni reprogramarse UV EPROM (UV Erasable- Programable Read Only Memory) Funcionamiento basado en el principio de fusibles Puede borrarse mediante luz ultravioleta Se reprograma eléctricamente EEPROM (Electrically Erasable- Programable Read Only Memory) Funcionamiento basado en el principio de fusibles Puede borrarse con impulsos eléctricos controlados Se reprograma eléctricamente 36

26 Memorias FLASH (I) Célula de memoria Flash Drenador Drenador Compuerta Compuerta Fuente Fuente Muchos electrones = un 0 almacenado Pocos electrones = un 1 almacenado 37

27 Memorias FLASH (II) Procesos de escritura de un 0 o un 1 en una célula flash V D V D +V PROG 0 V. Procesos de lectura de un 0 o un 1 en una célula flash V D V D +V READ +V READ I 0 V. 0 V. 38

28 Memorias FLASH (II) Procesos de escritura de un 0 o un 1 en una célula flash 0 V +V ERASE 39

29 Dr. Andrés Iborra Universidad Politécnica de Cartagena Campus Muralla del Mar, s/n Cartagena Tel Fax E- Lista de correo cloud- Www