Circuitos secuenciales

Transcripción

1 Circuitos secuenciales Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta MÉRIDA. 1

2 Características de los circuitos secuenciales Los circuitos secuenciales están constituidos a base de puertas lógicas, y a diferencia de los circuitos combinacionales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores aplicados en las entradas en el instante considerado, sino también de los que estuviesen presentes con anterioridad. Puede ocurrir, por tanto, que para iguales valores en las entradas se puedan obtener estados distintos en las salidas en momentos diferentes. Los circuitos secuenciales tienen la capacidad de recordar o memorizar los valores de las variables de entrada. El almacenamiento o memorización de la información presente en la entrada del circuito se realiza gracias a la existencia de unas variables denominadas de estado interno, cuyo valor se verá afectado por los cambios producidos en la combinación binaria aplicada a la entrada. Celda de memoria. 2

3 Elementos de almacenamiento Los elementos de este tipo se encargan de mantener de una manera estable la información manejada por el computador. Son conocidos como Biestables (Flip-Flops), Basculas (Flags). Tipos de Biestables: R-S, T, LATCH, D, J-K. Introducción. Un biestable es un circuito secuencial que posee básicamente dos estados, uno de los cuales corresponde con el almacenamiento del bit 0, y el otro con el almacenamiento del bit 1. E 0/1 Q Q Símbolo general 3

4 Un biestable es un circuito secuencial cuya salida coincide con su única variable interna. Activando adecuadamente las entradas, el biestable se carga con valor 0 ó 1. Un biestable es una memoria de un bit, y constituye una celda unidad de la memoria RAM de un computador. Existen dos tipos de biestables: Asíncronos: cuyo esquema coincide con el símbolo general representado anteriormente. Síncronos: representado por el siguiente símbolo: E Q Q Clock De todos los modelos de biestables el R-S es el único asíncrono. 4

5 Biestable R-S. El que aparece a continuación es el biestable R-S asíncrono, que constituye la base de todos los demás. S (SET) R (RESET) (Q T ) Q Q Q T+ T Especificaciones de funcionamiento: 1. Si S=1 y R=0 Q T+ T =1 2. Si S=0 y R=1 Q T+ T =0 3. Si Q T+ T = Q T S=0 y R=0 (Cto. Enclavado) S Biestable de inscripción prioritaria Q T R (Q T ) (Q T ) Q T Q Términos indiferencia Biestable de borrado prioritario 5

6 Biestables síncronos. (activados por nivel o por flancos) En los biestables activados por nivel, las entradas transmiten todos los cambios producidos a la salida mientras permanece la señal de reloj a nivel activo. Biestable D activado por nivel. Esta forma de funcionamiento puede ocasionar problemas cuando la frecuencia de conmutación, de las señales de entrada, alcanza niveles elevados. Acortar el tiempo de duración del nivel activo no es una solución, ya que deben ser lo suficientemente largo para permitir la conmutación de los circuitos. Además se debe garantizar el cambio de estado de los dispositivos más lentos que forman el sistema. 6

7 La solución que se adopta para adaptar los tiempos de conmutación de circuitos con diferente velocidad, es la siguiente: La propagación de los datos se genera en dos etapas: (1) flanco de subida, master; (2) flanco de bajada, Slave Biestable R-S activado por flancos. master slave R-S master-slave En este circuito cuando la señal de reloj pasa de nivel bajo a nivel alto, la información presente en los terminales R S, pasa a la entrada del primer biestable (master). Al pasar la señal de reloj a nivel bajo, la información almacenada en master pasa al Slave. Durante ese tiempo las entradas principales del circuito permanecen cerradas. 7

8 Otra solución es utilizar biestables tipo D activados por flanco. Este dispositivo es conocido como flip-flop D, para diferenciarlo del biestable tipo D activado por nivel, y que es conocido como latch D. (cerrojo) Este circuito está formado por dos biestables R-S asíncronos, que se han integrado en un chip (7474 TTL), es decir, Dual flip-flop D. Dual flip-flop D. (Edge-Triggered) 8

9 Por último, y para completar todos los modos de disparo, queda hablar del Biestable J-K activado por flanco de bajada. El circuito integrado 7473 contiene dos biestables tipo J-K (master-slave) disparado por flanco de bajada. Cada biestable posee dos entradas de datos (J-K) y una entrada de reloj independiente. También disponen de dos salidas cada uno, de tipo complementarias. Símbolo del Biestable T, a partir del J-K. Constitución interna de un bloque J-K. Los biestables J-K constituyen la base de Contadores y Divisores de frecuencia. 9

10 Contadores y Divisores de frecuencia Un contador es un circuito secuencial compuesto por biestables J-K, cuyas salidas representan en binario el número de impulsos que se aplican a la entrada. Dependiendo de la forma de operar, los contadores pueden ser de secuencia ascendente, secuencia descendente, o bien de ambas formas (up/down counters). salida 1 pulsos de entrada contador salida 2 n-salidas salida n Los divisores de frecuencia son circuitos que poseen una entrada por la que llega un tren de impulsos a una frecuencia determinada, disponiendo también de una única salida, por la que se obtiene una frecuencia n-veces inferior a la de entrada. pulsos de entrada Divisor de frecuencia OUTPUT salida Un flanco de bajada por cada n-flancos de entrada. 10

11 Análisis del circuito contador. Como he indicado en la introducción, los contadores son sistemas secuenciales que disponen de una sola entrada de impulsos y varias salidas que representan en binario el número de impulsos que han llegado a la entrada. + 5 Vcc Q0 Q1 Q2 Q J PR Q 15 9 J PR Q 11 4 J PR Q 15 9 J PR Q 11 Reloj 1 ½ ½ ½ ½ K CL Q K CL Q K CL Q K CL Q R + Vcc S Contador asíncrono binario de módulo 16 ascendente. Montado a partir de dos C.I También se puede montar con 2 C.I C.I

12 Contador binario descendente de módulo

13 Es importante también detenerse en el C.I. 7493, se trata de un contador asíncrono binario integrado. Está compuesto por cuatro biestables J-K disparados por flanco de bajada C.I Las entradas J-K están al aire, que es lo mismo que conectarlas a nivel alto. El primer biestable puede ser usado como divisor por dos, mientras que los tres restantes se pueden emplear como contador de módulo 8. Además de esto, si conectamos externamente Q 0 con C1, se convierte en un contador de módulo 16 (de 0 a 15). En este cronograma se muestra la respuesta de las cuatro salidas; Q0 a Q3. 13

14 Análisis de los divisores de frecuencia. Para iniciar el análisis de los divisores de frecuencia, se debe hacer observando el comportamiento de la báscula tipo T. J Q Q T K Q T Observamos que se produce una conmutación en el estado de salida por cada flanco de subida del pulso de reloj aplicado en su entrada T. Obtendremos un comportamiento idéntico con una báscula J-K síncrona. + Vcc J Q J=K + Vcc CLK CLK K CL Q Q 14

15 De esta forma podemos obtener una división de la frecuencia por 2, utilizando una sola báscula J-K síncrona. Si conectamos en cascada varias etapas, se conseguirá obtener una división de frecuencia por 2 elevado a n, siendo n el número total de etapas conectadas en cascada. + Vcc J Q J Q J Q J Q CLK K CL Q K CL Q K CL Q K CL Q Divisor de frecuencia por n = D 15

16 REGISTROS Los registros son bloques funcionales destinados a almacenar o registrar información binaria durante cierto tiempo. de almacenamiento por flanco por nivel Tipos de registros de Entrada serie / Salida serie de desplazamiento de Entrada paralelo / Salida serie de Entrada paralelo / Salida paralelo de Entrada serie / Salida paralelo 16

17 Un registro de desplazamiento es un circuito secuencial síncrono, que está constituido por una cadena de biestables conectados de tal manera que cuando se produce una transición síncrona (flanco de bajada de la señal de reloj), cada biestable cede su información al que le sigue en la cadena y toma información del que le precede. Normalmente los registros de desplazamiento están constituidos por una cadena de biestables D conectados en serie. REGISTRO registro de 8 bits Ejemplo: registro de desplazamiento Entrada serie / Salida serie. Entrada FIFO Salida Lectura no destructiva 17

18 Los registros de almacenamiento están formados por un conjunto de biestables aislados entre sí, con una señal de reloj común. Registro de almacenamiento Entrada paralelo / Salida paralelo. Q D Q C Q B Q A registro de cuatro bits D C B A 18

19 Registro de desplazamiento serie/serie de 4 bits. (representación constructiva) Constituyen las memorias tipo FIFO: el primer dato en entrar es el primero en salir. b1 b2 b3 b4 (señal de reloj común) La señal de reloj se corresponde con entradas directas en cada uno de los bloques, por ser activo el flanco de subida. 19

20 Proceso de carga de un registro de 4 bits. Datos de entrada: Estado Inicial carga lectura CLK b1 b2 b3 b4 E.I t 2t 3t 4t 1t 2t 3t 4t Salida serie: El primer bit que sale es el menos significativo Si la salida no se realimenta a la entrada se dice que la lectura es destructiva; se pierde la información en el registro. La utilización de registros es fundamental para adaptar circuitos que trabajan a distintas velocidades, como puede ser el puerto de salida de un computador y el puerto de entrada de una impresora. 20

21 Como ejemplo podemos hablar de la conexión entre una unidad de impresión y la memoria principal de un computador. Memoria principal bus memoria interna No se puede dar conexión directa entre estos dos dispositivos, ya que la memoria interna es infinitamente más rápida que la impresora. impresión Impresora Por tanto necesitamos una Unidad intermedia que adapte las dos velocidades. A dicha unidad se la conoce como BUFFER, y está formada por un registro de desplazamiento. Un BUFFER permite la conexión de dos dispositivos con distinta velocidad. Podemos, por tanto, cargar el buffer a una velocidad y leerlo a otra distinta. Memoria principal bus impresión memoria interna BUFFER Impresora 21

22 APLICACIONES Los registros de desplazamiento se pueden aplicar en el diseño de circuitos aritméticos. Por ejemplo, partiendo de un sumador total, diseñar un sumador binario natural. CLK C 1 B 0 A 0 S 0 C 0 primer sumando A Registro de desplazamiento E/S S/S A 0 C 1 Registro de desplazamiento E/S S/S B Registro de desplazamiento E/S S/S segundo sumando B 0 C 0 S 0 ACUMULADOR CLK Q CK D CLK CLK El reloj va sincronizado en todo el conjunto de circuitos. Desde el codificador de teclado sumador binario natural. 22

23 Es normal que en un computador se utilicen varios registros del mismo tipo con propósito general, en este sentido se suelen emplear agrupaciones que vienen a formar bancos o baterías de registros. Una batería de registros posee una única entrada de datos y una única salida de datos, lo que significa que necesita de una señal de selección de entrada y otra para la salida. Salida n Selección de registro para entrada de datos Selección de registro para salida de datos. n Entrada El mecanismo de selección consiste en introducir un valor de tipo entero que identifique al registro, se trata de proporcionar el número de orden en el grupo. 23

24 CONTROL DECODIFICADOR DE DIRECCIONES BUFFER DE SALIDA MEMORIAS Cuando en un circuito integrado (C.I.) se ensamblan varios registros de igual longitud, de modo que compartan un conjunto común de entradas, un conjunto común de salidas y una única línea de reloj, al circuito resultante se le viene a denominar memoria. Entrada de datos. n Registro 0 Direcciones Registro 1 n Registro 2 m Salida de Datos Registro 3 Control R/W Registro 2 n 1 Representación en registros de una memoria. 24

25 Para buscar la instrucción que debe ser ejecutada en cada momento, la Unidad de Control del procesador mantiene actualizado un registro de propósito especial o dedicado, es el Contador de Programa (PC). El contador de programa es un registro de operación que en cada momento contiene la dirección de la próxima instrucción a ejecutar. Cuando el procesador es inicializado la unidad de control coloca el contador de programa a cero. La dirección contenida en el Contador de Programa se coloca en el bus de direcciones; para ello, la unidad de control transfiere el contenido del PC al registro de dirección, (RD). B. Direcciones B. Datos B. Control Datos Dirección MEMORIA Lectura / escritura R / W 25

26 Tipos de MEMORIAS Memorias de acceso aleatorio. RAM La memoria de acceso aleatorio (en inglés: random-access memory), constituye la memoria principal del sistema, se utiliza como memoria de trabajo por parte del sistema operativo y otros programas. Hay dos tipos básicos de memoria RAM: RAM estática (SRAM) RAM dinámica (DRAM) Los dos tipos de memoria RAM se diferencian en la tecnología que utilizan para guardar los datos, la memoria RAM dinámica es la más común, por ser la tecnología mas barata. Memorias de solo lectura. ROM La memoria de solo lectura, conocida también como ROM (acrónimo en inglés de read-only memory), es un medio de almacenamiento utilizado en ordenadores y dispositivos electrónicos para operaciones de rutina, que permite solo la lectura de la información y no su escritura, independientemente de la presencia o no de una fuente de energía. ROM-BIOS 26

27 DECODIFICADOR Estructura 2D de una unidad de memoria SRAM. La memoria SRAM es más cara, pero más rápida y con un menor consumo (especialmente en reposo) que la memoria DRAM. MEMORIA D Q CLK Biestables tipo D. Biestable D, basado en semiconductor Líneas de Dirección Static Random Access Memory (SRAM), o Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores y construida a base de biestables tipo D, es capaz de mantener los datos mientras esté alimentada, sin necesidad de circuito de refresco. CONTROL R/W CS AL BUS DE DATOS 27

28 DECODIFICADOR DE FILA Estructura 2D de una unidad de memoria DRAM. MEMORIA RAS Líneas de Dirección multiplexadas DECODIFICADOR DE COLUMNA MOSFET de canal difundido CAS DRAM (Dynamic Random Access Memory) es un tipo de memoria dinámica de acceso aleatorio que se usa principalmente en los módulos de memoria RAM y en otros dispositivos de memoria del sistema. Se denomina dinámica, ya que para mantener almacenado un dato, se requiere revisar el mismo y recargarlo cada cierto tiempo, en un ciclo de refresco. Su principal ventaja es la posibilidad de construir memorias con una gran densidad de posiciones y que todavía funcionen a una velocidad alta. 28

29 Estructura de una celda de memoria DRAM. Existen muchos tipos de celdas DRAM, una de las mas empleadas es la formada por tres transistores MOS de bajo consumo de energía, que funcionan como verdaderos interruptores. Dato de entrada Selección de lectura capacidad Selección de escritura Dato de salida En este tipo de memorias el bus de direcciones se encuentra normalmente multiplexado. 29

30 Funcionamiento de una unidad de memoria DRAM. Do Internamente, existen dos decodificadores, uno para las filas y otro para las columnas. Ambos comparten las mismas líneas de direcciones del chip. En primer lugar, por ellas debe darse, junto con la señal RAS (activa a nivel bajo) selección de fila, el número de la fila a la que se desea acceder. Tras un corto intervalo de tiempo, entre 20 y 100ns, se debe proporcionar, por las mismas líneas y junto a la señal CAS (activa a nivel bajo) el número de columna a la que se desea acceder. Ambas coordenadas (fila-columna), seleccionarán una de entre las múltiples celdas de memoria: al mismo tiempo la señal WE (activa a nivel bajo) indicará si se trata de una Escritura o de un Lectura sobre dicha celda; para lo cual, se dispone de una electrónica adicional en las líneas de datos para determinar si el dato presente es de entrada (Di), o por el contrario es de salida (Do). 30

31 MEMORIAS PERMANENTES (ROM) Cuando la información contenida en una unidad de memoria no se puede modificar durante una operación de acceso a memoria, se dice que dicha información es permanente, siendo la memoria de solo lectura (ROM). CS 0-2 p entradas de dirección entrada de datos (solo una vez en fábrica) n m (MSI) m x 2 n celdas m Salida de datos estructura lógica de una ROM la capacidad de la unidad de memoria será igual al número total de direcciones (2 n ) x el ancho del bus de datos (m). A cada palabra de memoria contenida en la estructura lógica le corresponde una dirección única, estando formada dicha dirección por una combinación específica de n entradas de dirección. La escritura sobre una ROM se hace de diferentes formas dependiendo de la tecnología empleada en la fabricación de los diferentes chips. Normalmente son grabadas en fábrica, de acuerdo a la información que quiere el usuario que contenga, siendo ya inalterable una vez escrita. 31

32 Estructura interna de las MEMORIAS PERMANENTES (ROM) Representación de una ROM de 32bits También existen ROM programables por el usuario (mediante un Programador), conocidas como PROM. Incluso disponemos de memorias ROM que pueden borrarse una vez programadas, y volver a escribirlas, son conocidas como EPROM. La ROM tiene un amplio campo de aplicaciones en el diseño de sistemas digitales, utilizándose para almacenar programas fijos que no necesitan ser alterados, como las rutinas de inicio de un computador. 32

33 EPROM Si bien las PROMs significaron un avance, el hecho de no tener "vuelta atrás" aún significaba una restricción para el uso intensivo de PROMs en el almacenamiento de programas. De esa necesidad no del todo satisfecha surgió la tecnología de las EPROM (Erasable PROM). Una EPROM es una ROM que puede ser borrada, tal como se ha comentado en la diapositiva anterior. El mecanismo de borrado es totalmente distinto al de grabación e implica un proceso de exposición del circuito a luz ultravioleta por varios minutos. La gran ventaja es que se pueden reutilizar estas memorias muchas veces más, borrando su contenido y grabando uno nuevo. Para ello las EPROM disponen de una ventana transparente en el encapsulado cerámico o plástico del circuito integrado. 33

34 ACTIVIDAD EN EL AULA. Análisis de una memoria comercial tipo MCM514256A de Motorola. Observando el patillaje del chip de memoria de la figura, deducir: La capacidad de palabras que almacena. El tamaño de la palabra que almacena. El número total de bits que almacena. El tipo de memoria integrada. Por último, buscar en el catálogo de memorias del fabricante sus características eléctricas (alimentación, consumo), la tecnología empleada y el tiempo de acceso máximo. 34

35 las EEPROM (Electrical EPROM), básicamente es una EPROM cuyo proceso de borrado ahora se hace eléctricamente y puede efectuarse sin retirar el circuito integrado del sistema. Permiten ser reprogramadas una 1000 veces. Posee otra diferencia importante con la EPROM: una EEPROM normalmente tiene la capacidad de borrar cada bit en forma individual (también hay implementaciones que borran una palabra completa en cada operación de borrado). Típicamente se utilizan para almacenar los datos de configuración de un sistema. Tienen una capacidad del orden de 128kbits. Es frecuente que estén organizadas en palabras de un solo bit. Flash EEPROM / Flash EPROM / Flash Memory. Este tipo de memoria es una variante de las EEPROM que se desarrolló con el objetivo de mejorar el tiempo de borrado y poder habilitar su uso para aplicaciones de almacenamiento masivo. Si bien el nombre está asociado al concepto de velocidad, se adoptó por la similitud que existe entre el proceso de borrado y el destello de un flash. Su aplicación más difundida es la de almacenamiento masivo (reemplazando en muchos casos al disco duro), ya que su tiempo de acceso es menor que el de los HDD. Las capacidades de los chips llegan en la actualidad al orden de los 256Gbits, con tiempos de acceso en torno a 13ms. 35

36 Memoria FLASH La memoria flash (derivada de la memoria EEPROM) permite la lectura y escritura de múltiples posiciones de memoria en la misma operación. Gracias a ello, la tecnología flash, siempre mediante impulsos eléctricos, permite velocidades de funcionamiento muy superiores frente a la tecnología EEPROM primigenia, que sólo permitía actuar sobre una única celda de memoria en cada operación de programación. Se trata de la tecnología empleada en los dispositivos USB. Cableado y estructura en silicio de la memoria flash NAND. Su velocidad de acceso es de entre 50 y 100ns, mientras que su velocidad de borrado es de 2ms. 36

37 Tipos de MEMORIAS RAM comerciales. En un sistema microprogramable, la CPU puede controlar los dispositivos de memoria de forma directa o a través de una unidad de I/O. Basándonos en esta última, las memorias integradas se pueden clasificar en: SRAM Burst. Tiempos de acceso entre 8 y 12ns. RAMs estáticas (SRAM) SRAM Pipeline. Tiempos de acceso entre 4,5 y 8ns. DRAM standard. FPM RAM. RAMs dinámicas (DRAM) EDO RAM. BEDO RAM. SDRAM. 37

38 RAM estáticas o SRAM. Las celdas de almacenamiento de un bit están formadas por flip-flop tipo D. Son más rápidas y consumen menos energía que las DRAM. RAM dinámicas o DRAM. Las celdillas de almacenamiento están formadas por pequeños condensadores asociados al terminal de drenador de un transistor MOS. Estas memorias necesitan ser refrescadas cada 2ms. La DRAM ofrece la ventaja de su mayor número de bits por chip a un menor coste. Tipos de RAMs estáticas (SRAM). SRAM Burst (ráfaga); su nombre le viene de la propiedad que le permite trabajar a muy alta velocidad, solapando los accesos a memoria. Este modo de trabajo solo es válido para bloques de memoria consecutivos. Genera de forma automática la siguiente dirección de trabajo sin tener que esperar a que el micro se la envíe. SRAM Pipeline (tubería); se trata de una mejora sobre el diseño anterior para los accesos a bloques de memoria no consecutivos. Poseen un buffer especial que permite a la memoria obtener una nueva dirección antes de terminar el acceso anterior. 38

39 control selector de fila Estructura lógica de una SRAM 2112 comercial (1kb) A 0 A 4 n 5 2 n matriz de memoria 256x4 256 palabras de 4 bits. Capacidad de 1024 bits. CS R/W m Data Imput 4 Data output selector de columna n 3 Tiempo de acceso: 350ns A 5 A 7 E/S 1 - E/S 4 39

40 ACTIVIDAD EN EL AULA. Análisis de la memoria comercial Observando el patillaje del chip de memoria de la figura, deducir: La capacidad de palabras que almacena. El tamaño de la palabra que almacena. El número total de bits que almacena. El tipo de memoria integrada. Por último, buscar en el catálogo de memorias del fabricante sus características eléctricas (alimentación, consumo), la tecnología empleada y el tiempo de acceso máximo. 40

41 Tipos de MEMORIAS DRAM comerciales. Memorias FPM RAM (Fast Page Mode RAM): Esta memoria está diseñada para trabajar en modo paginado, es decir, para accesos a bloques de memoria consecutivos. Su estructura solo difiere de las DRAM stándard en que el codificador de filas mantiene validada la última la última dirección sobre la que se trabajó. Incluye tecnología ECC, código de detección de errores. Memorias EDO RAM (Extended Data Out RAM): Disponen de un buffer especial en su salida, de modo que les permite estar finalizando la lectura de un dato de la matriz y simultáneamente estar decodificando la dirección del siguiente dato a leer. No pueden trabajar a velocidades de bus mayores a 66MHz. Memorias BEDO RAM (Burst EDO RAM): Se trata de una variante sobre las EDO RAM, mejorando los tiempos de respuesta en accesos a direcciones de memoria consecutivas gracias a la inclusión de un contador de direcciones. 41

42 Memorias SDRAM (Synchronous DRAM): Con tiempos de acceso de 10ns, su estructura consta de dos o más matrices, cuyo funcionamiento se organiza de forma que, mientras se está realizando el acceso a una matriz, otra está preparando el siguiente acceso de modo sincronizado. Son memorias muy rápidas y de bajo consumo. Soportan velocidades de bus de 100MHz, consiguiendo tiempos de acceso por debajo de los 10ns. Se presentan en módulos DIMM de 168 contactos. En la actualidad se dispone de módulos con diferentes referentes de calidad como es el PC-100 y el PC

43 Estándares de Módulos de memoria RAM. Módulos SIMM (Single In Line Memory): en este tipo de módulos los chips van colocados sobre una sola cara de la tarjeta. Velocidad de trabajo entre 25 y 33MHz. Módulos SIMM de 30 contactos: con una capacidad por módulo de 256KB a 16MB. Módulos SIMM de 72 contactos (sucesor de los anteriores): construidos con una capacidad por módulo de 1MB, 2MB, 4MB, 8MB, 16MB y 32MB. Módulos DIMM (Dual In Line Memory): en estos módulos los chips van colocados en ambas caras de la tarjeta. Son módulos de 168 contactos y poseen capacidades de 4MB, 8MB, 16MB, 32MB, 64MB, 128MB y 256MB. 43

44 Módulo SIMM de 30 contactos que implementaban las placas basadas en el Intel para 64bits (a 3,3V.) para 8 y 16bits (a 5V.) Módulos SIMM de memoria RAM de 30 y 72 contactos. La aparición del Intel trae también el paso al nuevo formato de 108mm (4,25 pulgadas) y 72 pines. Esto era debido a que en un 386/486 era necesario instalar 4 SIMMs de 30 pines para completar una bancada de memoria. Dicha bancada podía sustituirse por un sólo DIMM de 72 pines (dos en los equipos Pentium) lo que permitió conservar el factor de forma Baby AT en las placas madre pese a cuadruplicarse la capacidad de memoria. Se fabricaban con memoria EDO/FPM/ECC y capacidades de 1 MB, 2 MB, 4 MB, 8 MB, 16 MB, 32 MB, 64 MB y 128 MB. 44

45 Análisis de módulos de memoria DIMM comerciales. Módulos DIMM de 168 pines: Con este número de contactos encontramos las memorias RDRAM (Direct Rambus DRAM), desarrolladas por Intel y la empresa Rambus. Presentan un ancho de palabra de 64 bits, con tiempos de acceso de 2ns y una velocidad de 400 MHz, permitiendo tasas de transferencias de 1,6GB/s. Al trabajar en flancos positivos y negativos, se puede decir que puede alcanzar unos 800 MHz virtuales o equivalentes; esta característica le confiere un amplio ancho de banda. Por ello, a pesar de diseñarse como alternativa a la SDRAM, se convirtió en competidora de las DDR. Las memorias DDR, diseñadas en primer lugar para trabajar con procesadores AMD, fueron rápidamente adoptadas por INTEL, convirtiéndose, de esta manera, en un estándar. Siendo en la actualidad la tecnología mas extendida. Con DDR SDRAM, se pueden obtener velocidades de trabajo de 233MHz, 266MHz, 400MHz y 800MHz, con unas tasas de transferencias que pueden llegar a los 4GB/s. 45

46 Resumen de especificaciones de los módulos DIMM. DIMM de 168 contactos, SDR SDRAM (tipos: PC66, PC100, PC133...). DIMM de 184 contactos, DDR SDRAM (tipos: PC1600 (DDR-200), PC2100 (DDR-266), PC2400 (DDR-300), PC2700 (DDR-333), PC3000 (DDR-366), PC3200 (DDR-400), PC3500 (DDR-433), PC3700 (DDR-466), PC4000 (DDR-500), PC4300 (DDR-533), PC4800 (DDR-600); hasta 1GB por módulo). DIMM de 240 contactos, DDR2 SDRAM (tipos: PC (DDR2-400), PC (DDR2-466), PC (DDR2-533), PC (DDR2-600), PC (DDR2-667), PC (DDR2-800), PC (DDR2-1000), PC (DDR2-1066), PC (DDR2-1150) y PC (DDR2-1200); hasta 4 GB por módulo). DIMM de 240 contactos, DDR3 SDRAM (tipos: PC (DDR3-800), PC (DDR3-1066), PC (DDR3-1333), PC (DDR3-1666), PC (DDR3-1800), PC (DDR3-2000); hasta 8 GB por módulo). DIMM de 288 contactos, DDR4. Estándares de la especificación DDR4: 46

47 Tipos de MÓDULOS de memoria RAM comerciales. DDR4 47

48 Incompatibilidad entre los diferentes módulos de memoria DIMM. 48

49 Resumen de algunas especificaciones. (ANEXO I) 49

50 Tiempo de acceso a MEMORIA. El tiempo de acceso se mide desde el momento en que módulo de memoria recibe una solicitud de datos hasta el instante en que esos datos están disponibles. Los chips empleados en la construcción de módulos de memoria suelen tener tiempos de acceso que oscilan entre 80ns y 20ns. 70ns 125ns procesador 50

51 selector Y (decodificador) (A 0 A 1 ) bits menos significativos Organización 2 ½ D de una unidad de memoria SRAM. En la organización 2D todos los bits de una palabra dada están en el mismo circuito integrado, sin embargo en una organización 2 ½ D están localizados en más de un circuito integrado. Por ejemplo, una palabra de 16 bits se podría almacenar en 4 circuitos integrados con 4 bits cada uno. El caso más extremo de esta organización, y también el más común, es cuando cada bit de una palabra se encuentra en un circuito integrado distinto. La organización 2 ½ D emplea un decodificador por coincidencia, que consiste en dos decodificadores con n/2 entradas y 2 n/2 salidas: Dirección (A 2 A 3 ) bits mas significativos n/2 selector X (decodificador) n/2 2 n/2 matriz de celdas (2 n x m) Esta configuración con dos decodificadores requiere menos puertas lógicas con menor número de entradas por puerta. CS R/W control m Data Imput m Data output 51

52 selector Y (decodificador) Para implementar una memoria RAM de 2 n palabras de m bits con selección por coincidencia, se repite m veces el plano de 2 n palabras x 1bit. A 2 A 3 selector X (decodificador) A 2 A 3 celdas de memoria (4 x 4) celdas de memoria (4 x 4) A 1 A 0 Y X A 1 RAM 16x1 / 4x4 A 0 Memoria RAM de 16 x 2 con selección por coincidencia (16 registros de 2 bits). 52

53 Diseño de bloques de memoria. 1 er bit 2º bit k bit RAM 1 RAM 2 RAM K 2 n x m 4 x 4 2 n x m 4 x 4 2 n x m 4 x 4 Composición de una memoria RAM de 2 n x km bits con kram s de 2 n x m bits. 53

54 El número total de posiciones (palabras) es de 8k, es decir, su capacidad total será de bytes. 54

55 Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta MÉRIDA. 55