FFT de 8 Puntos IEEE754 Sintetizado en FPGA

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamaño: px
Comenzar la demostración a partir de la página:

Download "FFT de 8 Puntos IEEE754 Sintetizado en FPGA"

Transcripción

1 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < 1 FFT de 8 Puntos IEEE754 Sintetizado en FPGA Julián F. Acosta Orozco, Mario Vera-Lizcano, Jaime Velasco Medina Abstract Este artículo presenta la síntesis, a partir de descripciones en VHDL, de dos arquitecturas para calcular la Trasformada Rápida de Fourier (FFT) de 8 puntos. Los puntos son datos de tipo complejo representados en formato IEEE 754. Los diseños han sido sintetizados con herramientas EDA sobre dispositivos Apex20k y Cyclone II. Lo cual ha permitido el desarrollo de dos módulos IP de FFT, uno optimizado en área y otro optimizado en velocidad. Index Terms Discrete Fourier transforms, Digital signal processors, Digital circuits, Field programmable gate arrays, Floating point arithmetic. A I. ITRODUCCIO CTUALMETE el diseño de sistemas electrónicos digitales puede ser abordado con la metodología de Design Reuse, la cual se basa en la estrategia de diseño a partir de bloques de propiedad intelectual (IP). Esta metodología permite que el diseñador trabajar en el nivel de sistemas usando IPs, abstrayéndose de la complejidad de muchas funciones [1]. Sí los IPs no son disponibles (por terceros) o son costosos, el diseñador debe realizarlos. Para diseñar sistemas de procesamiento digital de señales (DSP) existen varias alternativas, la selección de estas depende de las características que se busquen para el sistema. Existen soluciones a problemas DSP, que van desde una aplicación en software orientada bien sea para un procesador general, o para un procesador DSPs, hasta soluciones de sistemas digitales hardware orientados para FPGAs o ASICs. En el caso de soluciones hardware, las implementaciones de algoritmos DSP se realizan de forma dedicada. En el caso particular de FPGAs modernas que poseen arquitecturas orientadas para el diseño de sistemas DSP (contienen funciones embebidas de multiplicadores y memoria) [2], estos dispositivos permiten un alto throughput en el procesamiento de datos y/o implementación optimizada de algoritmos. Un campo moderno en el que los sistemas digitales y más propiamente el diseño digital orientado a FPGAs aporta soluciones reales y óptimas, es la implementación de sistemas DSP en hardware, ejemplos de estas aplicaciones son: Sistemas inalámbricos, redes de computación, Los autores pertenecen al Grupo de Bioanoelectrónica de la Escuela de Ingeniería Eléctrica y Electrónica (EIEE) de la Universidad del Valle. (Correspondencia A.A , Cali, Colombia; telecomunicaciones, video, productos de consumo [3] y aplicaciones de tiempo real de muy alto flujo de datos [4]. II. DIEZMADO E EL TIEMPO PARA FFT BASE 2 La FFT realiza el cálculo eficiente de la DFT. Este algoritmo calcula X(k) a partir de la secuencia x(n) [5], la expresión: 1 X (1) = ( k) x( n) n= 0 j 2π / W = e Y las propiedades del factor de giro W W k + / 2 k + k nk W (2) W son: k = W > Simetria (3) = W > Periodicidad A. Método del Doblamiento Sucesivo Este método se basa en la estrategia divide y vencerás. La factorización de la transformada FFT, permite reducción del tiempo de cálculo. Una forma para calcular la DFT de puntos, es dividirla en DFTs de menor tamaño, a partir de las cuales se calcula la DFT total. Al representar por la factorización = r1 r2 r3 rv, donde los rj son primos, el método del doblamiento sucesivo es bastante eficiente, el valor de r se denomina base del algoritmo. Si r r1 = r2 = r3 =... = rv, tal que = r v, se tiene un caso particular donde las DFTs pequeñas son de tamaño r, lo cual permite un patrón regular para el cálculo. B. Algoritmo de diezmado en el tiempo Base 2 Al particionar la transformada de puntos en dos transformadas de /2 puntos y estas a su vez en transformadas de /4 puntos y así sucesivamente, hasta obtener transformadas de dos puntos, el algoritmo resultante para el cálculo de la FFT se llama diezmado en el tiempo Base 2. Al realizar el diezmado para =2 v un total de v=log 2 veces, se reducen las multiplicaciones realizadas por el método normal de la DFT de 2, a (/2)*log 2 y las sumas de *(-1) a *log 2. La tabla I indica la eficiencia del algoritmo.

2 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < TABLA I EFICIECIA DEL DIEZMADO E TIEMPO BASE Multiplicaciones (/2) log Eficiencia C. Estructura de la FFT base 2 de 8 puntos La figura 1 muestra el algoritmo utilizado en este trabajo para el cálculo de la FFT base 2 de ocho puntos. Fig. 2 Alto nivel de la estructura serie La unidad de control genera las señales de direccionamiento para la memoria RAM, la ROM y el control para los datos de entrada y la multiplexación entre el puerto de carga y de los datos procesados. Mediante el bloque MARIPOSA_BASE_2, la unidad operativa procesa los datos de entrada que previamente han sido almacenados en las memorias RAM (ver figura 3). Todas las tareas se realizan de forma síncrona controladas por la señal CLK Fig. 1. Estructura de la FFT base 2 de 8 puntos D. Formato IEEE 754 de precisión Simple El IEEE 754 es un estándar desarrollado para representar en binario y punto flotante los números reales. En este trabajo se utiliza dos vectores con el formato de 32 bits para representar un punto correspondiente a un número complejo. III. PROCESADOR FFT ESTRUCTURA SERIE La estructura serie para el procesador FFT se compone dos unidades principales (figura 2), la unidad de datos en la cual se almacenan y procesan los datos, y la unidad de control donde se generan las señales necesarias para multiplexar buses, generar direccionamiento de las memorias y controlar las diferentes etapas de cálculo de la transformada. El procesador realiza tres grandes procesos que son: recepción de datos, cálculo de la FFT y salida de datos. A. Unidad de Datos La figura 3 muestra la estructura de la unidad de datos para la FFT serial, se observa como el algoritmo planteado en la figura 1 se resuelve de forma secuencial a partir de una única mariposa. Los puertos de entrada de la unidad de datos son DATO_ET_RE y DATO_ET_IM, (parte real e imaginaria). A través de estos puertos se ingresan de forma secuencial los ocho datos a procesar. Los puertos de salida son DATO_SAL_RE y DATO_SAL_IM los cuales también operan de forma secuencial. Fig. 3. Unidad de datos del procesador FFT La unidad de datos está compuesta por los siguientes elementos: 1) Multiplexor Dos Vías 32 bits: Permite alternar entre datos de entrada al FFT y datos procesados por la mariposa. 2) Memoria RAM: Es de tipo dual, en las figuras 1 y 4 se observa que es necesario leer dos datos, procesarlos y devolver el resultado a las mismas posiciones. Por lo cual la RAM se diseño con registros de 32 bits, permitiendo leer y escribir sobre ella dos datos simultáneamente. 3) Memoria ROM: Los factores de giro son constantes, por lo tanto se almacenan en bloques de ROM. Se cumple que el número de factores de giro es la mitad los puntos a procesar, por lo tanto se necesitan cuatro posiciones de memoria en cada bloque de ROM, cada posición de 32 bits. B. Mariposa Base Dos La figura 1 indica la forma como el algoritmo FFT base 2 diezmado en el tiempo se puede construir a partir de

3 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < 3 operaciones básicas llamadas mariposas. Esta operación toman dos datos a y b, el dato b se multiplica por una constante W, su resultado se suma o resta con el dato a, tal como lo muestra la figura 4. Para realizar la mariposa es necesario diseñar previamente sumadores-restadores y multiplicadores de punto flotante. requiere desplazar máximo una posición y finalmente los signos no influyen en el orden en que se deban operar los datos. El diseño de esta unidad se observa en la figura 6. Fig. 4. Mariposa base 2 Los bloques básicos que se diseñaron para construir la mariposa base 2 son: multiplicador complejo de punto flotante, sumador restador de punto flotante y unidad para cambio de signo. C. Multiplicador Complejo Este circuito opera dos números complejos X = x1 + j x2, Y = y1 + j y2, cuyo producto es: Z = (x1 * y1 x2 * y2) + j (x1 * y2 + x2 * y1) (4) Se observa en la ecuación 4 que el cálculo de Z requiere de cuatro multiplicadores y dos sumadores-restadores, todas las unidades aritméticas son de punto flotante. D. Sumador-Restador de Punto Flotante Para la construcción de este circuito se realiza (ver figura 5): - Comparación de signos - Alineación de los exponentes - Suma o resta - ormalización para el formato IEEE 754 Fig. 5 Estructura del sumador restador de punto flotante E. Multiplicador de Punto Flotante Algunas características hacen de esta operación menos compleja que la suma. Primero los exponentes no necesitan ser alineados, segundo la operación de normalización solo Fig. 6 Estructura del multiplicador en punto flotante La primera etapa desempaqueta los operandos: se separan los campos de signo, exponente y mantisa, los bits ocultos son reinsertados y se realiza un chequeo de excepciones. En esta etapa es útil analizar si algún operando es cero con objeto de devolver inmediatamente un resultado igual a cero. La segunda etapa calcula el signo del resultado, suma los exponentes y multiplica las mantisas. Realizado lo anterior, el resultado es normalizado, redondeado y vuelto a normalizar, en caso de overflow durante el redondeo. La última etapa combina los diferentes campos, filtra el bit oculto y chequea las excepciones del IEEE754 [6]. F. Unidad de Control Los componentes de la unidad de control son: 1) Máquina de Estados: Se encarga de recibir señales de control de finalización de las etapas de procesamiento del generador de direcciones y a partir de estas genera señales de habilitación de estas etapas, además es la encargada de sincronizar entrada de datos, inicio de la transformada, paso de etapa a etapa, finalización de la trasformada y salida de datos. La entrada FI_ET_DATOS indica la finalización del proceso de entrada de datos, FI_ET_1, FI_ET_2 y FI_ET_3 indican la finalización de cada una de las etapas. La señal de salida SEL_ETAPA selecciona en un multiplexor las direcciones adecuadas para cada etapa; HAB_ET_1, HAB_ET_2 y HAB_ET_3 indican el inicio de una nueva etapa. El diagrama de estados se presenta en la figura 7. 2) Generador de Direcciones de la ROM: Decide cuales coeficientes almacenados en la ROM se operan.

4 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < 4 bancos de registros de almacenamiento, el arreglo de mariposas y el multiplexor de salida. En la unidad de control se generan tanto las señales para controlar el almacenamiento de los datos de entrada y de seleccionar los datos de salida, así como la frecuencia del pipeline del arreglo de las mariposas. Fig. 7 Diagrama de estados de la Unidad de Control 3) Generador de Direcciones de la RAM: Consta de cinco componentes: un contador módulo ocho para generar las direcciones para almacenamiento de los datos I/O; tres generadores de direcciones duales, uno por etapa; un bloque para ordenar los datos, debido a que no se almacenan en el orden de entrada al procesador; dos multiplexores de diez vías que reciben las direcciones de almacenamiento de los datos a procesar, las direcciones de almacenamiento de los datos de salida y el respectivo direccionamiento de cada etapa; a la salida del multiplexor se generan dos direcciones al tiempo. El generador de direcciones se comunica con la máquina de estados, por medio del cual la máquina le indica al generador en que etapa debe estar y así generar las direcciones adecuadas de dicha etapa. De esta forma la unidad de control direcciona la RAM en la unidad de datos por medio de los puertos de salida DIR_A y DIR_B. La máquina de estados también proporciona señales de habilitación por las cuales da inicio a cada una de las etapas. A su vez el generador de direcciones le indica la finalización de cada etapa a la máquina de estados por medio de los puertos de salida y de esta manera la máquina de estados decidirá cuando pasar al siguiente estado. IV. PROCESADOR FFT ESTRUCTURA PARALELA En este apartado se presenta el diseño de estructura paralela de un procesador FFT optimizado en velocidad. El algoritmo utilizado es el mismo de la estructura serie (figura 1). La implementación de esta estructura de forma paralela se presenta en la figura 8. Esta estructura se desarrolla para alcanzar un alto desempeño en velocidad, caso contrario a lo que ocurre con la estructura serie, en la cual se propone reducción de área. En esta estructura se ingresa uno a uno los puntos a procesar. Este procesador se describió en VHDL con modelado estructural tomando como base dos componentes: la unidad de datos y la unidad de control. La unidad de datos esta compuesta por los Fig.8 Unidad de datos de la estructura paralela Los componentes utilizados en la estructura paralela son una evolución de los utilizados en la serie, a los cuales se les ha aplicado un pipeline para mejorar su velocidad. Fue necesario realizar la síntesis de esta arquitectura paralela sobre un dispositivo que incluya multiplicadores, memoria y bloques de registros embebidos, debido a que este diseño requiere gran cantidad de estos elementos. A. Unidad de Datos La unidad de datos de la estructura paralela utiliza una memoria RAM basada en un banco de registros. Se diferencia en la forma de procesar datos, debido a que estos se procesan de forma paralela por el arreglo de mariposas, contrario a la estructura serie, en donde solo existe una mariposa. B. Mariposa base Dos En las dos estructuras desarrolladas se considera esta unidad como el elemento central del procesador FFT. La mariposa de la estructura serie ha sido modificada añadiéndole registros intermedios para lograr una estructura pipeline. También se han rediseñado algunos bloques que presentaban retardos considerables en la estructura serie. C. Sumador de punto flotante La estructura modificada se muestra en la figura 9. Se han incluido registros en los bloques que presentan mas retardo, con el objeto de mejorar el desempeño.

5 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < 5 Fig. 10. Simulación del procesador FFT estructura serie B. Estructura Paralela La figura 11 presenta los resultados de simulación de la estructura paralela de la FFT para el vector de prueba. Fig. 9 Estructura del sumador de punto flotante D. Unidad de Control La unidad de control del procesador FFT de estructura paralela es mucho más sencilla, debido a que durante el procesamiento de los datos solo se necesita un reloj de control. La unidad de control coordina la entrada y salida de los datos del procesador por medio de una máquina de estados y genera el reloj del pipeline con un divisor de frecuencia. V. SIMULACIÓ Para verificar el funcionamiento de los procesadores FFT las estructuras son simuladas con la herramienta Quartus, para lo cual se toma como elemento patrón, los resultados del cálculo de la FFT con MATLAB para el vector de prueba [ ], los cuales son: Columns 1 through i i i Columns 5 through i i i A. Estructura Serie La figura 10 presenta los resultados de simulación de la estructura serie de la FFT para el vector de prueba propuesto. Se observa que los resultados corresponden al patrón, también es importante anotar que la frecuencia de reloj es de 5 MHz, la cual es próxima a la máxima frecuencia de operación de la FFT diseñada. Fig. 11. Simulación del procesador FFT de estructura paralela Se observa que los datos corresponden a los entregados por MATLAB, también es importante anotar que la frecuencia de reloj es de 50 MHz, la cual es próxima a la máxima frecuencia de operación de la FFT diseñada. VI. AÁLISIS DE RESULTADOS La FFT serie se sintetizó sobre un dispositivo EP20K200EQC-1X de la familia APEX 20KE, logrando un frecuencia máxima de 5.62 MHz. La FFT paralela se sintetizó sobre un dispositivo EP2C70F896C7 de la familia CYCLO II con una frecuencia máxima de MHz. A. Resultados de Compilación Los resultados de la compilación en QUARTUS II se presentan en la figura 12, el diseño ocupa la totalidad de los elementos lógicos del dispositivo (aprox. 200K compuertas) y presenta una muy baja utilización de RAM.

6 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < 6 Fig. 12. Reporte de compilación del procesador FFT serie Los resultados de compilación del procesador de estructura Paralela se muestran en la figura 13, se observan que el diseño ocupa el 74% de los elementos lógicos (aprox. 1.5M compuertas), 56 multiplicadores embebidos de 9 bits y presenta una muy baja utilización de RAM. Fig. 13. Reporte de compilación del procesador FFT paralela B. Comparación estructura Serie vs. Paralela En la tabla II se compara el desempeño del procesador FFT de estructura serie contra la estructura paralela. TABLA II DESEMPEÑO ESTRUCTURA SERIE VS PARALELA Característica Serie Paralelo úmero de puntos (complejos) 8 8 Área (Millones de Compuertas) Multiplicadores de 9 bits - 56 Bits de memoria Tiempo de cálculo de 8 puntos (us) CLK (MHz) La tabla II muestra como el procesador de estructura serie ocupa menos área que el paralelo. Esto se debe a que los datos en la estructura serie se calculan de una forma secuencial por la utilización de únicamente una mariposa. También se observa como el CLK es casi diez veces mayor en el procesador de Estructura Paralela. Esto se explica debido a que el procesador tipo paralelo presenta una estrategia pipeline, esto hace que la frecuencia de operación dependa del retardo crítico de una etapa pipeline del sistema y no de todo el sistema como ocurre con el procesador serie. C. Comparación estructura Serie vs. Literatura Debido a la poca literatura encontrada sobre procesadores FFT de ocho puntos, para realizar una comparación con la literatura disponible, se ha elaborado una proyección del desempeño del procesador de estructura serie sobre diferentes longitudes. Para incrementar la longitud de la transformada del procesador serie se considera que es necesario: incrementar el tamaño de la memoria y modificar el control. También se considera que los anteriores bloques no son críticos en el sistema y por ende el desempeño del procesador serie en un ciclo de reloj no cambia. Como en un ciclo de reloj se realiza el cálculo una mariposa, el número de ciclos para en cálculo de una transformada de cualquier longitud esta dado por: 1 ciclos = *log2 2 (4) Donde es la longitud de la transformada, de esta forma el tiempo de cálculo de una transformada de cualquier longitud está dado por: 1 T trans = ciclos * F max (5) En la Tabla III se compara la estructura serie (FFT_UV) proyectada a partir de la anterior ecuación, con algunos módulos académicos y comerciales. Los valores de la tabla corresponden al tiempo necesario para realizar una transformada y se presentan en microsegundos TABLA III COMPARACIÓ DE LA PROYECCIÓ DE LA ESTRUCTURA SERIE ombre \ longitud FFT_UV DILLO [7] LIKOPIG [8] WESTMISTER [9] FLORIDA [10] STAFORD [11] ALTERA [12] El análisis del desempeño no es simple, debido a que se debe considerar: - Con relación a las FPGAs utilizadas para la síntesis, es importante tener en cuenta que las arquitecturas comerciales desarrolladas por ALTERA Corp. y Dillon Engenieering, utilizan FPGAs STRATIX II y VIRTEX II, los cuales poseen bloques de DSPs embebidos, lo cual mejora su desempeño. - En relación al formato de representación es importante anotar que Dillon Engenieering utiliza punto flotante con 6 bits para el exponente y 16 bits para la mantisa. Algunas arquitecturas académicas, como las desarrolladas en la Universidad de Florida y la Universidad de Westminster

7 > REPLACE THIS LIE WITH YOUR PAPER IDETIFICATIO UMBER (DOUBLE-CLICK HERE TO EDIT) < 7 utilizan representación en punto fijo. Mientras el FFT_UV utiliza el formato IEEE-32 bits que es el más complejo de las arquitecturas comparadas. La proyección no se realiza sobre la FFT de estructura paralela, debido a que esta estructura satura rápidamente cualquier FPGA, no permitiendo su realización física. VII. COCLUSIOES El cálculo de la FFT requiere de una gran cantidad de multiplicaciones de operandos complejos, lo cual incrementa la complejidad del hardware diseñado, generando la ruta crítica del sistema. El formato IEEE 754 utilizado en la arquitectura serie desarrollada (FFT_UV) es mas complejo que los formatos de las arquitecturas analizadas, esta es la razón por la cual el desempeño de la arquitectura serie presentada en este artículo (FFT_UV) es pobre en la comparación con las otras analizadas. Se comprueba que la FFT paralela desarrollada mejora el desempeño en comparación con la serie, y que la inclusión en su arquitectura de bloques embebidos (memorias y multiplicadores), le facilita al diseñador la optimización de los diseños realizados. AGRADECIMIETO Algunas de las herramientas utilizadas en este trabajo han sido suministradas por Altera Corporation a través del Programa Universitario. REFERECIAS [1] M. F. Jacome and H. P. Peixoto, A Survey of Digital Design Reuse, IEEE Design & Test of Computers, 2001 [2] [3] G. G. Pechanek, DSP Platform Architecture for SoC Products, en The computer engineering handbook, CRC, 2002, Section 39.2 [4] T. Durkin, SETI Researchers Sift Interstellar Static for Signs of Life, Xcell Journal, Xilinx Inc, Spring 2004, Disponible en [5] J. Proakis, D. Manolakis, Tratamiento digital de señales. 3 a edición, Prentice Hall, Madrid, 1998, pp [6] A Millán y P. Ruiz de Clavijo, Diseño de una unidad de multiplicación en punto flotante, Departamento de Tecnología Electrónica, Universidad de Sevilla, [7] Floating point FFT/IFFT IP core, Dillon Engenieering, Inc, Disponible: [8] J. Melander, T. Widhe, P. Sandberg, K. Palmkvist, M. Vesterbacka and L. Wanhammar, Implementation of bit-serial FFT processor with hierarchical control structure, Linkoping University [9] E. Cetin, R. Morling, I. Kale, An Integrated 256-point Complex FFT Processor for Real-time Spectrum Analysis and Measurement, IEEE Proceeding of Instrumentation and Measurement Technology Conference, vol. 1, pp , Ottawa, Canada, May 19-21, [10] J. Fuster, K. Gugel, Pipelined 64-point Fast Fourier Transform for Programmable Logic Device. Disponible: [11] B. Baas, A 9.5mW 330us 1024-point FFT processor, Stanford University [12] FFT MegaCore Function User Guide, Altera Corporation, 101 Innovation Drive, San Jose, California 95134, USA, June 2004.

GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO

GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO Julián F. Acosta Orozco, Mario Vera-Lizcano, Jaime Velasco Medina Grupo de Bio-Nanoelectrónica, EIEE, Universidad del Valle A.A. 25360, Cali, Colombia

Más detalles

DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS

DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS 1 DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS John M. Espinosa-Duran, Juan G. Catuche-Girón, Mario E. Vera-Lizcano, Jaime Velasco-Medina Grupo de Bio-nanoelectrónica Escuela EIEE.

Más detalles

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica) CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales

Más detalles

SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS 1

SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS 1 SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS 1 S. Sánchez-Solano 1, M. Brox 2, A. Cabrera 3 1 Instituto de Microelectrónica de Sevilla (CNM-CSIC). Sevilla, España.

Más detalles

Aritmética del computador. Departamento de Arquitectura de Computadores

Aritmética del computador. Departamento de Arquitectura de Computadores Aritmética del computador Departamento de Arquitectura de Computadores Contenido La unidad aritmético lógica (ALU) Representación posicional. Sistemas numéricos Representación de números enteros Aritmética

Más detalles

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos

Más detalles

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES).

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). 1 1 FIELD PROGRAMMABLE GATE ARRAY Un FPGA (Field Programmable Gate Array) permite implementar cualquier circuito digital de aplicación específica. Las aplicaciones

Más detalles

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION APLICACIONES PARA TELECOMUNICACIONES EMPLEANDO FPGAs: UNA APROXIMACIÓN A RADIO SOFTWARE Ferney Orlando Amaya Universidad Javeriana

Más detalles

Tipos de Dispositivos Controladores

Tipos de Dispositivos Controladores Tipos de Dispositivos Controladores PLC Allen Bradley Siemens Schneider OMRON PC & Software LabView Matlab Visual.NET (C++, C#) FPGAS Xilinx Altera Híbridos Procesador + FPGA (altas prestaciones) µcontrolador

Más detalles

Dr.-Ing. Paola Vega Castillo

Dr.-Ing. Paola Vega Castillo EL-3310 DISEÑO O DE SISTEMAS DIGITALES Dr.-Ing. Paola Vega Castillo Información n General Curso: Diseño de Sistemas Digitales Código: EL-3310 Tipo de curso: Teórico Créditos/Horas por semana: 4/4 Requisito:

Más detalles

Reproducción de una Imagen en un Monitor VGA Utilizando un FPGA

Reproducción de una Imagen en un Monitor VGA Utilizando un FPGA 7 Reproducción de una Imagen en un Monitor VGA Utilizando un FPGA Michael Alejandro Diaz Illa, Alfredo Granados Ly Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San Marcos,

Más detalles

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,

Más detalles

Trabajo Práctico Final. Transformada Rápida de Fourier con Paralelismo

Trabajo Práctico Final. Transformada Rápida de Fourier con Paralelismo Trabajo Práctico Final Transformada Rápida de Fourier con Paralelismo Sistemas Operativos II Facultad de Ciencias Exactas, Físicas y aturales UC Mauricio G. Jost 2009 Índice 1. Introducción 1 2. Marco

Más detalles

Implementación de la transformada wavelet discreta para imágenes en un FPGA

Implementación de la transformada wavelet discreta para imágenes en un FPGA Implementación de la transformada wavelet discreta para imágenes en un FPGA Madeleine León 1, Carlos A. Murgas 1, Lorena Vargas 2, Leiner Barba 2, Cesar Torres 2 1 Estudiantes de pregrado de la Universidad

Más detalles

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI Ingeniería Electrónica Francisco Pasadas Cantos Granada 01 Directores: Antonio García

Más detalles

OPERADORES: Maquinaria para realizar las instrucciones. Capítulo Tercero Fundamentos de Computadores Ingeniería de Telecomunicación

OPERADORES: Maquinaria para realizar las instrucciones. Capítulo Tercero Fundamentos de Computadores Ingeniería de Telecomunicación OPERADORES: Maquinaria para realizar las instrucciones. Capítulo Tercero Fundamentos de Computadores Ingeniería de Telecomunicación 1 Introducción (I) ALU / Arquitectura Von Neumann CPU banco de registros

Más detalles

Arquitecturas DSP. Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee DSP Processor Fundamentals. Architectures and Features IEEE Press 1997

Arquitecturas DSP. Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee DSP Processor Fundamentals. Architectures and Features IEEE Press 1997 Arquitecturas DSP Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee DSP Processor Fundamentals. Architectures and Features IEEE Press 1997 Arquitecturas DSP Sistemas de procesamiento de señales Transductor

Más detalles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles Organización del Computador 1 Máquina de von Neumann Jerarquía de Niveles Inicios de la computación Turing y Church sientan las bases teóricas de la computación Máquina de Turing Máquina teórica compuesta

Más detalles

Tema 3 Arquitectura de los Procesadores Digitales de Señal

Tema 3 Arquitectura de los Procesadores Digitales de Señal Tema 3 Arquitectura de los Procesadores Digitales de Señal 3.1. Introducción Los Procesadores Digitales de Señal son microprocesadores diseñados para implementar algoritmos típicos del procesado digital

Más detalles

Formato para prácticas de laboratorio

Formato para prácticas de laboratorio CARRERA PLAN DE ESTUDIO CLAVE ASIGNATURA NOMBRE DE LA ASIGNATURA IC 2003-1 5040 Circuitos Digitales Avanzados PRÁCTICA No. 6 LABORATORIO DE NOMBRE DE LA PRÁCTICA DURACIÓN (HORA) Multiplicador binario 4

Más detalles

Aritmética finita y análisis de error

Aritmética finita y análisis de error Aritmética finita y análisis de error Escuela de Ingeniería Informática de Oviedo (Dpto. de Matemáticas-UniOvi) Computación Numérica Aritmética finita y análisis de error 1 / 47 Contenidos 1 Sistemas decimal

Más detalles

El diseño de filtros digitales en FPGAs.

El diseño de filtros digitales en FPGAs. NÚMERO 20 SEPTIEMBRE DEL 2005 vol - 3 ISSN 1696-7208 El diseño de filtros digitales en FPGAs. Es cada vez mayor el uso que la industria da a las FPGAs, un tipo particular de circuito integrado de gran

Más detalles

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales

Más detalles

New Architecture for Multi-resolution Fractal Image and Video Compression

New Architecture for Multi-resolution Fractal Image and Video Compression New Architecture for Multi-resolution Fractal Image and Video Compression 1 Alejandro Martínez R., Mónico Linares A., Alejandro Díaz S., 2 Javier Vega P. 1 Instituto Nacional de Astrofísica Optica y Electrónica

Más detalles

Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze.

Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze. Unidad aritmética en coma flotante para sistemas autoreconfigurables dinámicamente sobre Spartan-3 basados en Microblaze. Lumbiarres López R. 1, López García M. 1, Cantó Navarro E. 2, Ramos Lara R. 1 1

Más detalles

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas. Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.

Más detalles

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos

Más detalles

Aritmética Binaria. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid

Aritmética Binaria. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid Aritmética Binaria Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Índice Representación de números con signo Sistemas de Signo y Magnitud, Complemento a

Más detalles

Metodología de diseño en FPGA usando Xilinx System Generator

Metodología de diseño en FPGA usando Xilinx System Generator Metodología de diseño en FPGA usando Xilinx System Generator Manuel Rodriguez Valido mrvalido@ull.es Eduardo Magdaleno Castello emagcas@ull.es Fernando Pérez Nava Dpto. Estadística, Investigación Operativa

Más detalles

Especificación de una plataforma de codiseño basada en dsp/fgpa para la implementación de aplicaciones especificadas en simulink

Especificación de una plataforma de codiseño basada en dsp/fgpa para la implementación de aplicaciones especificadas en simulink - 79 - Especificación de una plataforma de codiseño basada en dsp/fgpa para la implementación de aplicaciones especificadas en simulink Definition of a dsp/fpga co-design platform to implement applications

Más detalles

1.- DATOS DE LA ASIGNATURA. Diseño Digital Avanzado con FPGAs. Nombre de la asignatura: Carrera: Ingeniería Electrónica. Clave de la asignatura:

1.- DATOS DE LA ASIGNATURA. Diseño Digital Avanzado con FPGAs. Nombre de la asignatura: Carrera: Ingeniería Electrónica. Clave de la asignatura: 1.- DATOS DE LA ASIGNATURA Nombre de la asignatura: Carrera: Clave de la asignatura: (Créditos) SATCA 1 Diseño Digital Avanzado con FPGAs Ingeniería Electrónica SDJ 1203 4 2 6 2.- PRESENTACIÓN Caracterización

Más detalles

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T INTRODUCCIÓN AL DISEÑO FPGA-DSP Cristian Sisterna, MSc UNSJ-C7T AGENDA Introducción Bloques DSPs en ilinx FPGAs MatLab/Simulink Simulink ilinx System Generator Ejemplo de Diseño con SysGen 2 ALGORITMOS

Más detalles

Metodologías de diseño de hardware

Metodologías de diseño de hardware Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción

Más detalles

Introducción a las FPGA

Introducción a las FPGA Introducción a las FPGA Introducción a la Microfabricación y las FPGA Instituto Balseiro 12 de Agosto 2013 Hoy veremos... Menú del Día Qué es una FPGA. Para qué se usan. Arquitecturas. Flujo de diseño.

Más detalles

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Circuitos para multiplicación y división de números en coma fija Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa Bibliografía..

Más detalles

1 LA INFORMACION Y SU REPRESENTACION

1 LA INFORMACION Y SU REPRESENTACION 1 LA INFORMACION Y SU REPRESENTACION 1.1 Sistemas de numeración Para empezar a comprender cómo una computadora procesa información, debemos primero entender cómo representar las cantidades. Para poder

Más detalles

HOY en día, los arreglos de compuertas

HOY en día, los arreglos de compuertas ENINV IE 2010 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 25 26, 2010 Plataforma para la implementación de algoritmos de Procesamiento Digital de Imágenes en arquitecturas

Más detalles

Compresión Run Lenght con FPGA aplicada a imágenes de información geográfica en formatos raster y vector.

Compresión Run Lenght con FPGA aplicada a imágenes de información geográfica en formatos raster y vector. Compresión Run Lenght con FPGA aplicada a imágenes de información geográfica en formatos raster y vector. Santos Martín López Estrada, René A. Cumplido Parra, Claudia Feregrino Uribe Instituto Nacional

Más detalles

Laboratorio de Diseño de Sistemas Digitales

Laboratorio de Diseño de Sistemas Digitales Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?

Más detalles

LABORATORIO DE COMPUTADORAS

LABORATORIO DE COMPUTADORAS TP 1 LABORATORIO DE COMPUTADORAS Facultad de Ingeniería. UNJu Tema: Sistemas Numéricos y Diseño Combinacional y Secuencial Apellido y Nombre: LU: Carrera: Fecha: 2013 EJEMPLOS Estándar IEEE 754 El estándar

Más detalles

Implementación de Filtros Digitales Tipo FIR en FPGA

Implementación de Filtros Digitales Tipo FIR en FPGA Implementación de Filtros Digitales Tipo FIR en FPGA Jesús Antonio Álvarez Cedillo, Klauss Michael Lindig Bos, Gustavo Martínez Romero Resumen En este artículo se hace la descripción del diseño de un filtro

Más detalles

Introducción a FPGAs. Contenido

Introducción a FPGAs. Contenido Introducción a FPGAs Dra. Claudia Feregrino cferegrino@inaoep.mx Contenido 1. FPGA 2. Arquitectura genérica 3. Celda lógica 4. Field Programmable 5. Cómo se programa un FPGA 6. Herramientas de diseño 7.

Más detalles

Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha

Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha Sistemas Electrónicos igitales Práctica de 8 bits secuencial con desplazamiento hacia la derecha Javier Toledo Moreo pto. Electrónica, Tecnología de Computadoras y Proyectos Universidad Politécnica de

Más detalles

Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. LENGUAJES DE DESCRIPCIÓN DE HARDWARE

Diseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. LENGUAJES DE DESCRIPCIÓN DE HARDWARE LENGUAJES DE DESCRIPCIÓN DE HARDWARE METODOS PARA DESCRIBIR CIRCUITOS LÓGICOS Descripción verbal Tablas de verdad Diagrama esquemático Expresiones del álgebra booleana Diagrama de tiempos Lenguajes de

Más detalles

Lo que definimos como CPU (Central Process Unit) o Unidad Central de Proceso, está estructurado por tres unidades operativamente diferentes:

Lo que definimos como CPU (Central Process Unit) o Unidad Central de Proceso, está estructurado por tres unidades operativamente diferentes: Facultad de Ciencias Exactas y Naturales y Agrimensura Departamento de Ingeniería Cátedra : Proyecto Final Apuntes : Microprocesadores Tema 6-1 : Esquema de un µp. La CPU Lo que definimos como CPU (Central

Más detalles

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i.

Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. Filtros Digitales Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. En electrónica, ciencias computacionales y matemáticas, un filtro

Más detalles

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT.

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT. Tema 4 Parte 1: Tecnologías de configuración Parte 2: Lenguajes de descripción de Hardware#4 TECNOLOGÍA Tipo de elemento de configuración utilizado. La tecnología de los elementos de configuración influye

Más detalles

Análisis de un sistema Dual-Tone Multi-Frequency (DTMF)

Análisis de un sistema Dual-Tone Multi-Frequency (DTMF) Análisis de un sistema Dual-Tone Multi-Frequency (DTMF) Ignacio Acero, Andrés Arévalo, Santiago López Ingeniería Electrónica, Universidad Sergio Arboleda ignacio.acero@usa.edu.co andres.arevalo@correo.usa.edu.co

Más detalles

Umbral Científico Fundación Universitaria Manuela Beltrán umbralcientifico@umb.edu.co ISSN (Versión impresa): 1692-3375 COLOMBIA

Umbral Científico Fundación Universitaria Manuela Beltrán umbralcientifico@umb.edu.co ISSN (Versión impresa): 1692-3375 COLOMBIA Umbral Científico Fundación Universitaria Manuela Beltrán umbralcientifico@umb.edu.co ISSN (Versión impresa): 1692-3375 COLOMBIA 2004 Dora María Ballesteros DISEÑO DE FILTROS FIR-WAVELET SOBRE FPGAS PARA

Más detalles

3. LA DFT Y FFT PARA EL ANÁLISIS FRECUENCIAL. Una de las herramientas más útiles para el análisis y diseño de sistemas LIT (lineales e

3. LA DFT Y FFT PARA EL ANÁLISIS FRECUENCIAL. Una de las herramientas más útiles para el análisis y diseño de sistemas LIT (lineales e 3. LA DFT Y FFT PARA EL AÁLISIS FRECUECIAL Una de las herramientas más útiles para el análisis y diseño de sistemas LIT (lineales e invariantes en el tiempo), es la transformada de Fourier. Esta representación

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto

Más detalles

Test: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A.

Test: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A. MATERIAL PERMITIDO: los libros Estructura y tecnología de computadores y Problemas de estructura y tecnología de computadores, ed. Sanz y Torres, y calculadora. NO SE PERMITEN FOTOCOPIAS. INSTRUCCIONES:

Más detalles

Sistemas Embebidos 1º Cuatrimestre de 2015

Sistemas Embebidos 1º Cuatrimestre de 2015 Sistemas Embebidos 1º Cuatrimestre de 2015 Clase 11: Contenido Introducción : concepto y tecnologías Categorías de SPLDs CPLDs FPGAs Procesadores Soft-Core Prof: Sebastián Escarza Dpto. de Ciencias e Ingeniería

Más detalles

Organización del Computador. Prof. Angela Di Serio

Organización del Computador. Prof. Angela Di Serio Punto Flotante Muchas aplicaciones requieren trabajar con números que no son enteros. Existen varias formas de representar números no enteros. Una de ellas es usando un punto o coma fijo. Este tipo de

Más detalles

Introducción a LabVIEW FPGA y CompactRIO

Introducción a LabVIEW FPGA y CompactRIO Introducción a LabVIEW FPGA y CompactRIO Familia de Productos Embebidos de LabVIEW Tecnología FPGA Interconexiones Programables Bloques Lógicos Bloques de E/S Importancia de FPGA en Sistemas Alta Confiabilidad

Más detalles

ORDENADORES VECTORIALES

ORDENADORES VECTORIALES ORDENADORES VECTORIALES Un ordenador vectorial es una máquina diseñada específicamente para realizar de forma eficiente operaciones en las que se ven involucrados elementos de matrices, denominados vectores.

Más detalles

TEMA 11. CIRCUITOS ARITMÉTICOS TICOS DIGITALES

TEMA 11. CIRCUITOS ARITMÉTICOS TICOS DIGITALES TEM. CIRCUITOS RITMÉTICOS TICOS DIGITLES http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg IEEE 25 niversary: http://www.flickr.com/photos/ieee25/with/2809342254/ TEM. CIRCUITOS

Más detalles

GRADO EN INGENIERÍA INFORMÁTICA CURSO 2009/2010. Asignatura: ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES I Código: IIN113

GRADO EN INGENIERÍA INFORMÁTICA CURSO 2009/2010. Asignatura: ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES I Código: IIN113 GRADO EN INGENIERÍA INFORMÁTICA CURSO 2009/2010 Asignatura: ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES I Código: IIN113 Asignatura: 1IN Estructura y Tecnología de Computadores I Formación: Básica Créditos

Más detalles

5. Metodologías de diseño de un ASIC

5. Metodologías de diseño de un ASIC 5. Metodologías de diseño de un ASIC 5.1. Introducción 5.2. Gate Arrays 5.3. Standard Cells 5.4. Seas of Gates 5.5. Dispositivos programables FPGAs Dispositivos programables El diseño de circuitos integrados

Más detalles

Práctica I Modelado y simulación de una máquina expendedora de refrescos

Práctica I Modelado y simulación de una máquina expendedora de refrescos Práctica I Modelado y simulación de una máquina expendedora de refrescos Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 2 1.1. Objetivos. En esta práctica vamos a modelar

Más detalles

Memoria de Acceso Aleatorio. Dispositivos de Almacenamiento Masivo

Memoria de Acceso Aleatorio. Dispositivos de Almacenamiento Masivo Memoria. Definiciones Componente de una computadora que retiene datos informáticos durante algún intervalo de tiempo. Consiste en la capacidad de registrar datos y volver a incorporarlos en determinado

Más detalles

Doctorado en Ingeniería Facultades de Cs. Agropecuarias; Cs. de la Alimentación e Ingeniería

Doctorado en Ingeniería Facultades de Cs. Agropecuarias; Cs. de la Alimentación e Ingeniería Carrera: Doctorado en Ingeniería Mención: Bioingeniería Doctorado en Ingeniería Facultades de Cs. Agropecuarias; Cs. de la Alimentación e Ingeniería Curso de Posgrado: Tópicos de electrónica e informática

Más detalles

Módulo de cálculo de la Transformada Rápida de Fourier para analizador de espectros en tiempo real en FPGA

Módulo de cálculo de la Transformada Rápida de Fourier para analizador de espectros en tiempo real en FPGA Módulo de cálculo de la Transformada Rápida de Fourier para analizador de espectros en tiempo real en FPGA Víctor Yelpo; Diego Costa; Carlos Sosa Páez (*) Laboratorio de Electrónica, Investigación y Servicios

Más detalles

PROGRAMA DE CURSO Modelo 2009

PROGRAMA DE CURSO Modelo 2009 REQUISITOS: HORAS: 3 Horas a la semana CRÉDITOS: PROGRAMA(S) EDUCATIVO(S) QUE LA RECIBE(N): IETRO PLAN: 2009 FECHA DE REVISIÓN: Mayo de 2011 Competencia a la que contribuye el curso. DEPARTAMENTO: Departamento

Más detalles

Universidad de Guanajuato FIMEE. Electrónica Digital II

Universidad de Guanajuato FIMEE. Electrónica Digital II Universidad de Guanajuato FIMEE Departamento de Electrónica Manual de prácticas Electrónica Digital II Ing. Dr. René de J. Romero Troncoso Verano 2006. Contenido: Introducción 3 Recomendaciones generales

Más detalles

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción

CONTROL DIGITAL PARA CONVERTIDOR MULTINIVEL ALIMENTADO CON ENERGÍA SOLAR. Anexo A: FPGA. Introducción Anexo A: FPGA Introducción Cuando se requiere del diseño de un sistema electrónico y surge la necesidad de implementar una parte con hardware dedicado son varias las posibilidades que hay. Una es un diseño

Más detalles

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT.

Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT. Tema 3 Parte 1: Field Programmable Gate Array Parte 2: Lenguajes de descripción de Hardware#3 FPGA (Field Programmable Gate Array) Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Diagrama en bloques

Más detalles

Un Sistema de Verificación de Huellas Dactilares Basado en un Banco de Filtros de Gabor 2D

Un Sistema de Verificación de Huellas Dactilares Basado en un Banco de Filtros de Gabor 2D 3 Un Sistema de Verificación de Huellas Dactilares Basado en un Banco de Filtros de Gabor 2D David Augusto Rojas Vigo Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San Marcos,

Más detalles

Introducción. El Procesamiento Digital de Señales: Áreas de trabajo

Introducción. El Procesamiento Digital de Señales: Áreas de trabajo Organización Introducción Breve repaso teórico Prototipo construido Microcontrolador Freescale MCF51JM128 Freescale DSP56371 Algoritmos de procesamiento Proyecciones comerciales Conclusiones 1 Introducción

Más detalles

Tema IV. Unidad aritmético lógica

Tema IV. Unidad aritmético lógica Tema IV Unidad aritmético lógica 4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del

Más detalles

Página 1 de 16 TRANSFORMADA DE FOURIER Y EL ALGORITMO FFT INTRODUCCION

Página 1 de 16 TRANSFORMADA DE FOURIER Y EL ALGORITMO FFT INTRODUCCION Página 1 de 16 FCEFy Universidad acional de Cordoba ITRODUCCIO El estudio de las señales cotidianas en el dominio de la frecuencia nos proporciona un conocimiento de las características frecuenciales de

Más detalles

CARTA DESCRIPTIVA (FORMATO MODELO EDUCATIVO UACJ VISIÓN 2020)

CARTA DESCRIPTIVA (FORMATO MODELO EDUCATIVO UACJ VISIÓN 2020) CARTA DESCRIPTIVA (FORMATO MODELO EDUCATIVO UACJ VISIÓN 2020) I. Identificadores de la asignatura Instituto IIT Modalidad: Presencial Departamento: Materia: Ingeniería Eléctrica y Computación Diseño de

Más detalles

Diseño de Funciones DSP Usando VHDL y CPLDs-FPGAs

Diseño de Funciones DSP Usando VHDL y CPLDs-FPGAs Diseño de Funciones DSP Usando VHDL y CPLDs-FPGAs PALABRAS CLAVES: Módulos IP, librería DSP, VHDL, CPLDs-FPGAs. ABSTRACT Mario E. Vera L., M.Sc. Ingeniero Electricista Profesor Asistente Universidad del

Más detalles

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción

BLOQUE 2. (PARTE 3: Tema 1) CONJUNTO CONFIGURABLE DE PUERTAS FPGA (Field Programmable Gate Array) Clasificación y descripción SISTEMAS ELECTRÓNICOS DIGITALES OQUE 2 CIRCUITOS DIGITALES CONFIGURAES (PARTE 3: Tema 1) CONJUNTO CONFIGURAE DE PUERTAS Clasificación y descripción Enrique Mandado Pérez María José Moure Rodríguez Circuito

Más detalles

Tema 4: Sistemas de Numeración. Codificación Binaria. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid

Tema 4: Sistemas de Numeración. Codificación Binaria. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid Tema 4: Sistemas de Numeración. Codificación Binaria Ingeniería Informática Universidad Autónoma de Madrid 1 O B J E T I V O S Sistemas de Numeración. Codificación Binaria Conocer los diferentes sistemas

Más detalles

MICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES

MICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES MICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES J.D. MUÑOZ1, S. ALEXANDRES1 Y C. RODRÍGUEZ-MORCILLO2 Departamento de Electrónica y Automática. Escuela Técnica Superior de Ingeniería ICAI.

Más detalles

Field Programmable Gate Array

Field Programmable Gate Array Curso de posgrado Field Programmable Gate Array Arreglo de compuertas programables en campo 1 Áreas de Aplicación Procesamiento digital de señales Sistemas de comunicaciones Procesamiento de imágenes Sistemas

Más detalles

Alternativas de implementación: Estilos

Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos µprocesador INTEL 386: 3 estilos de layout Datapath: ALU 2-D arrays: Memoria Standard

Más detalles

Laboratorio 4: Uso de una FPGA

Laboratorio 4: Uso de una FPGA Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar

Más detalles

320098 - ED - Electrónica Digital

320098 - ED - Electrónica Digital Unidad responsable: 320 - EET - Escuela de Ingeniería de Terrassa Unidad que imparte: 710 - EEL - Departamento de Ingeniería Electrónica Curso: Titulación: 2015 GRADO EN INGENIERÍA DE SISTEMAS AUDIOVISUALES

Más detalles

TÉCNICO SUPERIOR UNIVERSITARIO EN MANTENIMIENTO ÁREA INDUSTRIAL

TÉCNICO SUPERIOR UNIVERSITARIO EN MANTENIMIENTO ÁREA INDUSTRIAL TÉCNICO SUPERIOR UNIVERSITARIO EN MANTENIMIENTO ÁREA INDUSTRIAL HOJA DE ASIGNATURA CON DESGLOSE DE UNIDADES TEMÁTICAS 1. Nombre de la asignatura Electrónica digital 2. Competencias Supervisar el reemplazo

Más detalles

Tecnología de fabricación en VLSI

Tecnología de fabricación en VLSI Tecnología de fabricación en VLSI Clave del curso: EED307-3 (Opcional como curso relacionado con el proyecto de Maestría). INSTRUCTOR: SESION: PERIODO: Dr. Juan Luis del Valle Martes y Viernes, 9:00-11:00

Más detalles

DSPs. Aplicaciones. Se utilizan para comunicaciones mediante

DSPs. Aplicaciones. Se utilizan para comunicaciones mediante DSPs realizar Qué es un DSP? DSP (Digital Signal Proccessor) Procesadores digitales de señal. Un DSP es un microprocesador específico para el tratamiento de señales, esta especialización se necesita a

Más detalles

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO SÍLABO ASIGNATURA: MICROELECTRÓNICA CÓDIGO: 8F0108 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Mecatrónica 1.3. CICLO DE ESTUDIOS

Más detalles

TECNICO SUPERIOR UNIVERSITARIO EN MECATRÓNICA ÁREA AUTOMATIZACIÓN

TECNICO SUPERIOR UNIVERSITARIO EN MECATRÓNICA ÁREA AUTOMATIZACIÓN TECNICO SUPERIOR UNIVERSITARIO EN MECATRÓNICA ÁREA AUTOMATIZACIÓN HOJA DE ASIGNATURA CON DESGLOSE DE UNIDADES TEMÁTICAS Pág. 1 de 23 1. Nombre de la asignatura Sistemas digitales II. 2. Competencias Implementar

Más detalles

MÁQUINAS ALGORÍTMICAS COMO OPCIÓN DIDÁCTICA DE SISTEMAS DIGITALES COMPLEJOS

MÁQUINAS ALGORÍTMICAS COMO OPCIÓN DIDÁCTICA DE SISTEMAS DIGITALES COMPLEJOS MÁQUINAS ALGOÍTMIAS OMO OIÓN DIDÁTIA D SISTMAS DIGITALS OMLJOS T. OLLÁN,. MATÍN y J. ON D LÓN scuela Universitaria de Ingeniería Técnica Industrial de Zaragoza. Departamento de Ingeniería lectrónica y

Más detalles

Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León

Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León Programa. Introducción. 2. Elementos de almacenamiento. 3. Elementos de proceso. 4. Elementos de interconexión.

Más detalles

TECNICO SUPERIOR UNIVERSITARIO EN TECNOLOGIAS DE LA INFORMACION Y COMUNICACIÓN ÁREA REDES Y TELECOMUNICACIONES.

TECNICO SUPERIOR UNIVERSITARIO EN TECNOLOGIAS DE LA INFORMACION Y COMUNICACIÓN ÁREA REDES Y TELECOMUNICACIONES. TECNICO SUPERIOR UNIVERSITARIO EN TECNOLOGIAS DE LA INFORMACION Y COMUNICACIÓN ÁREA REDES Y TELECOMUNICACIONES. HOJA DE ASIGNATURA CON DESGLOSE DE UNIDADES TEMÁTICAS 1. Nombre de la asignatura Sistemas

Más detalles

Curso de diseño de FPGA Xilinx Spartan-6 en VHDL

Curso de diseño de FPGA Xilinx Spartan-6 en VHDL Curso de diseño de FPGA Xilinx Spartan-6 en VHDL Dominar lel lenguaje VHDL y la metodologia de diseño. Aumentar su productividad usando las technicas adecuadas para fiabilidad y obtencion de los resultados

Más detalles

Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software

Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software Gómez-Arribas F J, González I, González J y Martínez J Escuela Politécnica Superior, Universidad Autónoma de Madrid, España,

Más detalles

DISEÑO, IMPLEMENTACIÓN Y VERIFICACIÓN DE UN SISTEMA DE HARDWARE RECONFIGURABLE PARA APLICACIONES DE CONTROL.

DISEÑO, IMPLEMENTACIÓN Y VERIFICACIÓN DE UN SISTEMA DE HARDWARE RECONFIGURABLE PARA APLICACIONES DE CONTROL. DISEÑO, IMPLEMENTACIÓN Y VERIFICACIÓN DE UN SISTEMA DE HARDWARE RECONFIGURABLE PARA APLICACIONES DE CONTROL. Javier Ernesto Santos Estepa Universidad Distrital Francisco José De Caldas 2015. Bogotá-Colombia

Más detalles

Cursada Primer Semestre 2015 Guía de Trabajos Prácticos Nro. 2

Cursada Primer Semestre 2015 Guía de Trabajos Prácticos Nro. 2 Temas: Programación en MATLAB: Sentencias, expresiones y variables. Estructuras de control. Operadores relacionales y lógicos. Programación de funciones. Aritmética finita: Representación de números en

Más detalles

DISEÑO E IMPLANTACIÓN DE UN FRECUENCÍMETRO UTILIZANDO EL CPLD EPM7128SLC84-15.

DISEÑO E IMPLANTACIÓN DE UN FRECUENCÍMETRO UTILIZANDO EL CPLD EPM7128SLC84-15. DISEÑO E IMPLANTACIÓN DE UN FRECUENCÍMETRO UTILIZANDO EL CPLD EPM7128SLC84-15. J. Valeriano, C. Ojeda, J. Castillo, S. Quintana Centro de Instrumentos UNAM. Laboratorio de Electrónica. Circuito Exterior

Más detalles

Plan docente. Laboratorio de Diseño Digital (16311/17186)

Plan docente. Laboratorio de Diseño Digital (16311/17186) Plan docente Asignatura: Laboratorio de Diseño Digital (16311/17186) Profesores: Andoni Arruti Illarramendi Carlos Amuchástegui Uriarte Izaskun Etxeberria Uztarroz Amaya Ibarra Lasa 1 INDICE 1/ DATOS MATERIA.

Más detalles

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO 3.1 INTRODUCCIÓN Las señales provenientes de una tarjeta de video de una computadora son formatos estandarizados que podemos emplear para desplegar información

Más detalles

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número

Más detalles

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006

Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Introducción a los FPGAs y el Cómputo Reconfigurable Miguel Morales Sandoval INAOE, 2006 Qué son los FPGAs? Matriz de bloques lógicos configurables (CLB) y una matriz de interconexión. Los bloques lógicos

Más detalles

1.1. Tecnologías de diseño de circuitos integrados

1.1. Tecnologías de diseño de circuitos integrados 1.1. Tecnologías de diseño de circuitos integrados Durante la década de los 80, varias compañías intentaron resolver el viejo compromiso de complejidad versus estandarización. Por un lado se tenía la opción

Más detalles

Redes neuronales de picos en FPGAs: Diseño de una neurona con recursos mínimos

Redes neuronales de picos en FPGAs: Diseño de una neurona con recursos mínimos Redes neuronales de picos en FPGAs: Diseño de una neurona con recursos mínimos Dr. Julio César Martínez Romo Instituto Tecnológico de Aguascalientes Ingeniería Eléctrica y Electrónica E-mail: jucemaro@yahoo.com

Más detalles

Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC

Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC A. Muñoz, A. Millan, P. Ruiz-de-Clavijo, J. Viejo, E. Ostua, D. Guerrero Grupo ID2 (Investigación y Desarrollo Digital).

Más detalles