Sistema de memoria. Introducción

Transcripción

1 Sistema de memoria Introducción Memorias de acceso aleatorio: Apropiadas para la memorización a largo plazo de programas. Grandes y lentas. Organización: n: líneas de direcciones. m: tamaño de palabra. Fundamentos de computadores: Sistema de memoria 2

2 Memorias de acceso aleatorio Descripción de las señales. Direcciones: An Entradas: In Salidas: On Lectura/Escritura: RWS Selección del chip: CS Fundamentos de computadores: Sistema de memoria 3 Memorias de acceso aleatorio Celda de memoria: Diagrama de bloques. Fundamentos de computadores: Sistema de memoria 4

3 Memorias de acceso aleatorio Ciclo de lectura: Tiempo de acceso a memoria. Tiempo de habilitación de la salida. Tiempo de retención de la salida. Tiempo de inhabilitación de las salidas. Fundamentos de computadores: Sistema de memoria 5 Memorias de acceso aleatorio Ciclo de escritura: Tiempo de setup de la dirección. Tiempo de setup del dato. Tiempo de hold de la dirección. Tiempo de hold del dato. Anchura del pulso de escritura. Fundamentos de computadores: Sistema de memoria 6

4 Memorias de acceso aleatorio Combinación de memorias: RAM de 256K x 8-bits: Fundamentos de computadores: Sistema de memoria 7 Memorias de acceso aleatorio Combinación de memorias: RAM de 64K x 16-bits: Fundamentos de computadores: Sistema de memoria 8

5 La jerarquía de memoria Premisa: necesidad de un sistema de memoria grande y rápido. Solución directa: aumento exponencial del costo. Solución intermedia: memoria caché y memoria virtual (uso de unidad MMU). Caché: tiempo de acceso cercano al ciclo de CPU. Memoria virtual: implementación en software y hardware. Uso de una memoria principal (DRAM). Aumento de la capacidad y accesos cada vez más lentos jerarquía de memoria. Fundamentos de computadores: Sistema de memoria 9 La jerarquía de memoria Esquema: Acceso a caché. Acceso a memoria principal. Acceso a disco duro: Interrupción para la carga de un bloque de palabras. - Tamaño + + Rapidez - Fundamentos de computadores: Sistema de memoria 10

6 La jerarquía de memoria Planteamiento: Ciclo de reloj de la CPU 5ns. Dirección de memoria de 32-bits. Memoria de datos e instrucciones separadas. Necesidad de 2 memorias de 2GB con tiempo de acceso de 5ns. Solución con DRAM: Tiempos de acceso approx. 80ns. Módulos de 64M y approx. 20$/Mega $. Necesidad de explorar una jerarquía de memoria. Fundamentos de computadores: Sistema de memoria 11 La jerarquía de memoria Jerarquía en dos cachés internos. Supuesto: 95% aciertos en caché (5ns) 5% en MP (80ns) 0.95 x x 80 = 8.75ns 95% aciertos en caché (5ns) % en MP (80ns) y resto en disco duro (16ms) 0.95 x x x10-8 x1.6x10 7 = 9.55ns, con un costo 1/50 del original. Fundamentos de computadores: Sistema de memoria 12

7 Localidad de referencia Principio de localidad: Todos los programas favorecen una parte de su espacio de direcciones. Dos dimensiones: Localidad temporal: Si se referencia a un elemento, tenderá a ser referenciado pronto. Localidad espacial: Si se referencia a un elemento, los elementos cercanos a él tenderán a ser referenciados pronto. Ejemplo: ciclo de ejecución de 8 instrucciones. Relación con la jerarquía de memoria: Localización en caché de una instrucción y sus instrucciones cercanas etiqueta de dirección Fundamentos de computadores: Sistema de memoria 13 Localidad de referencia Aumento del rendimiento: Ciclo de ejecución de 8 instrucciones: 99% de instrucciones obtenidas desde la caché. Principio de localidad entre MP y HDD: Transferencias a nivel de bloques: páginas. Transferencias transparentes al programador: Principio de memoria virtual: memoria lo suficiente grande para contener el programa completo. Necesidad de tareas para la transferencia de páginas desde el HDD mediante interrupciones. Fundamentos de computadores: Sistema de memoria 14

8 Memoria caché (corre. directa) Índice del caché: Asociación directa con parte de la dirección de memoria. Contenido del caché: Etiqueta o tag: 5-bits superiores de la dirección de memoria. Datos: Contenido de la dirección de memoria. Acierto y error en caché: cache hit, cache miss Fundamentos de computadores: Sistema de memoria 15 Memoria caché (corr. asociativa) Contenido del caché: Etiqueta o tag: 8-bits superiores de la dirección de memoria. Datos: Contenido de la dirección de memoria. Lecturas sucesivas de etiquetas: Ejemplo: en el peor de los casos 8x5ns mitad del ciclo de MP. Fundamentos de computadores: Sistema de memoria 16

9 Caché de correlación asociativa Memoria asociativa: Lógica de correlación: 0 miss 1 hit Correlación única. Estructura: Almacenamiento de etiquetas y datos. Problema: En qué dirección debe producirse el almacenamiento? Fundamentos de computadores: Sistema de memoria 17 Caché: tipos de reemplazos Reemplazo de etiquetas y datos: Reemplazo aleatorio: almacenamiento en una posición aleatoria de la caché. Localidad de FIFO: almacenamiento en la posición ocupada del caché durante más tiempo. Localidad de uso menos reciente (LRU): almacenamiento en la posición menos usada. Importancia del costo de implementación Implementación alterna entre caché de correlación directa y asociativo. Fundamentos de computadores: Sistema de memoria 18

10 Caché asociativo de conjuntos Características: Índice de caché. Conjunto de s localidades. Lógica de correlación proporcional al tamaño del conjunto. Cachéasociativodeconjuntosde dosvías. Fundamentos de computadores: Sistema de memoria 19 Caché asociativo de conjuntos Diagrama de bloques: Lógica de correlación. Generación señal Hit/Miss. Fundamentos de computadores: Sistema de memoria 20

11 Caché asociativo de conjuntos Localidad espacial: Transferencias en bloques de palabras (línea). Palabras en la caché alineadas dentro de la línea. Arquitectura: Lecturas sucesivas desde la MP. Aumento del ancho del bus entre MP y la caché. Fundamentos de computadores: Sistema de memoria 21 Carga del caché Etiquetado de entradas válidas: Bit de validación: valid bit Métodos de escritura: Escritura del resultado en la MP. Escritura del resultado en el caché. Escritura del resultado tanto en MP con en el caché. Categorías: Escritura redirigida vs. reescritura. Fundamentos de computadores: Sistema de memoria 22

12 Carga del caché Escritura redirigida: El resultado es escrito en MP. Uso de buffers adicionales. En caso de acierto, el resultado es escrito también en caché. Reescritura: Acierto: escritura sólo en caché. Fallo: Lectura de la palabra en MP y escritura en caché y MP asignación de escritura. Escritura sólo en memoria principal. Posibilidad de datos obsoletos en MP: Necesidad de usar un dirty bit/palabra en el caché. Fundamentos de computadores: Sistema de memoria 23 Ejemplo: caché de 256K Tamaño de línea: 16 bytes. Reemplazo: aleatorio. Fundamentos de computadores: Sistema de memoria 24

13 Ejemplo: caché de 256K Dir. CPU: 0F3F Tag: 079F 16 ; Index: ; Word: Acierto de lectura; 2.-Fallo de lectura; 3.-Operación de escritura. Fundamentos de computadores: Sistema de memoria 25 Caché de instrucciones y datos Posibilidad de acceso a una instrucción y a un dato en el mismo ciclo. Sencillez: Parámetros propios. Caché de instrucciones: correlación directa. Caché de datos: correlación asociativa de dos vías. Caché de niveles múltiples: Nivel L1: caché interno y pequeño. Aumento del ancho del bus de CPU. Nivel L2: caché externo. Comunicación principal con caché L1 y no con CPU. Patrón de acceso diferente al nivel L1. Fundamentos de computadores: Sistema de memoria 26

14 Memoria virtual: motivación Idea: Posibilidad de situar el espacio de direcciones virtuales en la memoria principal. Dedicar un espacio de memoria de tamaño igual al espacio total de direcciones a cada proceso. Compartir el espacio de direcciones entre los diferentes procesos. Ventajas: Mayores programas. Estructuras de código y datos compartidos por varios procesos. Niveles de jerarquía: Memoria principal y discos magnéticos. Fundamentos de computadores: Sistema de memoria 27 Memoria virtual: principio Descripción: CPU Dirección virtual Estructuras de datos Y Hardware & software Dirección física Memoria principal Traducción de direcciones Procedimiento (paginación): División del espacio de direcciones virtuales en bloques páginas División del espacio de direcciones físicas en bloques de igual tamaño marco de página Fundamentos de computadores: Sistema de memoria 28

15 Memoria virtual: ejemplo Página: 4KByte Palabra: 32-bits Espacio de direcciones virtuales: 2 32 = 4 GBytes Espacio físico (memoria principal): 2 12 = 16MBytes Parámetros a considerar: Desplazamiento de página. Número de página virtual. Número de marco de página.!importante!: Alineamiento de bytes. Alineamiento de páginas. Fundamentos de computadores: Sistema de memoria 29 Tablas de páginas Definición: Estructura de datos indexada por el número de página y que contiene la dirección física de la página. Página Virtual Desplazamiento Doble acceso a memoria para acceder a un dato o instrucción. Tabla de páginas Dirección física Memoria principal Ejemplo de entrada de tabla de página:!flags adicionales! Fundamentos de computadores: Sistema de memoria 30

16 Tamaño de la tabla de páginas Ejemplo: Dirección virtual: 32 bits. Tamaño de página: 4KBytes (2 12 bytes). Tamaño del desplazamiento: 12 bits. Nº de páginas virtuales: 2 20 =! ! páginas. Solución para reducir el tamaño de la tabla de páginas: Paginación multinivel. Tabla de páginas invertida. Fundamentos de computadores: Sistema de memoria 31 Paginación a dos niveles Primer nivel: Directorio de páginas. Segundo nivel: Tabla de páginas. Ejemplo, Intel: Memoria lineal: 4G. Primer nivel: 1024 entradas. Segundo nivel: 1024 entradas (páginas de 4Kbytes). Necesidad de tres accesos a memoria para acceder a un dato o instrucción. Fundamentos de computadores: Sistema de memoria 32

17 Buffer de traducciones anticipadas Cada acceso a una instrucción/dato supone dos/tres accesos a memoria. El tiempo de acceso se reduce mediante el uso de una caché hardware de consulta rápida, denominada buffer de traducciones anticipada o TBL (Translation Lookaside Bufffer). Para traducir una dirección: Si ya existe en el TBL tenemos la dirección física de forma inmediata. Si no existe en el TBL accedemos a la talba de páginas y actualizamos el TBL. Fundamentos de computadores: Sistema de memoria 33 Implementación del TBL Mediante un conjunto de registros asociativo de n-vías. Contiene una entrada de la TP (tabla de páginas) por línea. Tamaño típico: 1K 32K entradas. Tiempo de acierto ajustado al ciclo de reloj. Confianza en el principio de localidad para la traducción de direcciones. Fundamentos de computadores: Sistema de memoria 34

18 Traducción con TBL Procedimiento de traducción con TBL. CPU Página Offset Marco Offset Memoria física Página Marco Marco TBL Tabla de páginas Fundamentos de computadores: Sistema de memoria 35 Análisis de prestaciones Acierto de lectura: Acierto de TBL y bit válido a 1. Tiempo de acceso: un ciclo de reloj. Fallo de lectura: Acceso al directorio de páginas. Acceso a la tabla de páginas. Hay una página física en memoria principal: La entrada de la tabla se escribe en TBL Se accede a la memoria principal para traer el dato. Tiempo de acceso: tres ciclos de reloj. No hay página física en memoria principal:!!! Fallo de página!!! Obtener la página/s desde su almacenamiento en disco.!descansa CPU! Fundamentos de computadores: Sistema de memoria 36