PROTOTIPADO Y VERIFICACIÓN DE UN SISTEMA DE PROCESAMIENTO DE AUDIO EN FPGAs MEDIANTE HARDWARE IN THE LOOP

Transcripción

1 PROTOTIPADO Y VERIFICACIÓN DE UN SISTEMA DE PROCESAMIENTO DE AUDIO EN FPGAs MEDIANTE HARDWARE IN THE LOOP Juan J. Raygoza P, Susana Ortega C., Héctor J. Cabrera V., Francisco J. Ibarra V. { juan.raygoza, susana.ortega { hector.villasenor, javier.villegas Resumen Este artículo describe el diseño de módulos de procesamiento de señales de audio implementados en dispositivos reconfigurables FPGAs, utilizando la metodología de diseño y verificación conocido como Hardware in the Loop (HIL). El trabajo presenta el diseño de bloques de un sistema de procesamiento de audio desarrollados con System Generator y Matlab. El circuito propuesto permite realizar el procesamiento de audio con las operaciones de eco y reverberación, éstas utilizan una representación en aritmética de punto fijo de 16 bits y están implementadas en una FPGA Spartan 3E de Xilinx. La ventaja del diseño basado en modelos desarrollados en System Generator es que permite un desarrollo rápido de prototipos al no requerir un conocimiento extensivo de la plataforma de desarrollo o de un lenguaje de descripción de hardware por parte del diseñador, además de ofrecer la posibilidad de realizar el diseño de bloques del circuito en Simulink de Matlab facilitando tanto la implementación como la simulación con estímulos de señales de audio preestablecidas. Es importante mencionar que la metodología de verificación de prototipos mediante Hardware in the Loop permite estimular con señales generadas desde un ambiente de software en un ordenador al diseño implementado físicamente en el dispositivo lógico reconfigurable, facilitando el análisis en tiempo real de la respuesta del prototipo. Este trabajo muestra los resultados de verificación mediante Hardware in the Loop y resume las ocupaciones del prototipo en la FPGA.

2 1. Metodología HIL implementada con System Genetator. La metodología de Hardware In the Loop consiste en el uso de herramientas de software para simular señales físicas para verificar la funcionalidad de un sistema embebido. Algunos sistemas embebidos requieren entradas provenientes de sensores y/o salidas hacia actuadores, por lo cual muchas veces la tarea de verificar el sistema se vuelve un tanto complicado. Es aquí cuando la metodología HIL toma importancia, debido a que es mucho más fácil modelar las señales físicas y los actuadores en software, ahorrándonos con esto la complejidad de llevar a campo el sistema y el equipo necesario para la medición de éste para que sea verificado [1]. La simulación y verificación de un sistema mediante la metodología HIL provee resultados muy parecidos a la realidad, lo cual hace a esta metodología una herramienta confiable para los diseñadores ya que el sistema se puede poner en funcionamiento en campo y se obtendrán prácticamente los mismos resultados que en la simulación. En este trabajo se utiliza la metodología HIL la cual se implementa con el software System Generator de Xilinx y Simulink de Matlab [2]. System Generator proporciona junto con Simulink una plataforma para desarrollar sistemas basados en modelos utilizando bloques predefinidos para el prototipado del sistema [3]. Con esta herramienta se puede simular el sistema mediante estímulos generados con Matlab para verificar la funcionalidad del sistema y una vez que se comprueben los resultados, se genera un bloque para realizar la co simulación en tiempo real haciendo un lazo entre la computadora y la FPGA [4]. 2. Caso de estudio: Transformaciones de audio basadas en retardos. A. Descripción Las transformación basadas en retardos de tiempo, en una señal acústica, se presentan cuando las reflexiones de un sonido son captadas por el receptor con retardos mayores a 50 milisegundos respecto a la señal original. [5]

3 El efecto causado por estas transformaciones es utilizado para realzar aspectos de una señal de audio (música) o crear efectos acordes a los fines del editor de audio. El efecto más básico obtenido a partir de retardos es el efecto eco, pero las aplicaciones no se reducen a este simple efecto, al modificar la duración de un retardo en las reflexiones se pueden lograr diferentes resultados como: Con retardos cortos menores a 30 milisegundos, e inyectando retroalimentación a la señal de salida se logra un sonido metálico. Con retardos entre 20 y 80 milisegundos se afecta la presencia de la fuente de sonido, permitiendo generar un sonido más grueso o emular la presencia de diferentes fuentes de sonido generando la misma señal a diferentes tiempos. Con múltiples líneas de retardo trabajando en paralelo con la misma señal original, pero diferentes transformaciones se pueden lograr efectos personalizados. El proceso para generar estas transformaciones puede lograrse mediante medios análogos o digitales, estos últimos siendo los más populares por las ventajas que presenta en medios de almacenamiento, inmunidad a ruido, integridad de la señal respecto al tiempo y facilidad de distribución. B. Efecto reverberación y efecto eco El eco es la transformación más básica que se puede generar a partir de retardos en una señal de audio, esta consiste en la percepción desfasada de una reflexión con respecto a la señal original, la reflexión tiene una intensidad menor en comparación de la señal original ya que ha tenido que recorrer una mayor distancia para llegar al receptor. In Gateway In z x 0.8 Retardo de Reflexion Unica (Eco) z -2 Pipeline Señal Original Eco Ganancia Reflexion a b a + b Sumador Audio Original Reflexion (Eco) cast Cast2 Out Gateway Out Figura 1. Diseño de un generador de Eco.

4 La reverberación físicamente representa la suma total de reflexiones de una señal de audio que son percibidas por el oyente, auditivamente puede ser descrita como una prolongación a modo de cola sonora que se añade al sonido original. Los parámetros que afectan la percepción de reverberación en una señal de audio son: Tiempo de decaimiento: Tiempo que tarda la cola sonora de una señal para llegar a una intensidad no audible. Retardo de reflexiones: es la diferencia de tiempo respecto a la señal original en la cual la cola sonora es percibida por el oyente. Intensidad de las primeras reflexiones: La magnitud de atenuación que presentan las primeras reflexiones de la señal original, a partir de esta magnitud la señal solo decaerá. Cast cast In Gateway In a b a + b Sumador de Reflexiones z Retardo de Reflexion z -3 x 0.5 Pipeline Señal Original Reverberacion Ganancia Retroalimentacion de Reflexiones x 0.8 Ganancia Reflexiones a b a + b Sumador Audio Original Reflexiones cast Cast1 Out Gateway Out Figura 2. Diseño de un generador de reverberación. 3. Resultados de implementación y simulación. A. Co Simulación en Hardware y Matlab. El proceso de Co Simulación inicia con la construcción de un prototipo desarrollado completamente a base de bloques System Generator. Todas las señales que serán inyectadas como estímulos, por medio de software, para la validación del prototipo deben ser integradas al diseño por medio de bloques Gateway In/Out, los cuales funcionan como fronteras de diseño, estableciendo los bloques que serán implementados dentro de la FPGA. La figura 3 muestra el diseño propuesto para un generador de eco/reverberación embebido, en éste se ha utilizado como estimulo un archivo.wav de voz existente dentro del ordenador.[6]

5 Figura 3. Diseño validado de generador de eco/reverberación embebido. Es posible el análisis de los resultados obtenidos del procesamiento realizado en cada uno de los bloques con la inserción de un bloque Scope, lo cual funciona como una herramienta de depuración de errores en el diseño. Una vez validados los resultados de salida en software se procede a la compilación del diseño para su uso en una Co Simulación con hardware, si el diseño requiere de la interacción con estímulos generados a partir de hardware conectado a la FPGA éstos pueden ser especificados e integrados al diseño por medio de la herramienta de soporte de nuevas plataformas a través de JTAG para Co Simulación en hardware proporcionado por System Generator. [7] Figura 4. (a) Resultado del procesamiento de una señal de audio 5 segundos de eco, 5 segundos de reverberación y 5 segundos de la señal original, (b) Señal original de audio.

6 El proceso de construcción del bloque de Co Simulación se genera en el bloque System Generator, en éste se especifica que el tipo de compilación deseado es Hardware Co Simulation. Un bloque de Co Simulación será el resultado de la compilación, este bloque puede ser alimentado que señales generadas por cualquiera de los blocksets de Simulink sin estar restringidos al uso exclusivo de bloques de System Generator. [7] From Wave File wav Out (44100Hz/1Ch/16b) From Wave File Gateway In JTAG Co-sim untitled hwcosim Gateway Out Bocina Figura 5. Resultado de la compilación para Co Simulación en hardware. El proceso de Co Simulación en Hardware consiste en la alimentación de un diseño, implementado en una FPGA, con estímulos generados puramente mediante software. En otras palabras, todas las operaciones se realizan dentro de la FPGA, mientras que el análisis y generación de estímulos de Entrada/Salida se lleva a cabo en Matlab. B. Ocupaciones en Hardware En la tabla 1 se muestran las ocupaciones para la tarjeta de desarrollo Spartan 3e 3s500efg La segunda columna muestra la estimación de la ocupación obtenida mediante el software System Generator y la tercera columna contiene la ocupación real obtenida mediante el software ISE Project Navigator. Para poder calcular la ocupación real con el software ISE Project Navigator, es necesario extraer el código VHDL del modelo del sistema diseñado en Simulink. Esto se logra con el mismo software HIL, seleccionando desde Simulink el bloque System Generator para acceder a las propiedades del bloque y dando click en el botón Generate ubicado en la esquina inferior izquierda. Este proceso genera el proyecto para el ISE que incluye los archivos VHDL necesarios para sintetizar el proyecto. Es importante mencionar que todos los archivos generados son guardados en la misma carpeta donde se encuentra el proyecto de Simulink; esto se debe a que el proyecto

7 del ISE requiere adjuntar el archivo.mdl de Matlab para que pueda sintetizarse correctamente. Spartan 3e 3s500efg320 4 System Generator ISE % Slices % Slice Flip Flops % LUTs % IOBs % GCLKs 1 1 4% Tabla 1. Comparación entre estimación y ocupación real dentro de la FPGA. 4. Conclusiones. El diseño basado en modelos permite un rápido desarrollo de prototipos, al no requerir de un extenso conocimiento de lenguajes HDL y por su semejanza con un diagrama a bloques del algoritmo a implementar. El uso de bloques para la representación del sistema facilita la depuración del diseño, al evitar la búsqueda de errores a través de extensos códigos fuente HDL. La verificación de resultados son más fácilmente interpretables debido al uso de bloques de medición de Simulink en comparación de los cronogramas de herramientas HDL. La principal ventaja de la Co Simulación es que los estímulos proporcionados a la FPGA son generados en la PC por lo que no es requerido el interconectado con transductores para probar la funcionalidad del sistema implementado en hardware. 5. Referencias.

8 [1] Hardware in the Loop Simulation Martin Gomez Noviembre URL: [2] Nuevas tendencias en el diseño electrónico digital: codiseño hardware/software Basil M. Al Hadithi, Juan Suardíaz Muro Revista y desarrollo, ISSN: , volumen II, Septiembre URL: [3] Novel Simulink blockset for image processing codesign Toledo, A.; Suardiaz, J.; Cuenca, S.; Grediaga, A. Electrotechnical Conference, MELECON IEEE Mediterranean, May 2006 Page(s): Digital Object Identifier: /MELCON [4] Tesis: de Ingeniero en Computación, Prototipádo rápido en fpga s basado en modelos implementados en System Generator y Matlab Héctor Jesús Cabrera Villaseñor Universidad de Guadalajara Junio [5] DAFX:Digital Audio Effects Udo Zolzer Wiley 1st edition (May 15, 2002). ISBN 13: páginas. [6] Performing Hardware in the Loop With the Spartan 3E Starter Kit Xilinx Quick Starts June 2006 URL: [7] System Generator for DSP 10.1 User Guide Xilinx March 2008 URL: Páginas ,