PLANIFICACIÓN DOCENTE DISEÑO Y SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS ASISTIDO POR COMPUTADOR

Transcripción

1 PLANIFICACIÓN DOCENTE DISEÑO Y SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS ASISTIDO POR COMPUTADOR Departamento/área Departamento de I. eléctrica, electrónica, automática y comunicaciones./ Tecnología eléctrica Nº créditos Plan 6 Horas ECTS: (1) TEÓRICAS PRÁCTICAS Vigente Horas presenciales Curso académico: 2007/2008 Seminarios Código: Horas trabajo dirigido Tipo asignatura: Optativa Horas de estudio Duración: Cuatrimestral Horas evaluación Semestre/Curso: 2º Total horas Suma total de horas Profesor: Miguel Martínez Iniesta Despacho: 1D10 Miguel.Martínez@uclm.es Extensión 2487 teléfono: ignaturas de 1er. cu urso (1) Sólo asi

2 TUTORÍAS LUNES 9:30 13:30 JUEVES 9:00 10:00 12:00 13:00

3 La asignatura trata el diseño de circuitos electrónicos digitales mediante herramientas EDA (Electronics Design Automation), que permite abordar sistemas complejos. Para ello se utiliza el lenguaje de descripción de hardware VHDL, tanto desde el punto de vista de modelado y simulación de circuitos, en la verificación del correcto funcionamiento de los diseños, como en su posterior síntesis automática sobre dispositivos programables y configurables tipo CPLD o FPGA.

4 Objetivos Introducir al alumno al diseño con herramientas CAD-EDA. Utilizar lenguajes de descripción de hardware, en concreto VHDL, en el diseño, modelado y simulación de circuitos digitales Aplicar el VHDL a la síntesis de circuitos digitales Estudiar la implementación de circuitos digitales utilizando FPGA

5 TEORÍA: Tema 1: Introducción al CAD EDA 11Evolución 1.1 del diseño electrónico 1.2 Concepto de herramientas CAD EDA 1.3 Lenguajes de descripción de hardware 1.4 Metodologías y flujos de diseño Tema 2: Fundamentos del lenguaje VHDL 2.1 Características del VHDL: Lenguaje estructurado, concurrente, modelo temporal. 2.2 Ámbito de aplicación 2.3 Elementos de una descripción: Entidades y arquitecturas, bibliotecas y paquetes, configuraciones. 2.4 Bancos de pruebas (testbench) Tema 3: Elementos del lenguaje VHDL 3.1 Tipos de datos 3.2 Operadores y expresiones 3.3 Objetos: constantes, variables, señales, ficheros. 3.4 Declaraciones: entidades, arquitecturas. 3.5 Sentencias secuenciales: wait, sentencias condicionales, bucles 3.6 Sentencias concurrentes: procesos, bloques when else, with select.

6 TEORÍA: Tema 4: Subprogramas 41F 4.1 Funciones 4.2 Procedimientos 4.3 Sobrecarga Tema 5: Paquetes y bibliotecas 5.1 Paquetes 52Bibliotecas Alcance y visibilidad de las declaraciones 5.4 Configuraciones Tema 6: VHDL para simulación 6.1 Modelo temporal 6.2 Ciclo de simulación: colas de eventos, retardos delta

7 TEORÍA: Tema 7: VHDL para síntesis 7.1 Restricciones 72Di 7.2 Diseño de lógica combinacional i 7.3 Diseño de lógica secuencial. Tema 8: Modelado con VHDL 8.1 Modelado funcional, estructural y detallado. Tema 9: Implementación de circuitos digitales mediante FPGA 9.1 Introducción a los circuitos lógicos Programables. Clasificación. 9.2 Circuitos configurables: FPGA. 9.3Flujodediseñodecircuitosdigitalescon diseño digitales con FPGA.

8 PRÁCTICAS: Práctica 1: Introducción al modelado y simulación en VHDL con Modelsim Práctica 2: Modelado y simulación de bloques básicos combinacionales: i multiplexores l y sumadores Práctica3: Modeladoy simulaciónde bloques básicos secuenciales: biestables, registros, registros de desplazamiento y contadores. Práctica 4: Flujo de diseño con Xilinx ISE Webpack. Modelado y simulación ió de circuitos it secuenciales il mediante máquinas de estados finitos.

9 PRÁCTICAS: Práctica5: Síntesís de circuito con VHDL. Diseño de un segundero con FPGA. Práctica 6: Diseño de un circuito para la gestión de un teclado PS2 con FPGA. Práctica 7: Diseño de un controlador de comunicaciones RS232 con FPGA.

10 Bibliografía básica: Apuntes de la asignatura. Thedesigner's s guide to VHDL, Peter J. Asheden, Morgan Kaufmann, 1995 Diseño de sistemas digitales con VHDL, Serafín Alonso Pérez et al, Thomson, 2002 VHDL Lenguaje estándar de diseño electrónico, Luis Terés et al, Mc Graw Hill, 1988 Complementaria: VHDL : Lenguaje para síntesis y modelado de circuitos, Fernando Pardo, José A. Boluda, Ra ma, 1999 VHDL Made Easy, David Pellirn et al, Ed. Prentice Hall, 1997 Otras fuentes: Xilinx students edition Version 4.2 Spartan 2 DataSheet. Xilinx Manual del programa HDL Designer Manual del programa Modelsim Manual del programa Leonardo Spectrum ab.uclm.es/~miniesta/index.html

11 Metodología Se combinan clases teóricas y resolución de problemas en el aula, en una fase inicial de introducción a la asignatura para adquirir los conceptos básicos, que se desarrollarán posteriormente en el laboratorio. Posteriormente se propone la elaboración de diseños en el laboratorio, a partir de un trabajo previo realizado por el alumno en base a la documentación proporcionada y la bibliografía recomendada, y con la tutorización del profesor. Evaluación Evaluación Continua La evaluación de la asignatura se realiza mediante la corrección de los problemas y ejercicios i propuestos en clase y mediante la corrección de las memorias y trabajos previos de documentación de las prácticas y diseños de laboratorio. La asistencia al laboratorio es obligatoria. Evaluación Final Los alumnosque no superen de esta manerala asignatura, realizaránun examen con cuestiones prácticas (30% de la nota) y una prueba práctica en el laboratorio (70% de la nota).

12 Recomendaciones Para seguir adecuadamente la asignatura es necesario haber cursado previamente las asignaturas de primero: Tecnología Electrónica y Fundamentos de Informática. Y la asignatura de segundo curso: Electrónica Digital, en el primer cuatrimestre.