Circuitos Lógicos Secuenciales. Figura 36. Circuito lógico secuencial. Actividad de apertura. Circuitos lógicos secuenciales.

Transcripción

1 Circuitos Lógicos Secuenciales UNIDAD 3 Como recordaras en la unidad pasada vimos los circuitos combinacionales, en estos las salidas solo dependen del valor de las entradas. A diferencia de los circuitos combinacionales, en los circuitos secuenciales se guarda memoria de estado, por lo cual, las salidas dependen también de los valores de las salidas que tuvieron en un momento anterior, por lo que tienen una memoria digital. Figura 36. Circuito lógico secuencial. En esta unidad aprenderás: El funcionamiento de los Flip-Flops Circuito contadores Registros de corrimiento Actividad de apertura. Circuitos lógicos secuenciales. Reúnanse en binas, y contesten las siguientes preguntas: Figura 37. Ejemplos de circuitos lógicos secuenciales. 1. Cómo es la secuencia de las luces en un semáforo? 2. Cómo es la secuencia de iluminación de los números que indican el piso al cual llega un elevador? 3. Cómo es la secuencia del contador de goles de un futbolito? Cynthia Patricia Guerrero Saucedo 35

2 4. En que se parecen las secuencias de las luces del semáforo, la iluminación de los números del elevador y el marcador del futbolito? 3.1 Latch Los circuitos Latch son una combinación de compuertas lógicas NAND o NOR que pueden almacenar un bit de información. Los latch tienen dos salidas las cuales son Q y Q, las cuales siempre se encuentran en estados opuestos. Si Q=1 entonces Q =0, en este caso se dice que el latch está inicializado (SET) o activo. Si Q=0 entonces Q =1, en este caso se dice que el latch está reinicializado (RESET) o inactivo Latch de compuerta NAND El circuito de FF más básico puede crearse a partir de dos compuertas NAND o de dos compuertas NOR. En la siguiente figura se muestra el latch de compuerta NAND y su tabla de verdad. En este latch la salida de la compuerta NAND-1 está conectada a una de las entradas de la compuerta NAND-2 y viceversa. Figura 38. Latch de compuerta NAND y su tabla de verdad. Set Reset Salida 1 1 Sin cambio 0 1 Q=1 1 0 Q=0 0 0 Invalido* *Produce Q=Q =1 Las salidas de las compuertas identificadas como Q y Q, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET (inicio) es la que establece Q en estado 1 y la entrada RESET (reinicio o borrado) es la que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado ALTO, y una de ellas cambiara al estado BAJO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=0 se trata de establecer y borrar al latch al mismo tiempo, y produce Q=Q =1, por lo cual esta condición de entrada no debe utilizarse Latch de compuerta NOR En la siguiente figura se muestra el latch de compuerta NOR y su tabla de verdad. En este latch la salida de la compuerta NOR-1 está conectada a una de las entradas de la compuerta NOR-2 y viceversa. Como se puede observar este arreglo es similar al latch de compuerta NAND solo que las salidas Q y Q aparecen en posiciones invertidas. Set Reset Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Invalido Produce Q=Q =0 Figura 39. Latch de compuerta NOR y su tabla de verdad. Cynthia Patricia Guerrero Saucedo 36

3 Las salidas de las compuertas identificadas como Q y Q, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET es la que establece Q en estado 1 y la entrada RESET es la que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado BAJO, y una de ellas cambiara al estado ALTO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=1 se trata de establecer y borrar al latch al mismo tiempo, y produce Q=Q =0, por lo cual esta condición de entrada no debe utilizarse. NOTA: Cuando se aplica energía aun circuito, no es posible predecir el estado inicial de la salida de un flipflop si sus entradas SET y RESET se encuentran en su estado inactivo. Se tiene la misma probabilidad de que el estado inicial sea Q=0 que Q= Flip-Flops El flip-flop (FF) es un elemento de memoria que almacena un bit de información y está formado por un conjunto de compuertas lógicas. Al flip-flop también se le conoce como multivibrador biestable, este es el nombre técnico más adecuado en español para un flip-flop. El Flip-Flops es síncronos, esto significa que el estado de sus salidas es controlado por una señal de reloj (clock o clk). La señal de reloj es una señal binaria la cual oscila entre estado ALTO (1) y BAJO (0) y gráficamente toma la forma de una onda cuadrada. Transición de pendiente positiva 1 0 Figura 40. Señal de reloj. Transición de pendiente negativa Los Flip-Flops que utilizan la señal de reloj para sincronizarse pueden según su construcción cambiar el estado de su salida en una transición de pendiente positiva (cambio de 0 a 1) o en una transición de pendiente negativa (cambio de 1 a 0) de la señal de reloj. El circuito integrado utilizado comúnmente para generar la señal de reloj u onda cuadrada es el 555 al ser conectado como multivibrador astable como se muestra en la siguiente figura. En este circuito el periodo de la salida de la onda cuadrada se puede modificar variando el valor de resistencia del potenciómetro. Figura 41. Circuito de reloj con 555. Cynthia Patricia Guerrero Saucedo 37

4 3.2.1 Fli-Flop S-R El latch NOR es un circuito secuencial asíncrono, pero si agregamos un circuito de conducción de pulsos de reloj formado por dos compuertas AND podemos obtener un flip-flop sincronizado por reloj S-R. Figura 42. Flip-Flop S-R. En este flip-flop las entradas S (SET) y R (RESET) controlan su estado de la misma forma como se describió antes para el latch de compuerta NOR, pero este flip-flop solo puede cambiar de estado cuando una señal que se aplica a su entrada de reloj (clock o CLK) realiza la transición de 0 a 1 (transición de pendiente positiva). En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en S-R, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada CLK (C) para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran la operación del flip-flop S-R sincronizado por reloj. S R C Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Invalido* *Produce Q=Q =0 = TPP de la señal de reloj Figura 43. Flip-flop SR, tabla de verdad y formas de onda Fli-Flop J-K Si al latch NOR le agregamos un circuito de conducción de pulsos de reloj formado por dos compuertas AND de 3 entradas podemos obtener un flip-flop sincronizado por reloj J-K. Figura 44. Flip-flop JK. Cynthia Patricia Guerrero Saucedo 38

5 En este flip-flop las entradas J y K controlan su estado de la misma forma que las entradas S y R controlan el flip-flop S-R al momento de una transición de pendiente positiva, pero con la diferencia de que la condición J=K=1 (modo de conmutación) no produce una salida ambigua, sino que el FF siempre cambiara a su estado opuesto cuando ocurra una transición de pendiente positiva. En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en J-K, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada CLK (C) para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran la operación del flip-flop J-K sincronizado por reloj. J K C Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Conmuta o Báscula = TPP de la señal de reloj Figura 45. Flip-flop JK, tabla de verdad y formas de onda Fli-Flop D El flip-flop D es una modificación del latch NAND y recibe su nombre debido a su capacidad de transferir datos. A diferencia de los flip-flop S-R y J-K, este flip-flop solo tiene una entrada de control síncrona D (Datos). El flip-flop D funciona de la siguiente manera: Q cambiara al mismo estado que esté presente en la entrada D cuando ocurra una transición de pendiente positiva en su entrada CLK. Latch NAND Figura 46. Flip-flop D. En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en D, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada CLK (C) para las diversas combinaciones de la entrada D, y las formas de onda que ilustran la operación del flip-flop D sincronizado por reloj. D C Salida 0 Q=0 1 Q=1 = TPP de la señal de reloj Figura 47. Flip-flop D, tabla de verdad y formas de onda. Cynthia Patricia Guerrero Saucedo 39

6 Actividad de aprendizaje 17. Los Flip-Flops Consulta en internet la configuración de terminales de los siguientes Flip-Flops JK y pega una imagen de ellos: Circuito integrado Configuración de terminales Flip-Flop JK 74LS73 Flip-Flop JK 74LS Registros de corrimiento Los registros de corrimiento son circuitos secuenciales formados por un conjunto de Flip-Flops que pueden clasificarse de acuerdo con la forma en que pueden introducirse datos en el registro para su almacenamiento y la forma en que se envían los datos de salida desde el registro Entrada en paralelo/salida en paralelo La transferencia de datos en paralelo se realiza por medio de un cable para cada bit del número binario a transmitir. De esta manera los bits de un número binario ingresan de manera simultánea al registro en donde son almacenados hasta el momento en el que salen del registro de manera simultánea. Figura 48. Registro de corrimiento entrada paralelo/ salida paralelo. En la siguiente figura se muestra un registro de corrimiento con entrada en paralelo y salida en paralelo formado por cuatro Flip-Flops D, en este circuito cada una de las entradas D de los Flip-Flops recibe un bit del dato a transferir para ser almacenado. Dado que las entradas de reloj de todos los Flip-Flops están conectadas entre sí, estos cambian de estado al mismo tiempo, por lo que en el momento en que la señal de reloj tenga una transición de pendiente positiva el bit es transferido a la salida Q de cada Flip-Flop. Cynthia Patricia Guerrero Saucedo 40