Multiplicador secuencial 4x4

Transcripción

1 EdC - IC Tutorial de Multiplicador secuencial 4x4 1. Introducción Este tutorial pretende ayudar a realizar la práctica Multiplicador secuencial 4x4. En ella, por una parte, se continúa el proceso de diseño, en este caso, un multiplicador secuencial de 4 bits, con el entorno ISE hasta obtener la implementación sobre FPGA del multiplicador. Por otra, el alumno operará con el multiplicador directamente sobre la placa donde se ubica la FPGA, una Basys2 de Digilent. 2. Estudio experimental (según el enunciado de la práctica) Los pasos a seguir en laboratorio durante la sesión de prácticas se repiten, con indicación de la parte donde se trata en este documento Tutorial de uso de Xilinx ISE. 1. Debe crear un nuevo proyecto en el que incluirá el fichero u_control.v escrito por el alumno junto a los otros ficheros Verilog suministrados. Compruebe que su fichero u_control.v no contiene errores. Vea apartado 3 de este tutorial. 2. Complete la descripción estructural del multiplicador en multiplicador.v. Compruebe que no contiene errores. Vea apartados 3 y 4 de este tutorial. 3. Realice la simulación del bloque Multiplicador y compruebe si funciona correctamente. Vea apartado 5 de este tutorial. 4. Implemente el Sistema completo en la FPGA. Vea apartado 6 de este tutorial. 5. Pruebe experimentalmente el funcionamiento del sistema implementado efectuando las siguientes operaciones y comprobando los valores intermedios en cada ciclo de reloj (son las del punto 2 del estudio teórico): Vea apartado 7 de este tutorial a. A = 1011 B = 0011 b. A = 0011 B = 1011 Existe un anexo con algunos de los errores comunes. 18-mar.-16 Rev. CBOMV-3

2 EdC-IC Práctica MulSec4x Creación del proyecto en Xilinx ISE y adición de ficheros Lo siguiente es un resumen del proceso de creación de un proyecto y de incorporación de los ficheros. Si no lo recuerda bien, diríjase al tutorial de la práctica 2. A. Crear proyecto: File New Project Dar nombre y escribir: Family: Spartan 3E Device: XC3S100E Package: CP132 Speed: -4 Preferred Language: Verilog B. Añadir ficheros: En la vista en modo Simulation: Project Add Copy Source [Add Source, o New Source] [También: Picar botón derecho ratón sobre zona en blanco] Resumen del tutorial de la práctica 2 En la práctica 3, debe incorporar los 4 ficheros que se van a usar en el Multiplicador como sistema digital, a saber: u_control.v Incorpore el desarrollado en su estudio teórico (*) u_datos.v Fichero suministrado All multiplicador.v Fichero suministrado. Se modificará en la sesión. multiplicador_tb.v Fichero suministrado Simulation (*) Si no lo tuviera, también puede añadir el suministrado, editarlo y escribir la descripción Verilog correspondiente. Los otros dos ficheros suministrados se incorporarán más adelante. Debe chequear que su fichero u_control.v no contiene errores de sintaxis y, en su caso, corregir los que hubiera. 4. Descripción Verilog del multiplicador como sistema digital El Multiplicador como sistema digital está formado por dos bloques, la Unidad de control cuya descripción Verilog u_control.v acaba de comprobar y la Unidad de datos cuya descripción Verilog se le ha suministrado, u_datos.v. Para terminar el diseño es necesario conectar adecuadamente ambas unidades, lo cual es el cometido del fichero multiplicador.v. Para ello: Edite el fichero multiplicador.v. que se le ha suministrado abriéndolo desde el árbol de proyecto de ISE. Describa estructuralmente el sistema digital objetivo (Figura A1 del anexo, repetida a continuación).

3 EdC-IC Práctica MulSec4x4 3 xs reset clsincr wd busc0 wa cycont wsumh wsuml shrsum upcont fin clk Unidad de Control a b 4 data[3:0] datb[3:0] clsincr wd wa wsumh wsuml shrsum upcont busc[7:0] cycont clk Unidad de Datos 8 databus databus[0] clk Figura A1. Representación a nivel de bloque del multiplicador Descripción estructural de multiplicador.v El siguiente paso es editar el fichero abriéndolo desde el árbol de proyecto de ISE. Debe completar los fragmentos indicados en el mismo fichero, concretamente hay que realizar la interconexión (especificación estructural) de la unidad de datos y de control tal y como muestra la figura A1. 1 Para ello, identifique las señales y termine de escribir el fichero multiplicador.v que se le ha dado (escrito en la figura 1 eliminando algunos comentarios). Puede seguir los siguientes pasos: 1. En la instancia de la unidad de datos (u_datos) incluida en la plantilla, ya se ha realizado a título de ejemplo la primera conexión mediante referencia nombrada entre las entradas data de la unidad de datos y la correspondiente entrada declarada en el módulo multiplicador, a :.data(a) De forma análoga, debe especificar la conexión de las entradas b y clk y de las salidas databus del módulo multiplicador con los correspondientes señales de la unidad de datos (figura A1). Tenga en cuenta que debe escribir los nombres estrictos que se dieron en la declaración de la unidad de datos (en particular, atención al que se llama datb, que no datab ). Por otra parte, para las otras señales de u_datos que no están conectadas a 1 Si necesitara un ejemplo, visualice el fichero u_datos.v. En este se describen varios módulos, entre ellos uno que se denomina también (module) u_datos en el que se realiza la descripción estructural de la unidad de datos mediante el conexionado de los diferentes componentes. La forma en que se realiza aquí es similar a la que usted debe emplear para completar multiplicador.v.

4 EdC-IC Práctica MulSec4x4 4 entradas o salidas del módulo multiplicador, debe usar los cables internos ya definidos en la plantilla entregada: wa, wd, upcont, wsuml, wsumh, cycont, clsincr y shrsum. 2. Para finalizar, y similarmente a lo explicado en el precedente punto 1, debe: 2.1. Instanciar la unidad de control Especificar las conexiones de todas las entradas y salidas de la unidad de control, tanto a los cables internos como las entradas/salidas del módulo multiplicador. // Design...SIGUEN OTROS COMENTARIOS module multiplicador( input [3:0] a, input [3:0] b, input clk, input xs, input reset, output fin, output [7:0] databus ); // Conexiones internas... wire wa,wd,upcont,wsuml,wsumh,cycont,clsincr,shrsum; // Instancia de la unidad de datos, debe completarla u_datos U_DATOS(.data(a), // Complete todas las conexiones que faltan // Puede usar como ejemplo el módulo u_datos /* Aqui debe instanciar la unidad de control del mismo modo que se ha instanciado la unidad de datos. Debe interconectar todas las conexiones con la unidad de datos y las entradas y salidas. */ A completar endmodule Figura 1. Plantilla suministrada para multiplicador.v 5. Simulación del bloque multiplicador Lo siguiente resume el proceso de simulación descrito en el tutorial de la práctica 2, así como de las formas de visualizar y analizar las señales.

5 EdC-IC Práctica MulSec4x4 5 C. Simulación: En la vista Simulation: a. Seleccionar el fichero de testbench (clic en _tb.v) queda resaltado ( _tb.v). En este caso será el fichero suministrado multiplicador_tb.v. b. En la ventana Processes, doble clic (o bien botón derecho run) sobre ISim SImulator Simulate Behavioral Model c. Se abre ventana del simulador ISim. Tras la primera simulación (1 s), picar en Restart y Run all (abarca tiempo definido en aaa_tb.v). D. Visualizar y operar con las formas de onda en ISim: a. Para ver formas de onda, picar pestaña DEFAULT:WCFG. b. Picar en ZOOM TO FULL VIEW para la vista completa. c. Botones útiles para seguir sucesos y moverse por las formas de onda: Zoom+, zoom-, barra de desplazamiento (scroll ) y línea vertical amarilla. Picando con esta línea cerca de una señal con rápido doble clic y arrastrando se miden tiempos. Seleccionar señales: Flechas de salto de evento. Restart y Run all d. Cambiar valor representación: Seleccionar señal y picar en opción Radix en el desplegable del botón derecho. e. Para ver más señales (no monitorizadas en aaa_tb.v), dentro de la ventana Instances and Process Names, 1º Picar & desplegar aaa_test 2º Seleccionar & arrastrar señales a la ventana Name. 3º Volver a simular con Restart & Run f. En Name pueden formarse New Virtual Bus seleccionando señales y esa opción en el desplegable del botón derecho. Resumen del tutorial de la práctica 2 Restaurar ventanas: Layout Restore Default Layout En la simulación del sistema digital Multiplicador deberá comprobar que la operación del sistema diseñado es correcta. Recuerde que la primera vez que se ejecuta ISim, la simulación se detiene tras 1 s. Para verla completa debe dar Restart seguido de RunAll. Si todo va bien, usted debe ver múltiples resultados de multiplicaciones. Entonces: 1. Compruebe que el multiplicador opera correctamente.

6 EdC-IC Práctica MulSec4x4 6 Seleccionar señales y arrastrarlas a la visualización. Después, restart & Run all. Selección de componentes internos Figura 2. Acceso a señales internas 2. Añada a la simulación las señales internas. Siga las indicaciones del punto D.e del resumen tutorial, ilustradas en la figura Vuelva a simular. Verifique que las formas de onda de las señales internas se van activando conforme a lo diseñado en la carta ASM del sistema (figura 2 del enunciado). En los valores previstos en el testbench no se han incluido los casos de estudio que se le han solicitado en su estudio teórico. Para incluirlos: 4. Edite el fichero multiplicador_tb.v. Sustituya los valores 11x1 y 1x11 por los de su estudio teórico, que son 11x3 y 3x Vuelva a simular. Verifique si, ciclo a ciclo de reloj, tienen lugar los valores de las señales y datos que tienen sus tablas del estudio teórico. No pasar a implementar hasta comprobar que el multiplicador opera correctamente

7 EdC-IC Práctica MulSec4x Implementación del Sistema completo en la FPGA Aquí se desarrollará la implementación sobre FPGA del multiplicador diseñado. Para poder operar con él es necesario desarrollar un nuevo circuito, que hemos denominado Sistema completo. Como paso previo, debemos describir este sistema. SISTEMA COMPLETO (EN LA PLACA DE DESARROLLO) Para probar el diseño digital realizado se utilizará la placa desarrollo Basys2 del fabricante Digilent 2. Esta placa (figura 3) incluye un FPGA (Spartan 3E) de puertas y diversos componentes electrónicos para realizar comunicación de entrada y salida con el exterior, como son: 8 conmutadores, 4 displays de 7 segmentos, 8 leds y 4 pulsadores entre otros. Su uso en esta práctica es el siguiente: FPGA Spartan3E Modo de programación. El jumper tiene que estar en PC. LEDs A B RES Visualizadores 7 segmentos Conmutador de encendido Dato A Dato B Reset Xs Clk Figura 3. Placa de desarrollo y Basys2 y su uso en esta práctica 4 conmutadores a la izquierda: Introducen los 4 bits del multiplicando A (Dato A). 4 conmutadores a la derecha: Introducen los 4 bits del multiplicador B (Dato B). Pulsadores: Introducen los pulsos de entrada de Reset, Xs y Clk. Observe que, en las pruebas sobre el circuito real, el reloj del sistema lo suministrará manualmente quien pulse el pulsador ubicado más a la derecha. 2 Empresa dedicada al diseño en tecnologías basadas en FPGA y microcontroladores. Web:

8 EdC-IC Práctica MulSec4x4 8 En cuanto a los 4 visualizadores 7 segmentos, yendo de izquierda a derecha: o El primero visualiza el valor de los conmutadores A en hexadecimal. o El segundo visualiza el valor de los conmutadores B en hexadecimal. o Los otros dos visualizan, también en hexadecimal, el valor actual del resultado de 8 bits del producto (RES) almacenado en los registros SUMH y SUML del multiplicador (ver figura A2, del Anexo al Enunciado de esta práctica). LEDs: Irán iluminándose cada ciclo de reloj cuando se ejecute la multiplicación. Al finalizar, tras activarse la señal FIN del sistema digital, se iluminarán los 8 LEDs. Otros dos aspectos de la placa a tener en cuenta son: El conmutador de encendido, que deberá activarse oportunamente (véase la siguiente sección Implementación en FPGA ). El jumper. El jumper permite al usuario modificar fácilmente el modo de programación del FPGA. Cuando, como en esta práctica, la implementación se va a realizar con la utilidad ADEPT, el jumper debe estar en la posición PC. 3 IMPLEMENTACIÓN EN FPGA Mediante varios módulos descritos en Verilog, ya preparados, se ha diseñado el sistema completo descrito en la sección anterior (su esquemático puede verlo en la figura 1 del Enunciado de la práctica). Este diseño se le ha suministrado en el fichero sistema_completo.v, junto a otro fichero necesario para configurar las conexiones entre los pads del FPGA y los componentes de la placa de desarrollo, denominado basys2.ucf. A continuación abordamos los pasos a dar para realizar la implementación deseada: Los pasos a seguir son los siguientes: 1. Cambiar el proyecto ISE del modo simulación al modo implementación. Vea figura Añadir los nuevos ficheros. Posiciónese en la raíz del proyecto (xc3s100..., figura 4) y, entonces, añada los dos ficheros del sistema completo suministrados (Project Add Copy Source): Figura 4. Vista Implementation a. Fichero sistema_completo.v, que debe asociarse a All. Este fichero aparecerá en adelante como raíz de los anteriores en el proyecto (figura 5). b. Fichero basys2.ucf, que debe asociarse a implementation. Compruebe que también aparece en el árbol de proyecto (figura 5). 3 En otros casos, como ocurrirá en la próxima práctica del CS2010, la programación del FPGA se realizará con IMPACT, lo cual requiere que el jumper esté en la posición ROM.

9 EdC-IC Práctica MulSec4x4 9 Seleccionar para la implementación Ficheros añadidos al proyecto Figura 5. Implementación 3. Generar el fichero de programación de la FPGA. En el árbol de proyecto seleccione el módulo sistema_completo y, en la ventana de procesos, visualice la opción Generate Programming File (figura 5): a. Pulsando el botón derecho del ratón sobre la opción Generate Programming File aparecerá un menú flotante como el mostrado en la figura 6a. i. Seleccione la opción de menú de Process Properties y aparecerá el diálogo mostrado en la figura 6b. ii. En ese diálogo elegir la categoría Startup Options y cambiar el valor del primer campo FPGA Start-Up Clock de CCLK a Jtag-Clock. Tras aceptar los cambios con el botón OK se volverá a la ventana principal de ISE. b. Pulsando ahora dos veces el botón izquierdo del ratón sobre Generate Programming File se ejecuta el proceso completo y se genera el fichero de programación. Si el proceso termina con éxito, aparecerá un indicador verde (tal y como mostraba ya la figura 5). En caso contrario, un aspa rojo indicará la existencia de errores en cuyo caso debe corregir y repetir el proceso.

10 EdC-IC Práctica MulSec4x4 10 Figura 6. Generación del fichero de programación: (a) menú desplegable; (b) diálogo con opciones 4. Programar la placa de desarrollo Basys2. En el paso anterior se ha generado un fichero, que debería llamarse sistema_completo.bit, el cual hay que transferirlo por la conexión USB de la placa a la FPGA. Para ello siga los siguientes pasos: a. Compruebe en la placa el modo de programación establecido: el jumper tiene que estar en modo PC (figura 3). b. Conecte la placa de desarrollo al PC vía puerto USB. Conmute la alimentación de la placa. 4 c. Inicie el programa Adept: Menú de inicio Todos los programas Digilent Adept, icono Aparecerá el programa mostrado en la figura 7 con el que se puede transferir el fichero de programación (bitstream) a la FPGA. El programa Adept permite programar dos componentes de la placa Basys2: una FPGA y una PROM. En nuestro caso se programará la FPGA de la siguiente forma: i. Utilice el botón Browse (figura 7) para encontrar y seleccionar el fichero.bit resultado de la síntesis (en nuestro caso, sistema_completo.bit). Este fichero debe encontrarse en la carpeta del proyecto ISE en que se está trabajando. La dirección de esa carpeta debe verse en el marco de la ventana del proyecto ISE. ii. Una vez seleccionado el fichero sistema_completo.bit se activará el botón Program (figura 7). Bastará pulsarlo para que la placa se programe automáticamente. 4 En algunos casos, puede cargarse un programa de test de la propia placa que cuenta dígitos BCD en el display.

11 EdC-IC Práctica MulSec4x4 11 Figura 7. Programación de Basys2 mediante Adept 7. Multiplicando con Basys2 Una vez implementado el sistema completo en Basys2 se podrán realizar multiplicaciones sobre dicha placa donde el usuario generará tanto los datos de entrada al sistema digital multiplicador como las señales de control, incluida la de reloj. Así mismo podrá ver los resultados ciclo a ciclo. La forma de operación normal es: 1) Iniciar el sistema digital. Para ello, actuar sobre el pulsador Reset. 2) Introducir mediante los conmutadores correspondientes los operandos, Dato A y Dato B. 3) Ordenar el comienzo de la operación pulsando en Xs. 4) Generar flancos de reloj pulsando repetidamente sobre Clk para ir recorriendo los sucesivos estados del multiplicador implementado (ver carta ASM en la figura 2 del Enunciado y el circuito en Figura A2 del Anexo). En cada ciclo podrá ver los resultados parciales de SUMH y SUML en los visualizadores 7 segmentos de la derecha (RES). 5) Cuando se enciendan los 8 LEDs la operación se ha completado y puede iniciar una nueva multiplicación.

12 EdC-IC Práctica MulSec4x4 12 En la descripción Verilog de u_control.v Anexo: Causas frecuentes de fallos Dejar sin borrar líneas informativas pero inválidas de la plantilla (p.ej., los ). Nombres de variables diferentes: minúscula/mayúscula (p.ej., s3 S3), español/inglés (p.ej., next_state próximo_estado). Atención a busco busc0. No dar código a alguno de los estados (p.ej., S0). No incluir S0 como próximo estado de SF. Debe ser SF: begin FIN = 1; siguiente_estado = S0; end En caso de varias instancias, dejar de incluir begin end) Incluir end extra (suele haberlo antes de case ) En la descripción Verilog de multiplicador.v No conectar bien la entrada buc0 de la unidad de control. Debe conectarse con databus[0]. No completar las conexiones de todas las entradas y salidas de los módulos instanciados. En total deben ser: o 12 para la unidad de datos (cada bus cuenta como 1 conexión). o 13 para la unidad de control. En la implementación El jumper no está en la posición PC. Corregirlo. No sale la ventana de la figura 7 tras ADEPT. En este caso, desconectar y volver a enchufar la placa al puerto USB y, si lo pide, aceptar nuevo dispositivo.