Introducción a VHDL. Sistemas digitales UTM-2006 JJVS

Transcripción

1 Introducción a VHDL Sistemas digitales UTM-2006 JJVS

2 Surgimiento de VHDL Necesidad de nuevos métodos ya que los clásicos (esquemáticos), llegan a ser ineficientes en diseños de altas escalas de integración. El diseño con ecuaciones Booleanas requiere de la escritura de una ecuación por cada flip-flop, es impráctico para circuitos con cientos de estos. Necesidad de compartir información entre integrantes y equipos de un proyecto. Necesidad de reutilizar módulos que ya han sido desarrollados, depurados y probados. Necesidad de tener un lenguaje portable a diversos fabricantes. Tener un lenguaje estructurado para modelar, simular y sintetizar circuitos digitales.

3 Qué es VHDL? VHDL es un lenguaje de descripción de hardware estandarizado por la IEEE ( ). Es un acrónimo: V se toma por Very High Speed Integrated Circuit ( Circuito Integrado de muy alta velocidad ), y HDL significa Lenguaje para la Descripción de Hardware. Término acuñado por el DoD (Department of Defense) de USA, quienes fueron los primeros en usarlo para: Documentación, modelado y simulación de dispositivos electrónicos. Los simuladores de VHDL surgen en los 90 s. VHDL no fue creado para síntesis, esta propiedad se le agregó al buscar formas que ayuden a automatizar los procesos de diseño.

4 Lenguajes de descripción de Hardware VHDL. Verilog (Cadence). ABEL. CUPL. PALASM. AHDL (Altera Hardware Descripcion Lenguaje) Handel-C (Celoxica) System-C (Synopsys)

5 Historia de VHDL Desarrollado en los 80s por el departamento de defensa de los EU. Adoptado como estándar por la IEEE en Revisado por la IEEE en 1993.

6 Similitudes y diferencias con otros lenguajes Similitudes VHDL es un lenguaje estructurado Reutilización de módulos Portable Diferencias En VHDL la información temporal es explicita Los comandos no siempre son procesados secuencialmente VHDL no se compila en un ejecutable, sino que se sinttiza en un circuito digital.

7 Ventajas de VHDL para el diseño digital Lenguaje estandarizado. Permite el diseño modular y jerárquico de sistemas electrónicos. VHDL permite el paralelismo. Permite incluir diferentes niveles de abstracción al describir un diseño digital.

8 Metodologías de diseño Ascendente Se inicia con componentes simples que permiten formar componentes cada vez más complejos hasta llegar al sistema final. Descendente Se especifica y prueba el sistema con herramientas de alto nivel de abstracción y posteriormente se van definiendo e implementando los niveles inferiores hasta llegar a un nivel de componente.

9 Niveles de descripción de sistemas ESTRUCTURA Bloques funcionales con elementos no- Digitales, o incluso que no son eléctricos µprocesadores, memorias, dispositivos I/O Registros, multiplexores, ALU s Compuertas, Flip-Flops Transistores, R, L, C Objetos Geométricos SISTEMA CHIPS REGISTROS COMPUERTAS CIRCUITOS SILICIO COMPORTAMIENTO Especificación del rendimiento Algoritmos, micro-operaciones Respuesta I/O Tablas de transición de estados, Tablas de verdad Ecuaciones booleanas Ecuaciones diferenciales No existe

10 Dispositivos FPGA Logic Standard Logic ASIC Aplicattion Specific ICs Programmable Logic Devices (PLDs) Gate Arrays Cell-Based ICs Full Custom ICs SPLDs (PALs) 80s CPLDs 90 - FPGAs 90 -

11 FPGA (Field Programmable Gate Array) Un FPGA es un Arreglo de Compuertas Programable en Campo (Field Programmable Logic Device) Son dispositivos programables que están construidos con base en una matriz de bloques lógicos configurables (CLB) En cada CLB es posible desarrollar una función lógica independiente Entre los diferentes CLBs existen líneas de interconexión de diferentes tamaños que también son configurables Alrededor de la matriz se encuentran bloques de entrada y salida (IOB) que también son configurables

12 Categorias de FPGAs Basados en SRAM. Xilinx Altera Basados en antifusibles. Actel, Quicklogic Cypress Xilinx (8100)

13 FPGA Programmable Interconnect CLB CLB Slew Rate Control Passive Pull-Up, Pull-Down Vcc Switch Matrix D Q Output Buffer Pad CLB CLB Q D Delay Input Buffer C1 C2 C3 C4 G4 G3 G2 G1 G Func. Gen. H1 DIN S/R EC S/R Control DIN F' G' H' SD D Q EC I/O Blocks (IOBs) F4 F3 F2 F1 K F Func. Gen. H Func. Gen. G' H' DIN F' G' H' H' F' 1 S/R Control 1 RD SD D Q EC RD Y X Configurable Logic Blocks (CLBs) XC compuertas

14 CLB de un FPGA (Xilinx) Basado en LUTs

15 CLB de un FPGA (Xilinx)

16 IOB de un FPGA

17 Unidad de interconexiones (Xilinx)

18 Interior del FPGA

19 Fabricantes de FPGAs ( ) ( ) ( )

20 Familias de FPGAs de Xilinx Spartan Series Virtex Series Spartan / XL Spartan-II Spartan-IIE Spartan-3 Spartan-3E Spartan-3L Virtex / E / EM Virtex II Virtex II PRO / X Virtex-4 Virtex-5

21 Spartan Series Spartan Family Gates I/Os Block RAM Embedded Multipliers DCM Voltage Spartan-3E 1.6M Kb 36 18x V - 1.2V Spartan-3 5M Kb x V - 1.2V Spartan-3L 4M Kb 96 18x V - 1.2V Spartan-IIE 600K Kb 4 3.3V - 1.5V Spartan-II 200K Kb 4 3.3V - 1.5V Spartan-XL 40K Kb 3.3V

22 Arquitectura de la familia Spartan-3

23 Atributos de la familia Spartan-3 Notes: 1. Logic Cell = 4-input Look-Up Table (LUT) de 4 entradas mas un flip-flop D. "Equivalent Logic Cells" es igual a "Total CLBs" x 8 Logic Cells. 2. Estos productos están disponibles en versiones de alta temperatura.

24 IOBs Spartan-3 Hay 3 rutas principales : Entrada Salida Tres estados

25 Un CLB contiene 4 slices Los CLBs (Configurable Logic Blocks) constituyen los principales recursos lógicos para implementar circuitos combinacionales o secuenciales síncronos.

26 Interior de un slice Cada slice de un CLB tiene los siguientes elementos: Dos generadores de funciones lógicas Dos elementos de almacenamiento Multiplexores Hardware para acarreo lógico Compuertas para operaciones aritméticas Con estos elementos es posible implementar Funciones lógicas Funciones aritméticas Funciones ROM Además, los slices de la mitad izquierda proporcionan dos funciones adicionales: Almacenamiento de datos usando RAM distribuida Desplazamiento de datos con registros de 16-bits

27 Interior de un slice 1 CLB = 4 Slices

28 Bloque RAM

29 Bloque RAM

30 Multiplicadores empotrados

31 Administrador digital de reloj

32 Líneas de interconexión

33 Líneas de interconexión