Memoria y Entrada/Salida Tecnología Organización - Expansión

Transcripción

1 Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC2721 Arquitectura del Computador I Prof. Osberth De Castro Clase 05 Memoria y Entrada/Salida Tecnología Organización - Expansión La memoria como componente del Computador Tecnología de Almacenamiento Organización interna y Externa. Conexionado y Expansión Temporización. Entrada/Salida como componente del Computador Organización y estructura básica E/S Mapeada en Memoria y Aislada Dispositivos programables de E/S Entrada / Salida Programada, por interrupción y DMA. Basado en A. Tanenbaum, S.C.O., 5th Edition, William Stallings, C.O.A., 7ª Ed. y Barry B. Brey, Microprocesadores Intel, 5ta Ed.

2 Carácterísticas de la Memoria en un Computador Lo que se quiere: Gran Velocidad de Acceso Gran Capacidad Flexibilidad de Expansión Limitaciones: Costo por bit Complejidad en la organización para el acceso Compatibilidad. Universidad Simón Bolívar 2

3 Vision general de la memoria de Acceso Aleatorio Dirección Procesador Datos Memoria Control Universidad Simón Bolívar 3

4 Memoria como dispositivo de capacidad 2 n x p bits A 0 D 0 Dirección A D 2... D p-1 Datos D p A n-1 A n Lineas de Control CS OE WE Habilitación del chip Habilitación salida de datos Orden de Escritura Universidad Simón Bolívar 4

5 Memoria de Acceso Aleatorio de 2 n x p CONTROL bit p bit p-1 bit 1 bit 0 DIRECCION A 0 a A n Decodificacion de Localidad.... Celda Celda Celda Celda... Celda Celda Celda Celda..... Celda Celda Celda Celda... Celda Celda Celda Celda.. Localidad 0 Localidad 1. Localidad 2 n -1 Localidad 2 n D p a D 0 DATOS Universidad Simón Bolívar 5

6 Tecnologías de Memoria Categoría Tipo Mecanismo de Borrado Mecanismo de escritura Volatilidad Lectura-Escritura RAM Eléctrico a nivel de byte Eléctrico volátil Sólo lectura ROM Imposible Máscara construcción en No volátil PROM Eléctrico Lectura-escritura EPROM Luz Ultravioleta (nivel de chip) EEPROM Eléctrico a nivel de byte FLASH Eléctrico a nivel de bloque. Universidad Simón Bolívar 6

7 Organización de la Memoria. El bit RAM DINAMICA RAM ESTATICA Universidad Simón Bolívar 7

8 Organización de la Memoria. El bit RAM DINAMICA RAM ESTATICA Almacena como carga de capacitor Los capacitores se descargan. Necesita refrescamiento. Construcción simple. Celdas mas pequeñas. Mas barata. Mas lenta. Uso en arreglos grandes y lentos (Memoria Principal). Es básicamente analógica Almacena como valor digital en flip-flops. No sufre descargas. No necesita refrescamiento. Construcción Compleja. Celdas mas grandes. Mas Costosa. Mas Rápida. Uso en arreglos mas pequeños y rápidos (Memoria Caché). Circuito Digital. Universidad Simón Bolívar 8

9 RAM Estática 6116: 16 Kbits (2Kbytes x 8 bits) Universidad Simón Bolívar 9

10 Temporización de Lectura (ejemplo con RAM 6116) Ciclo general Ciclo general Ciclo simple si CS está habilitado permanentemente Ciclo simple si la dirección ya se ha establacido previamente. Universidad Simón Bolívar 10

11 Temporización de Escritura (ejemplo con RAM 6116) Ciclo general con WE definiendo el momento de la escritura. Ciclo general con CS definiendo el momento de la escritura. Universidad Simón Bolívar 11

12 Memoria del MC68HC908GP32 CPU CPU Direcciones Datos Datos y Control Control Memoria RAM RAM Datos Datos y Variables de de ejecución Memoria FLASH FLASH Programa Configuración Datos Datos semipermanentes Universidad Simón Bolívar 12

13 Arreglos y expansión de Memoria Sistemas de memoria usando múltiples chips de Memoria para aumentar su capacidad. Expansión del número de datos disponible Se dispone de mas capacidad de memoria para datos o programa. Varios integrados almacenan espacios de direcciones diferentes. Se debe decodificar el espacio de direcciones para habilitar/dehabilitar integrados cada vez que se hace un acceso. Expansión del ancho de los datos Se pueden leer o escribir palabras mas grandes ( multiples bytes ) en un solo ciclo de acceso. Un dato está formado por varias localidades de distintos integrados, que comparten la misma dirección interna. Universidad Simón Bolívar 13

14 Arreglos y expansión de Memoria Espansión en Direcciones Espansión en Ancho de Dato b7 b0 b31 b24 b23 b16 b15 b8 b7 b Integrado(0) Integrado(3) Integrado(2) Integrado(1) Integrado(0) Integrado(1) Integrado(2) Integrado(3) 1111 Universidad Simón Bolívar 14

15 Expansión en Direcciones a 4k x 8 con Memorias 6116 de 2k x 8 D0 D7 A0 A12 A11 A12 A0 A10 A 0 A 10 D 0 D 7 A Y 0 B Y 1 WE OE 6116(0) CONTROL G Y 2 Y 3 CS WR OE La capacidad total direccionable es de 4K x 8. Direcciones de 0x000 a 0x1FFF, donde: 74LS A CS de 6116(3) A 0 A 10 WE OE CS 6116(1) D 0 D (0) almacenará las direcciones de 0x0000 a 0x07FF (1) almacenará las direcciones de 0x0800 a 0x0FFF (2) almacenará las direcciones de 0x1000 a 0x17FF (3) almacenará las direcciones de 0x1800 a 0x1FFF. Universidad Simón Bolívar 15 A 0 A 10 WE OE CS 6116(2) D 0 D 7

16 Expansion en Ancho de dato a 2k x 32 con 6116 de 2k x 8 D0 D31 A0 A10 A0 A10 A 0 A 10 D 0 D 7 D24 D31 A0 A10 A 0 A 10 D 0 D 7 D16 D23 A0 A10 A 0 A 10 D 0 D 7 D8 D15 A0 A10 A 0 A 10 D 0 D 7 D0 D7 WE WE WE WE OE 6116(3) OE 6116(2) OE 6116(1) OE 6116(0) CS CS CS CS WR OE CS Universidad Simón Bolívar 16

17 Ejemplo de Conexionado INTEL Universidad Simón Bolívar 17

18 Memorias y arreglos complejos Para arreglos grandes de Memoria Principal se usa RAM Dinámica (DRAM). Tipos: EDO RAM: Usa Latches para guardar información cercana a la lectura actual (típicamente 256 bits), eliminando esperas en accesos secuenciales. SDRAM: DRAM síncrona. Trabaja con una señal de reloj permitiendo transferencias de bloques de datos, típicamente de 32 bytes. Cada lectura de DRAM equivale a 3 ciclos de reloj (típico). 32 lecturas secuenciales en DRAM tardan 32 x 3 = 46 ciclos. 32 lecturas secuenciales en SDRAM tardan 3 + (1 x 32 ) = 36 ciclos. DDR-SDRAM: DRAM síncrona de tasa Dual de Datos (Dual Data rate): igual que la SDRAM, pero permite accesos en ambos flancos del reloj (subida y bajada). Universidad Simón Bolívar 18

19 Memorias Complejas: DDR-SDRAM Micron MT46V de 512 Mbits Universidad Simón Bolívar 19

20 Memorias Complejas: DDR-SDRAM Micron MT46V de 512 Mbits Universidad Simón Bolívar 20

21 Arreglos : DIMM MT18VDDF M x 4 128M x 4 La versión de 1Gbyte consiste en 18 Integrados MT46V, c/u de 128M x 4, mas circuitos de soporte de Reloj, Registros y otros. 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 128M x 4 Universidad Simón Bolívar 21

22 Entrada y Salida La Entrada y Salida es necesaria para la interacción con el exterior: Procesador Usuario Humano (Teclados, visualizadores, actuadores, etc.) Procesador Otros equipos (Otros Computadores, Impresoras, Almacenamiento externo, etc.). Dirección Computador Datos Memoria Procesador Control Dispositivo o equipo externo Mecanismo de acceso interno Dispositivos de Entrada // Salida (periférico) Interconexión a dispositivo externo Monitor Teclado Impresora Otro Computador Actuador Industrial Sensores Universidad Simón Bolívar 22

23 Entrada / Salida Mapeada en Memoria Memoria RAM Entrada / Salida Comparte el Espacio de direcciones de la memoria. No hay instrucciones especiales para acceder a la Entrada / Salida, ni lineas. Una instrucción de E/S podría ser: mov 0x005 0x101 ; Salida mov 0x102 0x005 ; Entrada Memoria RAM Se minimiza la circuitería extra para la señalización de Entrada / Salida. Ejemplo: MC68HC908GP Universidad Simón Bolívar 23

24 Entrada / Salida Aislada Entrada / Salida Espacio de direcciones especial. Instrucciones especiales. Una instrucción de E/S podría ser: OUT 0x005 0x005 ; Salida IN 0x006 0x006 ; Entrada Memoria RAM Se deben usar señales especiales de control (no las de memoria) activadas por las instrucciones. Ejemplo: Procesadores INTEL X Universidad Simón Bolívar 24

25 Entrada / Salida mapeada: Implementación Básica. D0 a D7 74LS244 A0 A1 A2 A3 A4 A0 A1 A2 A3 WE OE CS Memoria 16x8 D0 D1 D2 D3 D4 D5 D6 D7 1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4 Buffer de 3 estados 2G 1G 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 Procesador que direcciona 32 bytes (2 5 ) A Y 0 B Direccionamiento: a Memoria RAM: a (16 bytes) Entrada/Salida: a (4 E/S) Indefinida en circuito: a El puerto(0) es entrada y tiene dirección El puerto(1) es salida y tiene dirección G Y 1 Y 2 Y 3 74LS139 Puerto (0) Puerto (1) Puerto (2) Puerto (3) D0 D1 D2 D3 D4 D5 D6 D7 74LS374 OC GND Biestable CLK Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Universidad Simón Bolívar 25

26 Entrada / Salida Aislada: Implementación Básica. D0 a D7 74LS244 A0 A1 A2 A3 A0 A1 A2 A3 WE OE CS Memoria 16x8 D0 D1 D2 D3 D4 D5 D6 D7 1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4 Buffer de 3 estados 2G 1G 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 IO / M Procesador que direcciona 16 bytes (2 5 ) A Y 0 B Direccionamiento: 0000 a 1111 Memoria RAM: 0000 a 1111 (16 bytes) Entrada/Salida: 0000 a 0011 (4 puertos) Indefinida en circuito: 0100 a 1111 G Y 1 Y 2 Y 3 74LS139 Puerto (0) Puerto (1) Puerto (2) Puerto (3) D0 D1 D2 D3 D4 D5 D6 D7 74LS374 OC Biestable CLK Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 El Puerto(0) es entrada y tiene dirección 0000 El Puerto(1) es salida y tiene dirección GND Universidad Simón Bolívar 26

27 Entrada / Salida: Módulos Programables Permiten flexibilizar la programación en el uso de E/S. Circuitos menos discretos. Un solo integrado puede cumplir multiples funciones programables. Se construyen directamente adaptados al conexionado de buses del computador. Ejemplos: Interfaz de periféricos 82C55A. Controlador de Interrupciones 82C59A. Interfaz de teclado/pantalla 8279 Temporizador programable 8254 Módulos periféricos del MC68HC908GP32. Universidad Simón Bolívar 27

28 Entrada/Salida: Dispositivos programables Conexionado Organización Interna general Universidad Simón Bolívar 28

29 Dispositivos de E/S programables: 82C55A Universidad Simón Bolívar 29

30 Entrada / Salida: programación Entrada / Salida Programada El programa en el procesador se encarga de todas las tareas de E/S. El programa explícitamente transfiere los datos, configura los dispositivos, y les pregunta periódicamente por el estado y datos de los mismos. Desvantajoso dado que el procesador es mucho mas veloz que los dispositivos de E/S, de modo que la espera por programa representa ineficiciencia. Entrada / Salida por interrupción El programa sólo configura el dispositivo de E/S y transfiere datos E/S a registros o Memoria, pero no pregunta por la operación del mismo, pues le será avisado por medio de una interrupción. Los dispositivos de E/S generan interrupciones una vez que tienen datos listos para el programa ó han culminado una operación ordenada por el programa. Entrada / Salida por Acceso Directo Memoria (DMA) El programa sólo realiza configuraciones y da órdenes de E/S. No se encarga de la transferencia de datos E/S Memoria. De esta transferencia se encargan dispositivos especiales llamados Controladores de DMA, como el 8237A de Intel. Universidad Simón Bolívar 30

31 Entrada/Salida: programación E/S Programada E/S por interrupción E/S por DMA Universidad Simón Bolívar 31

32 Entrada/Salida: programación Universidad Simón Bolívar 32

33 Entrada/Salida por interrupciones Ejemplo de uso del 82C55A para E/S para el uso con un programa con E/S por interrupciones. Universidad Simón Bolívar 33

34 Entrada/Salida por Interrupciones Memoria Principal Memoria Principal Universidad Simón Bolívar 34

35 Entrada/Salida usando DMA Universidad Simón Bolívar 35

36 Entrada/Salida usando DMA Universidad Simón Bolívar 36