ARQUITECTURA DE COMPUTADORES I

Transcripción

1 ARQUITECTURA DE COMPUTADORES I Tema 5: Procesadores Vectoriales Lección 18: Características Generales de los Procesadores Vectoriales Curso 2011/2012

2 Bibliografía 1. J. L. HENNESSY and D. A. PATTERSON. Computer Architecture. A Quantitative Approach, Morgan Kaufmann, 3 rd edition, D. SIMA and T. FOUNTAIN, and P. KACSUK. Advanced Computer Architectures: A Design Space Approach, Addison Wesley, K. HWANG. Advanced Computer Architecture: Parallelism, Scalability, Programmability, McGraw Hill, J. ORTEGA, M. ANGUITA y A. PRIETO. Arquitectura de Computadores, Thomson, Arquitectura de Computadores I. Tema 5. Lección 18 2

3 Tema 5. Procesadores Vectoriales 1. Introducción: Motivación y Nota Histórica [Ortega 6.1; Hennessy G.1] 2. Principio, Espacio de Diseño y Prestaciones Generales 3. El Sistema de Memoria 4. Medida de Prestaciones de los Procesadores Vectoriales 5. Problemas en el Procesamiento Vectorial y Soluciones Arquitectura de Computadores I. Tema 5. Lección 18 3

4 Motivación Presentan una microarquitectura orientada a obtener altas prestaciones en el procesamiento vectorial (sumas de vectores, productos escalares,...) Su repertorio de instrucciones máquina incluye instrucciones donde los operandos y los resultados son vectores Propiedades de las operaciones con Vectores El cálculo de uno de los componentes del vector es independiente del de otros componentes: Se obtienen buenos rendimientos en las unidades funcionales segmentadas A = (a1, a2,, an) B = (b1, b2,, bn) A+B = (a1+b1, a2+b2,, am+bm) Una sola operación vectorial especifica una gran cantidad de cálculos: Se reduce el número de instrucciones a ejecutar y se evitan riesgos de control al sustituir bucles enteros por una instrucción. ADDV V1,V2,V3 = for i:=1 to n do V1(i):=V2(i)+V3(i) Los vectores pueden almacenarse ocupando posiciones adyacentes y las operaciones vectoriales acceden a varios de ellos: Se aprovecha de forma eficiente el entrelazado de memoria y las organizaciones S y C para mejorar el ancho de banda de la memoria Arquitectura de Computadores I. Tema 5. Lección 18 4

5 Ejemplo de Repertorio de Instrucciones Vectoriales: DLXV Cálculo de Y = a*x + Y Código Escalar Código Vectorial VLR: Registro de longitud vectorial VM: Registro de Máscara Arquitectura de Computadores I. Tema 5. Lección 18 5

6 Evolución de las Arquitecturas Vectoriales Alliant Multiprocesador (8 proc.) (1987) CDC STAR100 (m-m) (1972) CYBER205 (1981) ETA-10 (1987) (10 proc, 10 GF m-m) Convex Cray Cray 1 (1976) (reg. Vectoriales) (Proc. Escalar más rápido del momento) (12.5 ns == 80 MHz) TI ASC (m-m) (1972) C-1 y C-2 (1985) Minisupercomp. (Compil., M$-diez veces menos) Cray X-MP (1983) (varios cauces de memoria) (9.5 ns == 105 MHz) Cray.2 (1985) (256 Mpal 60 b/pal) Cray Y-MP (1988) (Cray: CComp.Corp y CRes. (1989) C-4 (1994) Cray-3 Cray-4 (95-96) C-90 (1991) (16 Proc. 250 MHz) T3D (1993) J90 (1995) (250 K$) T90 (1996) (10 M$) NEC SX/2 (1984) SX/4 (1995) Hitachi S (1984) IBM 171 inst. vectoriales en la arq. S/370 Unid. 3090/VF en la CPU 3090 (86) Fujitsu VP-100 VP-200 (1982) Compañía Años 70 s 80 s 90 s Arquitectura de Computadores I. Tema 5. Lección 18 6

7 Computadores Recientes con Procesadores Vectoriales VPP5000 Fujitsu SR8000 Hitachi 2000 SX-5 NEC 2000 VPP800 Fujitsu 1998 VPP700 Fujitsu 1998 SX-4 NEC 1997 Arquitectura de Computadores I. Tema 5. Lección 18 7

8 Computador Vectorial #1 en el TOP500 (Nov 02) NEC Earth Simulator: 5120 Procesadores Vectoriales (640 nodos x 8 Proc.) R max =35.86 TFLOPS R pico =40.96 TFLOPS Arquitectura de Computadores I. Tema 5. Lección 18 8

9 Evolución Reciente de los Procesadores Vectoriales Distribución de arquitecturas en el TOP500: 100% 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% jun-93 nov-93 jun-94 nov-94 jun-95 nov-95 jun-96 nov-96 jun-97 nov-97 jun-98 nov-98 jun-99 nov-99 jun-00 nov-00 jun-01 nov-01 jun-02 nov-02 jun-03 nov-03 jun-04 nov-04 SIMD Escalar Vectorial Situación del mejor computador vectorial en el TOP500: jun-93 nov-93 jun-94 nov-94 jun-95 nov-95 jun-96 nov-96 jun-97 nov-97 jun-98 nov-98 jun-99 nov-99 jun-00 nov-00 jun-01 nov-01 jun-02 nov-02 jun-03 nov-03 jun-04 nov-04 NEC National Aerospace Laboratory of Japan Atmospheric Environment Service (AES) University of Tokyo Leibniz Rechenzentrum University of Tokyo The Earth Simulator Center Arquitectura de Computadores I. Tema 5. Lección 18 9

10 Situación de los Procesadores Vectoriales en el TOP500 TOP500 (Noviembre de 2006) TOP500 (Noviembre de 2007) Arquitectura de Computadores I. Tema 5. Lección 18 10

11 Situación en el TOP500 (cont.) TOP500 (Noviembre de 2008) TOP500 (Noviembre de 2009): NEC SX-9/E (Posición 31) TOP500 (Noviembre de 2010): NEC SX-9/E (Posición 54) (Velocidad pico: TFLOPS) Arquitectura de Computadores I. Tema 5. Lección 18 11

12 Situación en el TOP500 (nuevo Earth Simulator) Cada CPU: Procesador Superescalar de 4 vías (SU) Procesador Vectorial (VU) con 8 grupos de 72 registros de 256 componentes y 6 tipos de cauces (8 cauces). Frecuencia: 3.2 GHz Extensiones Vectoriales para el Repertorio de Instrucciones: Tarantula (Alpha) AltiVec (PowerPC) Arquitectura de Computadores I. Tema 5. Lección 18 12

13 Tema 5. Procesadores Vectoriales 1. Introducción: Motivación y Nota Histórica 2. Principio, Espacio de Diseño y Prestaciones Generales [Ortega 6.2; Hennessy G.2] 1. Características del Procesamiento Vectorial 2. Aplicación de la Segmentación 3. Tipos de Arquitecturas Vectoriales 3. El Sistema de Memoria 4. Medida de Prestaciones de los Procesadores Vectoriales 5. Problemas en el Procesamiento Vectorial y Soluciones Arquitectura de Computadores I. Tema 5. Lección 18 13

14 Características del Procesamiento Vectorial Longitud de palabra: Suele ser mayor que el empleado en el resto de procesadores en todos los niveles (memoria, unidades de ejecución, registros, etc.) Longitud de los vectores: Los vectores se pueden operar con una sola instrucción, así que cuanto mayores sean, mejor Uso de la segmentación: En el procesamiento de instrucciones se usa para ganar ILP En el procesamiento de datos se usa a varios niveles: Microsegmentación: Segmentación de las unidades vectoriales Macrosegmentación: Encadenamiento de las operaciones vectoriales Uso de flujos de datos múltiples (replicación): Si se dispone de varios cauces vectoriales segmentados que implementan la misma operación vectorial (ej. suma), se podrán realizar varias sumas segmentadas a la vez Se puede usar para lograr: Paralelismo funcional: Si las operaciones son de instrucciones diferentes Paralelismo de datos: Si se reparten los elementos de un vector entre los cauces Arquitectura de Computadores I. Tema 5. Lección 18 14

15 Tipos de Arquitecturas Vectoriales Memoria Memoria: Todas las instrucciones vectoriales operan con datos y resultados en memoria Ejemplos: CDC 6600, CDC 7600 CDC STAR100, TI ASC, CDC CYBER-205 Registro Registro: Operan con datos y resultados en registros y tienen instrucciones de tipo LOAD/STORE para cargar/almacenar los vectores Ejemplos: Cray, NEC SX, Fujitsu VPP, Convex, Hitachi Arquitectura de Computadores I. Tema 5. Lección 18 15

16 ILP: El procesamiento de instrucciones está segmentado y se utilizan múltiples unidades funcionales Paralelismo de datos: cada instrucción vectorial codifica una operación sobre todos los componentes del vector b4 b3 b2 b1 a4 a3 a2 a1 Registros Vectoriales a8 b8 Aplicación de la Segmentación a7 b7 a6 b6 Cauce Vectorial a5 b5 Datos Escalares Control E/S IF ID OF a4 b4 Memoria Principal a3 b3 Flujo Instr. Unidad LOAD/STORE Datos Vectoriales a2+b2 a1+b1 Procesador Vectorial Registro Vectorial Unidad Escalar Reg. Escalares Cauces Esc. Reg. Vectoriales Cauces Vector. Unidad Vectorial Unidades funcionales segmentadas Arquitectura de Computadores I. Tema 5. Lección 18 16

17 Características de Procesadores Vectoriales Representativos Arquitectura de Computadores I. Tema 5. Lección 18 17

18 Esquema del Cray 1 Palabras de 64 bits Frecuencia 80 MHz Memoria 1 Mpalabra (bipolar, 64 bits + 8 de corrección de errores) B,T,V (1 palabra/ciclo) A,S (2 palabras/ciclo) Inst. (4 pal//ciclo) 8 Reg Vectoriales (64 registros de 64 bits) 12 canales de Entrada y 12 de Salida Arquitectura de Computadores I. Tema 5. Lección 18 18

19 Tema 5. Procesadores Vectoriales 1. Introducción: Motivación y Nota Histórica 2. Principio, Espacio de Diseño y Prestaciones Generales 3. El Sistema de Memoria [Ortega 6.3, Hwang 8.1, Hwang-Briggs 3.1.4] 1. Unidades de Carga y Almacenamiento y Entrelazado de Memoria 2. Acceso a Memoria Simultáneo y Concurrente 4. Medida de Prestaciones de los Procesadores Vectoriales 5. Problemas en el Procesamiento Vectorial y Soluciones Arquitectura de Computadores I. Tema 5. Lección 18 19

20 Requisitos del Sistema de Memoria Al igual que el resto de las unidades de ejecución, las unidades de memoria deberían poder cargar/almacenar un dato cada ciclo de reloj para no introducir cuellos de botella Para mantener este ancho de banda se debe diseñar un sistema de memoria con múltiples bancos, ya que: Muchos computadores vectoriales soportan varios accesos a memoria por ciclo, (múltiples unidades de memoria) y el tiempo de acceso a memoria es mayor que el tiempo de ciclo de CPU Los procesadores vectoriales soportan la característica de poder acceder simultáneamente a datos no adyacentes en memoria (vector stride, gatherscatter) La mayoría de los computadores vectoriales tienen varios (o bastantes) procesadores compartiendo la memoria, y cada procesador generará su propio flujo de direcciones Arquitectura de Computadores I. Tema 5. Lección 18 20

21 Entrelazado de Memoria (I) El entrelazado consiste en distribuir el espacio de memoria del procesador entre distintos módulos de memoria. En una dirección de memoria, un conjunto de bits indican el módulo y el resto indican la posición dentro de ese módulo. Si los bits que indican el módulo son los menos significativos se habla de entrelazado de orden inferior y si son los más significativos se trata de entrelazado de orden superior. Entrelazado de una memoria de 2 20 palabras en 2 6 =64 módulos Posición dentro del Módulo Módulo Módulo Posición dentro del Módulo Entrelazado de orden inferior Entrelazado de orden superior Arquitectura de Computadores I. Tema 5. Lección 18 21

22 Entrelazado de Memoria (II) (11) (11) Entrelazado Superior 2 5 =32 direcciones de memoria 2 2 =4 módulos de 2 3 =8 posiciones Entrelazado Inferior Arquitectura de Computadores I. Tema 5. Lección 18 22

23 Acceso a Memoria Simultáneo o Tipo S Módulo 0 Acceso 1 Acceso 2 Ta = M*t 0 Módulo 1 Multiplexor Módulo 2 M-1 Ta t 0 1 M M-1 m bits menos significativos T = Ta + M*t Módulo M-1 n Con Entrelazado Inferior N=2 n direcciones M=2 m módulos n-m bits más significativos n-m m 2 (n-m) direcciones/módulo Arquitectura de Computadores I. Tema 5. Lección 18 23

24 Acceso a Memoria Concurrente o Tipo C Con Entrelazado Inferior N=2 n direcciones M=2 m módulos 2 (n-m) direcciones/módulo n-m n m 0 1 M-1 t Ta Ta Ta Ta = M*t t 0 1 M-1 R/W Señales Ocupado/ Completo M7 0 M6 1 M-1 M0 T = Ta + M*t Controlador de Memoria Registros de Direcciones y control m decod n-m Permite acceder concurrentemente a M direcciones, con lo que soporta el uso de strides en los accesos a memoria Arquitectura de Computadores I. Tema 5. Lección 18 24

25 Acceso a Componentes no Adyacentes: Vector Stride R1 = (inicio del vector) R2 = 3 (stride, primo con 4) R1 = (inicio del vector) R2 = 2 (stride, MCM(4, 2) = 2) LVWS V1, (R1, R2) V1 (0, 3, 6, 9) LVWS V1, (R1, R2) Contención en los módulos 0 y 2 Arquitectura de Computadores I. Tema 5. Lección 18 25

26 Vector Stride (II) La organización tipo S degrada las prestaciones rápidamente si la distancia entre componentes del vector (stride) es mayor que 1. Este caso es bastante frecuente en procesamiento vectorial do 10 i=1,100 do 10 j=1,100 A(i,j)=0.0 do 10 k=1, A(i,j)=A(i,j)+B(i,k)*C(k,j) Para B interesa que las columnas estén en el mismo módulo (se accede por filas) B(1,1) B(2,1) B(1,2) B(2,2) Para C interesa que las filas estén en el mismo módulo (se accede por columnas) C(1,1) C(1,2) C(2,1) C(2,2) Los procesadores vectoriales proporcionan instrucciones de acceso a memoria con stride para facilitar la vectorización de estas operaciones, así que el sistema de memoria debería ejecutarlas eficientemente Arquitectura de Computadores I. Tema 5. Lección 18 26

27 Páginas Web: Para ampliar Artículos de Revistas y Libros: HWANG, K.: Advanced Computer Architecture. Parallelism, Scalability, Programmability. McGraw Hill, 1993 [Capítulo 8, ] HWANG, K.; BRIGGS, F.A.: Arquitectura de Computadoras y Procesamiento Paralelo. McGraw Hill, [Capítulos 3 y 4] LUBECK, O.; MOORE, J.; MENDEZ, R.: A benchmark comparison of three supercomputers: Fujitsu VP-200, Hitachi S810/20, and Cray X-MP/2. IEEE Computer, 18:1, pp Enero, PADUA, D.; WOLFE, M.: Advanced Compiler Optimizations for Supercomputers. Comm. Of the ACM, 29:12, pp Diciembre, Arquitectura de Computadores I. Tema 5. Lección 18 27