Análisis a gran señal del amplificador diferencial básico con BJT s

Transcripción

1 Análisis a gran señal del amplificador diferencial básico con BJT s. NTRODUON Habitualmente, cuando se estudia el bloque amplificador diferencial (a partir de ahora A.d.), se pasan por alto características importantes relacionadas con la polarización del mismo y con las magnitudes relacionadas con la amplitud de las señales de entrada tanto en modo común como diferencial. Es por esto que en este artículo se tratará el estudio de este conocido bloque amplificador, desde el punto de vista de la relación entre las señales de entrada, y su polarización en... EL AMPLFADOR DFERENAL BÁSO - Fig. En la Fig. está representada la configuración básica. El circuito tiene dos entradas, v s y v s y tres salidas v o, v o y una tercera que se considera la salida diferencial. v od vo vo ec 0.

2 En esencia el A.d. esta pensado para amplificar la diferencia de tensiones en sus entradas. En ocasiones una de las entradas se lleva a masa, de esta forma se amplificará la señal aplicada en la otra entrada. Para que un A.d. se comporte de forma ideal, las características de ambos transistores deben de ser exactamente iguales, lo que supone normalmente que el circuito es implementado en un circuito integrado. uando este es el caso, podemos suponer que los transistores son idénticos y por lo tanto existe una simetría perfecta entre ambas mitades del circuito. 3. SEÑALES DE ENTRADA EN MODO OMUN Y EN MODO DFERENAL Se definen dos formas de expresar las señales de entrada: Señal de entrada en modo diferencial: vs vs ec 0. Señal de entrada en modo común: v s vs vmc ec03. Resolviendo ahora las ecuaciones anteriores para v s y v s : vs vmc ec04. vs vmc ec05. La definición formal de v mc y v md nos sirve para entender que v mc se presenta de forma comun o en fase, en ambas entradas del A.d. (normalmente se suele atribuir a una señal de ruido que se presenta junto con la señal a amplificar, o a un nivel de polarización de etapas precedentes) y que v md es la señal que se pretende amplificar (señal de información) se presenta desfasada en 80º en las entradas del A.d. 4. ANÁLSS EN GRAN SEÑAL DEL AMPLFADOR DFERENAL BÁSO 4. ANÁLSS EN. Haremos primeramente dos observaciones:.- Debido a la simetría del circuito de la figura, analizaremos solamente la mitad del mismo, teniendo la precaución de elevar a *R el valor de la resistencia de emisor para mantener constante la caída de tensión en el emisor (observar que se reduce la corriente en el emisor en /).- Para el análisis en.. hacemos v md 0, y tratamos la señal en modo común como una señal de.. Por lo tanto: v v v mc s s -

3 Fig. omo siempre que se estudia un circuito en.., cortocircuitamos las fuentes de señal en.a. En este caso la fuente v mc se conserva porque la tratamos como una fuente de.. Aplicando la ley de Kirchhoff de tensiones a la malla de entrada: Vmc B * RB VBE * R V 0 ec06 donde E para β ec 07. despejando Vmc V 0,7 RB R β ec 08. Pasamos a determinar los puntos de corte con los ejes de la recta de carga en.. Para ello aplicando la ley de Kirchhoff de tensiones a la malla de salida, obtenemos: V * R V * R V 0 ec09 E uando 0 entonces V V V ec 0. E uando donde R V E D 0 R entonces R V R V D ec. ec. Fig. 3 Sustituyendo en la ec. 08, V mc 0 encontramos el valor de c : 3

4 V 0,7 ec 3. Rb R β Sustituyendo el valor de obtenido en la ec.3, en la ec.09 y tomando en cuenta las siguientes simplificaciones: V V R B 0 Ω *R >> R Se puede demostrar que V E ~V lo que quiere decir que cuando V mc 0 V, el punto Q esta aproximadamente centrado en la recta de carga de continua.. Si el valor de V mc se eleva demasiado, (llegando a V mc máxima ) Q entra en saturación, y si disminuye hasta V mc minima, entra en corte. En la siguiente sección demostraremos que los valores máximos y mínimos de V mc están relacionados con la ganancia de tensión de la etapa. Hasta aquí el análisis en.. de la semi-etapa Q del A.d. básico de la Fig.. 4. ANALSS EN.A Para el estudio en.a. utilizaremos el modelo equivalente en π del transistor (en el cual despreciamos el valor de r 0 por suponerla de valor mucho mayor que R ). omenzamos el análisis del circuito de la Fig., cortocircuitando las fuentes de. (y por tanto V mc ). Entonces, según las ecuaciones cuatro y cinco: vs ec4. vs ec5. - ii ß*re i b ß* i b i - Fig. 4 Solamente nos interesa del circuito de la figura 4 la pendiente de la recta de carga en.a, para poder superponerla a la de.. p R ec6. 4

5 Por lo tanto, podemos concluir, que tenemos una recta de carga en.. debida a la señal de modo común, y otra recta de carga en.a. debida al funcionamiento en modo diferencial. La recta de carga en alterna, deslizará sobre la de continua, entre las posiciones máximas y mínimas comprendidas entre V mc máxima y V mc minima. Fig. 5 Detengamos el tiempo, en un instante dado, y observemos las rectas de carga (tanto en.. como en.a.) de ambos transistores del A.d. básico de la figura. Supongamos que en ese momento tenemos una entrada tal que: vs vmc ec04. vs vmc ec05. 5

6 Fig. 6 Entonces, para una señal de entrada dada (con su componente común y diferencial), tendremos que observar que ningún transistor (tanto Q como Q) entre en corte o saturación para una ganancia en modo diferencial dada. Utilizaremos las graficas del transistor con las rectas de carga, para ilustrar varias situaciones del punto Q. Fig. 7 Si las tensiones en modo común son extremas (muy positivas o muy negativas), llevaremos a los transistores que componen el A.d. a la saturación o al corte respectivamente, por lo que se perderá la linealidad del circuito y por lo tanto no estaremos amplificando la señal de entrada convenientemente. Fig. 8a Fig. 8b En la fig. 8a y 8b, observamos distintas puntos de ubicación del punto Q. Si las señales en modo común se prevén elevadas (mucho nivel de ruido o perturbación), 6

7 entonces para que la amplificación de la señal resulte lineal, se deberá de trabajar con ganancias de señal en modo diferencial pequeñas (Fig.8a). Por el contrario, si el ruido o componente común es reducido, se podrá aumentar la ganancia de la etapa diferencial (Fig. 8b). on esto, podemos intuir, que si queremos obtener una gran amplificación de la señal en modo diferencial (al fin y al cabo, esta es la función principal de los A.d.) y tenemos la posibilidad de tener una elevada tensión de entrada en modo común, deberemos diseñar dos etapas diferenciales conectadas en cascada. ª etapa: Será la encargada de reducir la señal de entrada en modo común. Para conseguir esto, deberá de tener una RRM (relación de rechazo en modo común) elevada, o lo que es lo mismo una ganancia de tensión de modo común lo más baja posible. A v mc R * R ec7. Para conseguir esto, normalmente se persigue elevar al máximo el valor de R lo que nos lleva directamente, al A.d. polarizado con fuente de intensidad constante, en el cual de forma ideal el valor de R es infinito. º etapa: Una vez que la señal en modo común es atenuada, nos podemos encargar de obtener una mayor ganancia de tensión o corriente (no olvidar que el circuito de la Fig., no es ni más ni menos que una etapa en emisor común, la cual tiene valores elevados tanto de ganancia en corriente como en tensión). Para ello observar la Fig. 8b, en la cual se observa claramente que la señal de salida tiene un valor de pico mucho más elevado que la de la Fig. 8a. 7