Prof: Zulay Franco Puerto Ordaz, noviembre

Transcripción

1 56 Monostabls y Astabls 3.1 Introducción 3.2 Monostabl Es un circuito lctrónico qu dispon d una sñal d ntrada, gnralmnt dnominada disparo, al activars sta ntrada n la salida dl circuito (Q s obtin un pulso cuya duración s ncuntra dtrminada por una rd RC. En la Figura 3.1, s ilustra la configuración xtrna d un monostabl, algunos fabricants proporcionan la salida ngada d (Q. R C Disparo Q Q Figura 3.1. Configuración Extrna d un monostabl. Est circuito almacna indfinidamnt un stado lógico, bin sa l cro ó l uno lógico, d allí su nombr d monostabl, n st stado prmanc indfinidamnt hasta qu s produzca l disparo. El timpo d duración dl pulso w, dpnd d los valors d la rsistncia y l condnsador. Si bin hay curvas para l cálculo dl timpo d tmporización w, st s pud calcular con mayor prcisión mplando la xprsión:

2 57 w = KRC (1 La constant K s suministrada por l fabricant y n algunos casos s pud calcular. La ntrada d disparo pud sr por flanco d subida o por flanco d bajada. figura 3.2 s pud obsrvar l diagrama d timpo d la rspusta dl monostabl. Disparo Disparo w w a b Figura 3.2. Rspusta dl monostabl. a Activado por flanco d subida. b Activado por flaco d bajada. 3.3 Clasificación d los monostabls Los monostabls s clasifican n no rdisparabl y rdisparabl. Los monostabls no rdisparabl son aqullos monostabl qu cominza su tmporización ( w una vz sa activada su ntrada d disparo y su salida s ncuntra n su stado stabl. En la figura 3.3 s mustra la salida d un circuito monostabl no rdisparabl con la ntrada d disparo activa por flanco d subida y l stado stabl d la salida s l cro lógico Disparo w w Figura 3.3. Rspusta dl monostabl no rdisparabl disparado por flanco d subida.

3 58 En l punto 1 d la figura 3.3, s obsrva qu cuando s tin un flanco d subida n la ntrada d disparo dl monostabl y la salida dl circuito s ncuntra n su stado stabl (Q=0, la salida dl circuito s coloca n su stado instabl (Q=1 durant un timpo w. En l punto 2 s obsrva qu si durant st timpo t w ocurr un flanco d subida n su ntrada d disparo, l circuito hac caso omiso a st flanco y no cominza d nuvo la tmporización w, En l punto 3 s obsrva qu s cominza una nuva tmporización, t w, ya qu la salida dl circuito s ncuntra n su stado stabl ( Q=0 y ocurr l flanco d subida. Los monostabls rdisparabl son aqullos monostabl qu cominza su tmporización ( w cada vz qu s activ su ntrada d disparo, sin importar si la salida s ncuntra n su stado stabl ó instabl. En la figura 3.4 s mustra la salida d un circuito monostabl rdisparabl disparado por flanco d subida y l stado stabl n la salida s l cro lógico Disparo w Figura 3.4. Rspusta dl monostabl rdisparabl disparado por flanco d subida. En l punto 1 d la figura 3.4, s obsrva qu cuando s tin un flanco d subida n la ntrada d disparo dl monostabl y la salida dl circuito s ncuntra n su stado stabl (Q=0, la salida dl circuito s coloca n su stado instabl (Q=1 durant un timpo w. En l punto 2 y 3 s obsrva qu si durant st timpo t w ocurr un flanco d subida n su ntrada d disparo, l circuito cominza d nuvo la tmporización w.

4 Algunos circuitos intgrados d tipo monostabls 74LS121: Monostabl no rdisparabl con ntrada Schmitt riggr. La configuración d sus pins y su tabla d funcionaminto s prsnta n la figura 3.5. El circuito s pud disparar por flanco d subida (B o por flanco d bajada (A1 ó A2, s configura por uno o por l otro sgún la tabla d funcionaminto suministrada por l fabricant. La ntrada B d tipo Schmitt riggr prmit vlocidads d transicions dl pulso d ntrada tan bajas como 1v/sg. Figura 3.5. Pins y tabla d funcionaminto dl monostabl 74LS121. El ancho dl pulso s programabl dsd 30nsg a 28sg. Utilizando la rsistncia intrna (R int, s dcir colocando st pin a Vcc y djando abirtas las ntradas C xt y R xt /C xt s obtin un pulso a la salida d 30 nsg o 35 nsg típicos. Utilizando R xt /C xt s pud obtnr pulso dsd pocos nsg hasta 28sg. El valor d la rsistncia db star ntr 2KΩ a 40KΩ y l capacitor ntr 10 pf a 10 uf, sin mbargo s pudn utilizar condnsadors hasta 1000 uf y rsistncia dsd 1,4 KΩ. Para Cxt < 1000 pf l ancho d pulso stá dtrminado por los valors dados por la curva d la figura 3.6.

5 60 Figura 3.6. Duración dl ancho dl pulso n función d R xt y C xt Para C xt 1000 pf la salida stá dfinida como: W = K R xt C xt dond R xt s n KΩ C xt s n pf w s n nsg y K 0, El coficint K no s constant varía sgún l capacitor, como pud vrs n la figura

6 61 fabricant. Figura 3.7. Valor K n función dl capacitor En la figura 3.8, s pud obsrvar las condicions d opración rcomndadas por l Figura 3.8. Condicions d opración rcomndadas por l fabricant

7 62 74LS123: Monostabl rdisparabl. La configuración d sus pins y su tabla d funcionaminto s prsnta n la figura 3.9. El circuito s pud disparar por flanco d subida (B o por flanco d bajada (A, s configura por uno o por l otro sgún la tabla d funcionaminto suministrada por l fabricant, l pulso cominza cuando dtcta un flanco n la ntrada d disparo (A ó B. Figura 3.9. Pins y tabla d funcionaminto dl monostabl 74LS123. Para Cxt<1000 pf l ancho d pulso stá dtrminado por los valors dados por la curva d la figura Figura Duración dl ancho dl pulso n función d R xt y C xt

8 63 Para C xt 1000 pf la salida stá dfinida como: W = K R xt C xt dond R xt s n KΩ C xt s n pf w s n nsg y K 0, El coficint K no s constant varía sgún l capacitor, como pud vrs n la figura Figura Valor K n función dl capacitor Por otra part, si s utiliza un condnsador con polaridad l trminal ngativo dl condnsador db star conctado al pin "CEX" dl dispositivo como s mustra n la figura 3.12, dond s prsnta la conxión para obtnr un ancho d pulso d W, cuando s configurado para activars o disparars por flanco d bajada.

9 64 Figura Conxión dl intgrado 74LS123 para obtnr un ancho d pulso d t w. fabricant. En la figura 3.13, s pud obsrvar las condicions d opración rcomndadas por l Figura Condicions d opración rcomndadas por l fabricant

10 65 Como jmplo d aplicación d st monostabl rdisparabl, vamos l siguint problma: S ncsita implmntar un circuito qu sa capaz d dtctar cuando s produc la caída d una lína d sñal digital d clock cuya frcuncia s d 100KHz. Para disñar l circuito rqurido podmos mplar un monostabl rdisparabl l cual s dispar prmanntmnt con alguno d los dos flancos d la sñal d clock qu hay qu tstar. El priodo d la sñal d clock s d 1/100KHz ó 10us. Si ajustamos l timpo d W a un valor suprior a 10us, la salida dl mismo stará prmanntmnt n alto ( si mplamos pulso positivo ya qu simpr aparcrá un flanco qu dispar al monostabl. Solamnt bajará cuando al habr pasado los W sgundos no s haya prsntado otro flanco d la sñal d clock, lo cual significará qu la misma ha caído. 555: Est componnt s pud configurar mdiant componnts xtrnos como monostabl ó como astabl. S pud obsrvar n la figura 3.14, su configuración intrna. Pins: Figura Configuración intrna dl Circuito Intgrado 555

11 irra 2.- Entrada d disparo, normalmnt db star a 1 lógico, al producir l disparo l voltaj db car por dbajo d 1/3 Vcc y s activa la ntrada SE dl bistabl. 3.- Pin d 4.- Pin d rst, activo n bajo. 5.- Pin d control, a través d st pin s pud modificar los voltajs d comparación. 6.- Voltaj umbral, l voltaj db star por ncima d 2/3 Vcc para activar la ntrada RESE dl bistabl. 7.- Pin d dscarga prmit qu un condnsador ( C s cargu y s dscarga. 8.- Voltaj d alimntación. En la figura 3.15 s prsnta l C.I 555 n su configuración como monostabl. Vcc Disparo 1K Pulsador R W 4 5 0,01 uf C 2/3 vcc 0V a b Figura a C.I 555 n su configuración como monostabl. b Diagramas d timpo d la ntrada d disparo, salida y d la carga y dscarga dl condnsador. Ralicmos l análisis dl circuito monostabl d la figura 3.15, basado n la configuración intrna dl 555 mostrada n la figura Al activar l pulsador d la figura 3.15, l voltaj n l pin 2 s mnor qu 1/3 d Vcc, ntoncs: la ntrada SE dl bistabl s

12 67 activa, la salida dl 555, pin 3, s coloca n 1 lógico, l transistor s corta y l condnsador cominza a cargars a través d la rsistncia R. Cuando l valor dl voltaj dl condnsador s mayor a 2/3 d Vcc, ntoncs la ntrada d RESE dl bistabl s activa, la salida va a cro lógico, l transistor conduc y l condnsador s dscarga a través d él (vr figura Por tanto dspués dl disparo la salida prmanc n 1 lógico n un timpo igual al timpo qu tarda l condnsador n cargars a 2/3 d Vcc. Vr la part b d la figura El timpo d duración dl pulso w s pud dtrminar sgún la cuación 2, qu s la cuación d carga d un condnsador, ( dond Vc=2/3 d Vcc, Vf= Vcc y Vo= 0V. Considracions: El voltaj d la ntrada d disparo (pin 2, db star normalmnt n alto y al disparar l voltaj n st pin db star por dbajo d 1/3 d Vcc. El ancho dl pulso d disparo db sr mnor qu la duración dl pulso W, pus si l disparo s mayor s tndrá activa la ntrada d SE y RESE dl bistabl, y la salida cará a 0 lógico solo al dsaparcr l disparo. Asignación:

13 68 Consultar n l manual timpo máximo d tmporización, valor condnsador y d la rsistncia. máximo dl 74xx14: Para gnrar un pulso d un ancho W, utilizando l 74xx14 s db prsionar y librar l pulsador dl circuito mostrada n la figura Vcc Vcc Entrada Pulsador R V t + 0V C 74xx14 W a b Figura a Circuito utilizado l C.I 74xx14 para obtnr un pulso d duración d w b Diagramas d timpo d la dscarga y carga dl condnsador y d la salida Modo d funcionaminto: Inicialmnt l condnsador, C, s ncuntra cargado a un voltaj igual a Vcc, s dcir s tin un uno lógico n la ntrada dl 74xx14 y a la salida s tin un cro lógico. Al prsionar l pulsador l condnsador s dscarga, aplicando así un cro lógico n la ntrada y obtniéndos un 1 lógico a la salida. Al librar l pulsador la salida prmanc n 1 lógico durant un timpo ( W, igual al timpo qu tarda l condnsador n cargars a través d la rsistncia R dsd l voltaj inicial 0V hasta l voltaj qu l 74xx14 intrprta como uno lógico n la ntrada, s dcir V +. Vr la part b d la figura Para implmntar st circuito s rcomndabl colocar una rsistncia para dscargar l condnsador como s mustra n la figura3.17.

14 69 Vcc Vcc Entrada R1 V t + Pulsador V o R2 C W Figura a Circuito utilizado l C.I 74xx14 para obtnr un pulso d duración d w b Diagramas d timpo d la dscarga y carga dl condnsador y d la salida Para st caso al prsionar l pulsador l condnsador s dscarga a un voltaj, V o dado por la xprsión: V o R2 * Vcc R2 R1 (4 Est valor d voltaj db sr mnor ó igual qu V -, valor indicado por l fabricant dl 74xx14 para tnr un 0 lógico aplicado n la ntrada, y así garantizar qu s tndrá un uno lógico n la salida. Al librar l pulsador la salida prmanc n 1 lógico durant un timpo ( W, igual al timpo qu tarda l condnsador n cargars a través d la rsistncia R1 dsd l voltaj inicial V o hasta l voltaj qu l 74xx14 intrprta como uno lógico n la ntrada, s dcir V +. Vr la part b d figura El timpo d duración dl pulso w s pud dtrminar sgún la cuación (2, qu s la cuación d carga d un condnsador, V c V V f f o t RC Dond

15 70 V o =Voltaj qu tin l condnsador cuando cominza la carga, 0V si no tin rsistncia d dscarga y vin dado por la cuación 4, cuando s l coloca la rsistncia d dscarga. + V c = Voltaj dl condnsador para l timpo w, s dcir V ; V f =Voltaj al cual tind a cargars l condnsador, s dcir Vcc Lugo rmplazando n la cuación d carga tnmos, V Vcc cc V o W R1C Vcc cc V 0 W R1C cc V cc V o W R1C W R1C cc V Ln cc V o W cc V 1 R C Ln cc V o (5 Considrando R1>> R2, l voltaj inicial, V o cuación 4 d la siguint forma. s pud asumir d 0V, qudando la ( 3.5 Astabl Circuito lctrónico qu no tin un stado lógico stabl n su salida (Q. Son los llamados osciladors, dond la frcuncia d oscilación va dpndr d una rd RC. Est tipo

16 71 d circuito no dispon d una sñal d ntrada d disparo xtrna. La xprsión para calcular la frcuncia d oscilación vin dada por la xprsión 7, como sigu: F 1, (7 Dond s l priodo d la sñal y s igual a = t alto + t bajo (8 74xx14: En la figura 3.18 s prsnta la implmntación d un astabl utilizando 74xx14. R V V t 1 t 2 C V t + V t - a b Figura a Circuito utilizado l C.I 74xx14 para obtnr un pulso d duración d w. b Diagramas timpo d la salida y d la carga y dscarga dl condnsador Modo d funcionaminto Comncmos l análisis suponindo qu inicialmnt l condnsador, C, s ncuntra cargado a un voltaj igual a V -, s dcir s tin un cro lógico n la ntrada dl 74xx14 y a la salida s tin un uno lógico, V. Como l voltaj dl condnsador s mnor qu V l condnsador trata d cargars a través d la rsistncia R, al voltaj d salida, sin mbargo cuando l condnsador tin un voltaj igual a V +, l 74xx14 cominza a vr un uno lógico n la ntrada y la salida s va a cro lógico, V. Para st instant d timpo l voltaj dl condnsador s mayor qu V y cominza a dscargars a través d la rsistncia R, sin mbargo cuando l condnsador tin un voltaj igual a V -, l 74xx14 cominza a vr un cro

17 72 lógico n la ntrada y la salida s va a uno lógico, n st punto s rpit d nuvo l ciclo. La carga y dscarga s pud obsrvar n la figura Para l cálculo d la frcuncia s db dtrminar l priodo d la sñal, y para llo s - db calcular l timpo t 1, qu s l timpo qu tarda l condnsador para cargars dsd V hasta V + + y l timpo t 2 qu s l timpo qu tarda l condnsador para dscargars dsd V - hasta V Ecuación d carga dl condnsador V c V f f V o t1 RC Dond V o =Voltaj qu tin l condnsador cuando cominza la carga, s dcir V - V c = Voltaj dl condnsador para l timpo d t 1= V + V f =Voltaj al cual tind a cargars l condnsador, s dcir V Dspjando t 1 y rmplazando valors n la cuación d carga tnmos. V V V t1 RC V V t1 RC V V t1 RC t1 RC Ln V V t 1 RC Ln V V (9

18 73 Ecuación d dscarga dl condnsador V c V f f V o t 2 RC Dond V o =Voltaj qu tin l condnsador cuando cominza la dscarga= V + V c = Voltaj dl condnsador para l timpo t 2 = V - V f =Voltaj al cual tind a dscargars l condnsador=v Dspjando t 2 y rmplazando valors n la cuación d dscarga tnmos. V V V t 2 RC V V t 2 RC V V t 2 RC t 2 RC Ln V V t 2 RC Ln V V (10 Rmplazando t 1 y t 2 n la cuación (8

19 74 Ln V V RC Ln V V RC Ln V V RC Ln V V RC Ln V V V V RC RC Ln V V V V (11 555: : En la figura 3.19 s prsnta la implmntación d un astabl utilizando l 555 Vcc Vcc ,01 uf RA RB C 2/3 vcc t 1 t 2 1/3 vcc a b Figura C.I 555 n su configuración como astabl. b Diagramas timpo d la salida y d la carga y dscarga dl condnsador Ralicmos l análisis dl circuito astabl d la figura 3.19, basado n la configuración intrna dl 555 mostrada n la figura Cuando l voltaj dl condnsador s mnor qu 1/3

20 75 Vcc la ntrada SE dl bistabl s activada y la salida, pin 3, s coloca n 1 lógico, l transistor, pin 7, s corta, y l condnsador cominza a cargars a través d la rsistncia R A +R B. Como l condnsador también s ncuntra conctado n la ntrada umbral, pin 6 ntoncs cuando l valor d voltaj dl condnsador s mayor d 2/3 d Vcc la ntrada d RESE dl bistabl s activa y la salida baja a cro lógico, l transistor conduc y l condnsador cominza a dscargu a través d la rsistncia R B (vr figura 3.19 hasta llgar al voltaj mnor a 1/3 Vcc dond s rpit l ciclo dscrito antriormnt. Para calcular stos timpos s utilizan las cuacions d carga y dscarga dl condnsador como sigu: Para calcular t 1 Ecuación d carga dl condnsador t1 V RA RB C c V f f V ( o Dond V o =Voltaj qu tin l condnsador cuando cominza la carga= 1/3Vcc V c = Voltaj dl condnsador para l timpo d t 1= 2/3Vcc V f =Voltaj al cual tind a cargars l condnsador= Vcc Dspjando t 2 y rmplazando valors n la cuación d carga dl condnsador tnmos:.

21 76 2 / 3Vcc Vcc cc 1/ 3Vcc (1 2 / 3 (1 1/ 3 t1 ( RA RB C t1 ( RA RB C (1/ 3 (2 / 3 t1 ( RA RB C ( R A t 1 R B C Ln(1/ 2 t 1 0,693( R A R B C (12 Para calcular t 2 Ecuación d dscarga dl condnsador V c V f f V o t2 R B C Dond V o =Voltaj qu tin l condnsador cuando cominza la dscarga= 2/3Vcc V c = Voltaj dl condnsador para l timpo t 2 = 1/3Vcc V f =Voltaj al cual tind a dscargars l condnsador=0 tnmos:. Dspjando t 1 y rmplazando valors n la cuación d dscarga dl condnsador

22 77 1/ 3Vcc 0 (0 2 / 3Vcc (1/ 3 (2 / 3 t2 RBC t2 RBC (1/ 2 t2 RBC t2 R C B Ln(1/ 2 t 2 0,693R C B (13 Rmplazando t 1 y t 2 n la cuación (8 0,693( R R C 0,693R C A B B 0,693 R A 2R B C (14 F 1 La sñal obtnida con l 555 no s simétrica, s dcir l timpo n alto s difrnt al timpo n bajo, l timpo n alto dpnd d la carga dl condnsador a través d la rsistncia (R A + R B l timpo n bajo dpnd d la dscarga dl condnsador a través d la rsistncia (R B. Para obtnr una sñal simétrica s db colocar un diodo ntr l pin 6 y l pin 7 y las rsistncias R A y R B dbn sr iguals como s mustra n la figura Así l timpo d carga y l timpo d dscarga dl condnsador son iguals.

23 78 Vcc 1 8 R 2 7 Vcc R C D1 0,01 uf Figura C.I 555 n su configuración como astabl para obtnr una sñal simétrica 0,693RC 0,693RC 2(0,693RC (15 F 1

24 79 Monostabls y Astabls 1. Calcul los valors d R y C para l circuito No. 1 para qu ntrgu a la salida un pulso d 100 milisgundos dspués d pulsar y librar SW1. 2. Calcul los valors d R y C n l circuito No. 2 para obtnr una frcuncia d 60 khz Disñ un multivibrador monostabl con los CI :74221 y con un ancho d pulso d 500 milisgundos. 5. Disñ un multivibrador monostabl con l CI 555 con un ancho d pulso d 500 milisgundo.

25 80 6. Disñ un multivibrador astabl con l CI 555 cuya frcuncia sa 1 Hz y tnga un ciclo útil dl 70%. 7. Ralic l disño d un monostabl d duración 400msg, utilizando: 74123, y un LM555. Establzca la difrncia ntr cada uno d llos. 8. Ralic l disño d un astabl d 60Khz utilizando un 7414 y un 74LS14.