CONFIGURACIÓN DEL BIOS

Transcripción

1 CONFIGURACIÓN DEL BIOS En primer lugar, me gustaría avisar que, a pesar del miedo que en general se le tiene a toquetear la BIOS, puesto que se trata de una memoria PROM (Programmable Read Only Access, o Acceso de Solo Lectura Programable), los cambios que se pueden efectuar en ella son solo unos pocos, aunque, eso sí, tremendamente potentes a la hora de variar el funcionamiento del PC. Por su propia naturaleza PROM, la BIOS no puede estropearse por una mala configuración... Aunque lo que sí puede suceder es que una mala configuración haga que el PC deje de funcionar. Sin embargo, todos los cambios en la BIOS son reversibles. Por ello, recomiendo que, antes de efectuar ningún cambio en la BIOS de nuestro PC, escribamos en un papel cuáles eran los valores originales de la entrada que vamos a alterar, de forma que, si un cambio efectuado en ella resulta negativo para nuestro PC, podamos volver a dejarlo como al principio. Una vez aclarado este extremo, pasemos a tratar la BIOS: Qué es la BIOS? BIOS significa Basic Input/oputput System, o lo que es lo mismo, Sistema Básico de Entrada y Salida... Con solo este dato, la mayoría de los usuarios se quedarán tal y como estaban, sino un poco más confusos. Aclarando conceptos, se trata de un programa especial, que se pone en marcha al encenderse el PC, comprueba que todos los periféricos funcionan correctamente, verifica el tipo y el funcionamiento del disco duro, de la memoria, etc., busca nuevo hardware instalado, etc. La BIOS no se carga como si de un sistema operativo se tratase, sino que viene ya incorporada a la placa base en un chip de memoria PROM. Actualmente, la mayoría de las BIOS pueden ser actualizadas por software, pero no pueden cambiarse. Para ello sería necesario cambiar físicamente el chip de la placa base o, más seguramente, la placa base por completo. Existen muchos fabricantes de BIOS, pero el mercado está dominado prácticamente por Award, AMI y Phoenix, y lo más seguro es que nuestro PC tenga una BIOS de uno de estos fabricantes. No todas las BIOS disponen de todas las opciones que se citan aquí. Las más antiguas carecen de muchas de ellas, mientras que otras, incluso modernas, están preparadas para trabajar de otro modo y no contemplan ciertas opciones. Por lo demás, muchas BIOS están en inglés. Se supone que solo deben ser programadas por el servicio técnico, lo cual es bastante frecuente, y se supone que el servicio técnico entiende el inglés... lo cual es menos frecuente. Entrando en la BIOS La BIOS actúa durante un breve período de tiempo tras encender el ordenador: solamente durante los primeros segundos en que la pantalla primaria nos muestra los discos duros y cd-rom que tenemos montados en el sistema. Después, cede el control del PC al sistema operativo. Para acceder a la BIOS, debemos de aprovechar esos instantes en que está activa. Por lo general, durante ese tiempo aparece un mensaje en la parte inferior de la pantalla que pone algo como 'Press DEL to enter setup', de forma que podremos acceder a esta BIOS pulsando <Supr,>, aunque a otras BIOS se accede con <Alt.>+<F1>, o con otras combinaciones de teclas. Si intentamos entrar en la BIOS cuando ya no está activa, no lo conseguiremos, así que tendremos que reiniciar el PC e intentarlo de nuevo.

2 En la BIOS En primer lugar, veamos qué teclas vamos a usar para movernos por la BIOS: Para ir arriba, abajo o a los lados, tendremos que utilizar los cursores del teclado (las flechitas... :-))) Para entrar a un menú, utilizaremos la tecla <intro> Para salir de un menú, usaremos la tecla <Esc.> Para ver qué valores pueden utilizarse en un menú determinado, utilizaremos <F1> Para cambiar un valor se utiliza <Av.Pág.> o <Re.Pág> El Menú principal de la BIOS Una vez en la BIOS, nos encontraremos con una pantalla de menú, en la que, bajo una forma u otra, según el fabricante de la BIOS en cuestión, se nos muestran distintas opcciones, aunque pueden variar de un fabricante a otro: Basic CMOS setup, Advanced Chipset setup, Integrated Periphals, etc. Si, por medio del cursor, no situamos sobre una de estas opciones y pulsamos <intro>, accederemos al menú correspondiente a dicha opción. Una vez en este menú, buscamos la opción que queremos cambiar, la modificamos utilizando <Av. Pág.> y salimos del menú pulsando <Esc.>, para volver al Menú principal. Para salir de la BIOS hay dos opciones: si pulsamos <Esc>, nos aparecerá una ventana de diálogo que nos dirá algo parecido a 'Quit without saving? y/n'. Si pulsamos <Y>, saldremos de la BIOS, pero los cambios que hayamos efectuado no se guardarán, de forma que no habremos hecho nada. Si pulsamos <N>, volveremos al menú principal. La segunda opción suele ser una entrada en el menú principal con un tíyulo parecido a 'Save to Cmos & Exit'. Si la pulsamos, nos aparecerá un mensaje parecido a ' Save to setup? y/n' Si pulsamos <Y>, los cambios que hayamos hecho se almacenarán en la BIOS y el PC se reiniciará, utilizando los valores que hayamos modificado. Si pulsamos <N>, el PC se reiniciará, pero sin guardar ninguno de los cambios que hayamos hecho, por lo que la BIOS seguirá tal y como estaba antes de entrar nosotros a ella. Configurar la BIOS para un arranque más rápido Al arrancar el PC, la BIOS ejecuta inmediatamente una serie de test, muy rápidos, sobre el funcionamiento de los componentes del sistema. Estos test consumen una parte del tiempo de arranque del PC, de forma que se pueden deshabilitar en la BIOS, aunque conviene ejecutarlos de vez en cuando. Para deshabilitar estos test iniciales, buscaremos en nuestra BIOS una entrada con un título del tipo 'Quick Boot', 'Quick POST' o 'Quick Power on SelfTest' y, de entre las opcciones permitidas, seleccionaremos 'Enable'. Otra de las acciones de la BIOS en el arranque es un retraso voluntario del sistema, para permitir que el disco duro alcance una velocidad óptima antes de comenzar a ejecutar el sistema operativo. Salvo que nuestro PC tenga discos duros muy viejos o muy lentos, también se puede eliminar este retraso, ya que los discos duros alcanzan esas velocidades sin necesidad del retraso proporcionado por la BIOS. Para deshabilitar este retraso, buscaremos en nuestra BIOS una opción con un nombre parecido a 'Boot Delay' o 'Power-On Delay', y modificaremos su valor a 'Enabled'. Por último, como todos sabemos, los PC están configurados para intentar un arranque desde disquete antes del arranque desde el disco duro. Su utilidad es importante, ya que nos permite utilizar un disco de inicio si nuestro sistema se ha quedado 'colgado' y no responde a los intentos de arranque desde el disco duro, pero lo cierto es que podemos desactivar esta opción, pidiendo al ordenador que solo arranque desde el disco duro, ya que, en caso de problemas, siempre podremos entrar en la BIOS y restaurar el arranque desde disquete (si ni siquiera pudiésemos arrancar la BIOS, el problema sería demasiado grave, así que daría igual que el arranque desde disquete estuviese activado). Para desactivar esta opción, buscamos una entrada del tipo 'Floopy Disk Seek' y la configuramos como 'Disabled' Optimizando el disco duro

3 Algunos discos duros permiten una configuración en el modo en que van a ser tratados por el sistema. La mayor parte de la información necesaria sobre ellos la encontraremos en el manual que deberían habernos dado con el PC, pero que la mayoría de los almacenes y montadores de PCs olvidan. Sabed que no solo tenéis derecho a exigir que se os entregue documentación sobre todas y cada una de las piezas que componen vuestro nuevo PC, sino que ese es el único respaldo que tendréis si algún día le tenéis que pedir explicaciones al vendedor sobre los motivos de que, habiendo pagado un disco duro 'Quantum Fireball' de 8,5 GB, resulta que lo que hay en la máquina es un 'Nisu' de 4 GB. Puede pareceros gracioso, pero desgraciadamente es una práctica cada vez más habitual entregar piezas de condiciones inferiores a las presupuestadas, sabiendo de antemano que, con la cobertura de la garantía durante 3 años, es muy difícil que ese ordenador sea visto por nadie más que por ellos mismos antes de que se estropee definitivamente o sea sustituido por otro. En fin, volviendo a lo nuestro: A la hora de transmitir los datos del disco duro a la pantalla o a un programa, éstos deben ser previamente almacenados en la memoria. La BIOS define el modo en que se realiza esta operación, y algunas de ellas pueden ser configuradas para hacerlo algo mejor. Buscar una entrada con el nombre 'IDE HDD Block Mode' o 'Hard Disk Block Mode' y configurar el valor 'Auto', 'Enabled' o, si lo permite, un número de bloques '32', '16'... Por norma general, si se trata de un número, probad con el inmediatamente superior al que había, y comprobad si el disco duro funciona mejor o no. Si ha mejorado, podéis intentarlo con el siguiente valor. Otra de las posibilidades de algunas BIOS es la de activar la transferencia de datos de disco duro a 32 bits. Para activar esta opción buscamos la entrada ' 32 Bit Hard Disk Transfer' y le damos el valor 'Enabled' Otro sistema de optimización del disco duro consiste en regular el modo en que nuestro sistema accede al disco duro. Los sistemas actuales pueden hacerlo en dos formas: en modo DMA o en modo Programmed I/O o PIO. Este modo se activa de forma automática cuando la BIOS detecta un disco duro, por lo que es raro que haya que cambiarlo. Aún así, si tenemos el manual del disco duro y en el se ve un valor diferente al que tiene en la BIOS, conviene sustituirlo en la entrada 'IDE PIO Modes' por el valor correspondiente. Mejoras generales Nuestro PC está formado por un buen número de componentes, y la mayoría de ellos pueden -y deben- ser configurados de la forma correcta para obtener un buen rendimiento. La caché interna o primaria, de nivel 1 o L1 es una pequeña memoria que acelera el intercambio de información. Siempre debe estar activada, ya que su efecto puede ser de hasta un 15% del rendimiento total del PC. Para activarla, buscaremos la entrada 'Internal Cache' o 'Primary Cache' y situaremos su valor en 'Enabled' Excepto en los procesadores 'Celeron', que carecen de ella, la memoria caché secundaria cumple funciones similares a las de la caché primaria, y su rendimiento es aún más espectacular: hasta un 40% de la velocidad del PC varía según esté activada o descativada. Para activarla, buscaremos las entradas 'External Cache' o 'Secondary Cache' y situaremos el valor en 'Enabled'. Otras opciones que podemos mejorar desde la BIOS son las referidas al teclado: buscamos 'Fast A20 Gating' y 'Turbo Frecuency', y las marcamos las dos como 'Enabled'. Las rutinas de control del ordenador, almacenadas en una memoria ROM, resultan lentas, ya que la ROM es, comparativamente, mucho más lenta que la RAM. Buscamos 'Video BIOS shadowing' o 'Video BIOS Shadow' y lo configuramos como 'Enabled'. Esto crea una copia de la ROM en la RAM -no es un juego de palabras-, de forma que accedemos a ella mucho más rápidamente, aunque nos cuesta unos 300 k. de memoria. Además de copiar BIOS en la RAM, conviene que esta copia se optimice lo máximo posible. Para ello, buscamos la entrada 'System BIOS Shadow Caching' o 'System BIOS Cacheable' y la configuramos como 'Enabled'. Otra memoria que resulta normalmente más lenta que la RAM es la que se relaciona con la gestión de la tarjeta gráfica Buscamos todas las entradas del tipo 'Video Shadowing' y las marcamos como 'Enabled'. El único caso en que no debemos activar esta opción es cuando nuestra tarjeta gráfica dispone de una Flash-BIOS, ya que ésta es más rápida aún que la RAM, y estaríamos restándole velocidad en lugar de aumentándosela. El Bus AGP permite que la tarjeta gráfica utilice parte de la memoria RAM del sistema como memoria gráfica, pero conviene configurar cuánta memoria le vamos a permitir usar. Si le dejásemos tomar toda la memoria del sistema,

4 llegado el momento tendríamos una aplicación -un juego, por ejemplo- con unos gráficos magníficos, pero 'colgado' por falta de memoria. Si le damos muy poca memoria, tendremos malos gráficos y un desarrollo del juego regular, ya que éste se ralentizará para permitir la ejecución de sus gráficos. Buscamos la entrada 'AGP Aperture Size' y le damos un valor aproximado a la mitad de la memoria del sistema. Lo correcto sería probar con el 25%, el 50% y el 75% de la memoria de que dspongamos, con un porcentaje mayor cuanta más memoria tengamos. Algunas placas base -las más antiguas- no son capaces de utilizar la memoria caché más allá de los 64 Mb. de memoria. Si tenemos más de esta cantidad instalada, debemos corregir este problema. Buscamosla entrada 'Cacheable DRAM Size' o 'Cache Over 64 MB of RAM' y la configuramos como 'Enabled'. Según el procesador que estemos utilizando, la memoria posee un determinado tiempo de acceso, que se mide en nanosegundos. A valores más pequeños de tiempo de acceso, mayor velocidad. La limitación, por supuesto, es la física de la memoria. No puedes hacer que una memoria de 60 ns. funcione a 50 ns. El valor se almacena en 'Timing' o 'DRAM Speed', suele variar entre '50' y '60', aunque próximamente aparecerán valores más bajos. La memoria utiliza unas divisiones especiales para la información procesada, que se denominan 'dwords'. Al igual que el caso anterior, es una característica física de la memoria, por lo que debe fijarse lo más baja posible, aunque, si la configuración es inciorrecta, el PC se 'colgará'. La entrada correspondiente se encuentra en 'DRAM Read Timing', y el valor, como ya se ha dicho, debe ser el más bajo que permita el tipo de memoria que haya instalada en el sistema. Un error bastante frecuente en la configuración de las BIOS es una incorrecta apreciación del puerto paralelo. Antiguamente, puesto que funcionaba con una transmisión de datos en una única dirección (PC -> Impresora), se utilizaba el modo SPP. Es muy lento, y suele venir configurado por defecto en la mayoría de las BIOS. Actualmente, con la aparición de nuevos periféricos, como scanners, discos duros, i-omegas, etc., con conexión al puerto paralelo, suele utilizarse el método EPP, que es más rápido y que permite la transmisi ón de datos en ambas direcciones. Incluso existe un método más rápido, llamad ECP, pero que suele dar conflictos con algunos periféricos, por lo que no conviene activarlo, salvo que sea imprescincible. Buscamos la entrada 'Parallel Port Mode' y la configuramos -salvo que tengamos buenos motivos para elegir otra opción- en 'EPP'. Aunque hay una infinidad de fabricantes de BIOS, lo cierto es que podemos ceñirnos a tres casos, que son las que la mayoría de nosotros encontraremos montadas en nuestras placas base: Award, AMI y Phoenix. La mayoría de estas BIOS tienen las entradas estructuradas en la misma forma: Standard CMOS BIOS Features Chipset Features Power Management PNP/PCI Configuration Integrated Peripherals Lo que sí puede variar, y de hecho, varía bastante, son los valores que se agrupan dentro de cada una de estas divisiones, tanto en función del fabricante de la BIOS en cuestión, como por el modelo y la actualización a que correspondan. Como os podéis imaginar, la BIOS de un antiguo 386 no tendrá entradas para configurar el BUS AGP, por ejemplo.

5 Además, hay ciertas diferencias en el modo en que cada fabricante denomina a una entrada, por lo que incluiré, en ciertos casos, varios nombres diferentes, según las denominan los fabricantes. Números A B C D E F G H I J K L M N Ñ O P Q R S T U V W X Y Z Valores numéricos 16 Bit I/O Recovery Time Ver más abajo 8/16 Bit I/O Recovery Time. 16 Bit ISA I/O Command WS 16 Bit ISA Mem Command WS 1st/2nd Fast DMA Channel 1st/2nd/3rd/4th Available IRQ * 2nd Channel IDE * IDE Second Channel Control * PCI IDE 2nd Channel * PCI Slot IDE 2nd Channel 8/16 Bit I/O Recovery Time En equipos que tiene una velocidad mayor que la de sus dispositivos de entrada y salida (I/O). Si no se indica al sistema un tiempo de espera, para que cada dispositivo tenga oportunidad de responder, creerá que el dispositivo en cuestión ha fallado y no funciona, así que desconectará su petición de entrada/salida. Si todos los dispositivos son modernos y rápidos (que es lo normal en PCs nuevos), hay que fijar el valor en 'Disabled', para aumentar la velocidad de transferencia. Si hay dispositivos antiguos, desconectándolo se perderían datos Al acceder a la memoria por el bus ISA, el sistema debe frenarse por culpa del bus, que es más lento que el bus de memoria. Este valor permite adecuar la velocidad de la memoria de dispositivos del bus ISA con la capacidad de lectura y escritura del sistema a esa memoria. Permite seleccionar hasta dos canales DMA (acceso directo a memoria) para el tipo F, si es soportado por el dispositivo de entrada/salida de datos que utiliza el canal DMA. Si un dispositivo PCI requiere un servicio de interrupción (IRQ), permite seleccionar manualmente una interrupción sin utilizar para las IRQ de los PCI. 'NA' (No Aplicable) indica que la IRQ se asigna a un dispositivo de bus ISA y no está disponible para ningún slot (ranura) PCI. Si se instala una tarjeta IDE (ISA o PCI) controladora de discos duros para el canal secundario, selecciona 'DISABLED' para evitar conflictos con el canal secundario del CHIPSET de la placa base. El mecanismo de recuperación de las órdenes de entrada y salida de datos añade ciclos de reloj de bus entre las órdenes de los dispositivos PCI con respecto a las órdenes de los dispositivos ISA, que no llevan ciclos de espera. Esto ocurre porque el bus PCI es mucho más rápido que el bus ISA. Estos dos campos te permiten añadir tiempo de recuperación (en ciclos de reloj del bus) para las órdenes de entrada y salida de los dispositivos ISA de 8 y 16 bits. En general, cuanto menor es el número mejores son las prestaciones, aunque deben hacerse pruebas con los valores seleccionados. A ENABLED permite que un dispositivo compatible con la configuración avanzada de ahorro de ACPI I/O Device Node energía se comunica a través de la BIOS con el sistema operativo. Selecciona el tamaño de apertura del Puerto de Gráficos Acelerados (AGP). La apertura es una parte del rango de la dirección de memoria PCI dedicada para el espacio de dirección de la memoria gráfica. Hay una página con información interesante sobre AGP en AGP Aperture Size (MB) Parece ser que el valor más habitual es 64MB, pero si especificamos una cantidad mayor que la memoria RAM instalada pueden empeorar las prestaciones debido al excesivo uso de la memoria. Probar con cantidades entre el 50% y el 100% de la cantidad de memoria RAM instalada en el equipo. ALE During Bus Dependiendo de la velocidad del equipo, se puede seleccionar una señal SINGLE (una sola) o Conversion MULTIPLE (varias) en cada ciclo del bus. Los TAG BITS se usan para determinar el estado de los datos en la memoria caché externa de Alt Bit in Tag RAM segundo nivel (L2). Si se úsa el método de caché WRITE-BACK se debe seleccionar 7+1, si no 8+0. APM BIOS Seleccionar ENABLED para habilitar las configuraciónes de ahorro de energía de la BIOS. Si este apartado está DISABLED, la BIOS del equipo no asigna una interrupción (IRQ) a la tarjeta Assign IRQ for VGA gráfica, ahorrando así una IRQ. Si está ENABLED, la BIOS asigna una IRQ a la tarjeta gráfica,

6 Asysc. SRAM Read WS Asysc. SRAM Write WS AT Clock Option AT-BUS Clock Audio DMA Select Audio I/O Base Address Audio IRQ Select Auto Clock Control Auto Configuration Auto Detect DIMM/PCI Clock Auto Suspend Timeout acelerando así la transferencia de datos entre el procesador y la tarjeta gráfica. Sin embargo, algunas tarjetas gráficas, especialmente si necesitan BUSMASTERING (como la Matrox Mystique) necesitan que esté ENABLED para las características 3D. Selecciona la combinación correcta de ciclos de refresco de lectura de la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché Selecciona la combinación correcta de ciclos de refresco de escritura en la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché. El diseñador de la placa base decide si el reloj del bus AT está sincronizado con el reloj del procesador o si funciona en modo asíncrono. Puedes escoger la velocidad del bus AT en fracciones de la velocidad de reloj del procesador, o a la velocidad fija de 7.16 Mhz. Selecciona un canal de acceso directo a memoria (DMA) para el puerto de audio, cuando la placa base integra la tarjeta de sonido. Selecciona la dirección de entrada/salida de datos para el puerto de audio,cuando la placa base integra la tarjeta de sonido. Selecciona una IRQ para el puerto de audio,cuando la placa base integra la tarjeta de sonido. Si no se habilita el sistema avanzado de ahorro de energía (APM), en caso de escoger ENABLED la BIOS maneja el reloj del procesador de igual modo a como lo haría el sistema avanzado de ahorro de energía. Selecciona los valores óptimos predeterminados de velocidad de memoria RAM para los parámetros del chipset (FX, HX, VX, TX) de la placa base.en caso de estar DISABLED, se vuelve a los valores almacenados cuando se instaló la placa base. Si se escoge ENABLED, ciertos valores de la sección no pueden modificarse. Para modificar estos valores y así obtener el máximo de prestaciones del equipo, se debe deshabilitar (DISABLED) la auto-configuración. En algunos equipos no se puede deshabilitar. La BIOS detecta el tipo de módulos DIMM y el tipo de dispositivos PCI y ajusta el bus a la frecuencia máxima permitida por estos. DISABLED para los amantes del overclocking. Despues del periodo de tiempo seleccionado sin actividad, ewl equipo entra automáticamente en modo SUSPEND. B Seleccionar ENABLED para insertar tres señales de reloj del bus AT en los ciclos de entrada salida Back to Back I/O Delay del bus AT en modo BACK-TO-BACK. El valor de este campo viene determinado por el fabricante de la placa base, dependiendo de si la Bank 0/1 DRAM Type placa tiene RAM del tipo FAST-PAGE o del tipo EDO. Poner en ON si se desea que las características de ahorro de energía de la BIOS permanezcan activas BIOS PM on AC cuando el sistema se conecta a una fuente de alimentación externa. Después del periodo de inactividad seleccionado para cada subsistema (video, disco duro, BIOS PM Timers periféricos), el susbsistema entra en modo STANDBY. Los PCs originales de IBM cargaban el sistema operativo DOS desde la unidad A (diskette), por eso los sitemas compatibles están diseñados para buscar un sistema operativo primero en la un idad A, y Boot Sequence luego en la unidad C (disco duro). Sin embargo, los ordenadores modernos cargan el sistema operativo desde el disco duro, e incluso de una unidad de CD-Rom, desde una unidad ZIP, una unidad LS-120 o un disco SCSI. Cuando está ENABLED, la BIOS busca o testea la unidad de diskettes para determinar si tienen 40 Boot Up Floppy Seek o 80 pistas. Solo los discos de 360Kb tienen 40 pistas. Se recomienda establecer este campo en DISABLED. Cambiar entre ON y OFF para controlar el estado de la tecla NUMLOCK (Bloq Num) cuando Boot Up NumLock Status arranca el ordenador. Cuando está ON el teclado numérico genera números en vez de controlar el movimiento del cursor. Seleccionar HIGH para arrancar el sistema a la velocidad por defecto del procesador; seleccionar Boot Up System Speed LOW para arrancar a la velocidad del bus AT. Algunos periféricos o viejos juegos pueden requerir una velocidad baja del procesador. Por defecto debe ser HIGH. Cuando está ENABLED, si una lectura de memoria por parte del procesador da un error de cache, el Burst Copy-Back Option chipset intentará una segunda lectura. Burst Write Combining Cuando está ENABLED, el chipset manda largas ráfagas de datos desde los buffers. Este apartado controla la característica de fusión de datos para los ciclos del buffer. Cuando está Byte Merge ENABLED, la controladora comprueba las ocho señales de habilitación del procesador para determinar si los datos leídos por el procesador del bus PCI pueden ser fusionados. Byte Merge Support BYTE MERGING retiene los datos de 8 y 16 bits enviados por el procesador al bus PCI en un

7 buffer donde se acumula en datos de 32 bits para una transferencia más rápida. Luego el chipset escribe los datos del buffer al bus PCI cuando lo considera apropiado. PCI PIPELINE y PIPELINING combinan el PIPELINING del procesador o del bus PCI con BYTE MERGING. BYTE MERGING se usa para acelerar los procesos de video. C Establece el tiempo necesario (1T, 2T) para que el procesador realice una lectura de la caché en Cache Burst Read modo ráfaga. Establece el tiempo necesario (1CCLK, 2CCLK) para que el procesador realice una lectura de la Cache Burst Read Cycle caché en modo ráfaga Cache Early Rising ENABLED aumenta las prestaciones de lectura de la caché Estos números son los ciclos que usa el procesador para leer datos de la caché. El fabricante de la Cache Read Burst placa suele establecer los valores dependiendo del tamaño, el tipo y la velocidad de acceso de la caché. Escoger el valor menor y cambiarlo si se producen problemas. Selecciona el numero de estados de espera para las señales de salida de datos de la cache. Cuando el valor es 0 WS, CROEA# y CROEB# están activos durante dos ciclos de reloj del procesador; cuando es 1 WS, CROEA# y CROEB# están activos durante tres ciclos de reloj. El número de Cache Read Wait States ciclos de reloj que CROE# permanece activo puede ser mayor. El número se ajusta automáticamente durante los ciclos de escritura de la caché de segundo nivel a la memoria para sincronizarse con la controladora de memoria RAM. Cache Tag Hit Wait Establece el tiempo en estados de espera (0WS, 1WS) para comprobar un acierto de CACHE TAG. States Si la caché de nivel 2 es de un solo banco escoger FASTER, si es de dos bancos FASTEST. Si no Cache Timing se sabe, probar primero con FASTEST y ver si da errores. Establece la velocidad para la lectura y la escritura en la caché (de menos a más velocidad: Cache Timing Control NORMAL, MEDIUM, FAST, TURBO). Establece el modo de operación de la caché externa o de segundo nivel(write-back, WRITE- * Cache Update Policy THROUGH). WRITE-THROUGH quiere decir que la memoria se actualiza con datos de la caché cada vez que el procesador envía un ciclo de escritura. WRITE-BACK hace que la memoria se actualice sólo en ciertos casos, como pedidos de lectura a la memoria cuyos contenidos están en la * L1 Cache Policy caché. WRITE-BACK permite al procesador operar con menos interrupciones, aumentando su eficacia. Establece los ciclos de reloj exactos utilizados durante la escritura en bloques a la cache. Escoger el Cache Write Burst valor menor y cambiarlo si se producen problemas. Cache Write Cycle Establece el tiempo en ciclos de reloj del procesador (2T, 3T) para la escritura a la caché externa. Establece el modo de operación de la caché externa o de segundo nivel(write-back, WRITE- Cache Write Policy THROUGH). Cache Write Timing Establece el tiempo en estados de espera (0WS, 1WS) para la escritura a la caché externa El fabricante de la placa base puede decidir insertar o no un ciclo de espera entre los ciclos de Cache Write Wait States escritura de la caché si lo cree necesario. Especifica el área de memoria caché usada para copiar la BIOS del sistema o la BIOS de un Cacheable Range adaptador (e.g. SCSI BIOS), variando de 0-8M a 0-128M. Selecciona el número de ciclos que son necesarios para cambiar la dirección CAS después de iniciar CAS Address Hold Time CAS dirigido a una dirección de memoria RAM El número de ciclos de reloj en que se detiene la señal CAS para las lecturas y escrituras de RAM CAS Low Time for depende de la velocidad de la memoria RAM. No cambiar el valor por defecto especificado por el Write/Read fabricante. Selecciona el número de ciclos de reloj del procesador asignados para que la señal CAS acumule su CAS# Precharge Time carga antes de refrescar la RAM. Si se asigna un tiempo insuficiente, el refresco puede ser incompleto y pueden perderse datos. CAS# Pulse Width El diseñador del equipo escoge la dración de una señal CAS ENABLED permite PIPELINING. De este modo el chipset envía una señal al procesador para una Chipset NA# Asserted nueva dirección de memoria antes de que se completen las transferencias de datos del ciclo actual. De este modo se mejoran las prestaciones. Cuando está DISABLED el chipset se comporta como la versión primera del chipset TRITON Chipset Special Features (430FX), desaprovechando las nuevas funciones PIPELINING permite a la controladora del sistema hacer una señal al procesador para una nueva CPU Addr. Pipelining dirección de memoria antes de que todas las transferencias de datos del ciclo actual estén terminadas, dando lugar a una mayor transferencia de datos

8 CPU Burst Write El chipset mantiene cuatro buffers de escritura. Cuando esta opción está ENABLED, el chipset Assembly puede mandar largas series de datos desde estos buffers El voltaje debe coincidir con las especificaciones del procesador, o poner el valor en AUTO para que la placa base lo detecte automáticamente. Solo los locos del OVERCLOCKING se atreven a CPU Core Voltaje cambiar este valor para conseguir un funcionamiento estable cuando el procesador está funcionando por encima de la velocidad de reloj o de bus recomendada: OJO!! Podemos "freír" el procesador. Cuando el procesador alcanza la temperatura escogida el ventilador del disipador se pone en CPU Fan on Temp High funcionamiento. Lo normal es que esté en DEFAULT, pero se puede escoger una combinación entre el bus del procesador y el bus PCI, teniendo en cuenta que el bus PCI debe ser 33MHz aproximadamente. Es decir 1/2 para 60-75MHz y 1/3 para MHz. Para forzar a 124, 133, 140 o 150MHz debemos CPU Host/PCI Clock optar por 1/4, si la placa base lo permite. Si un periférico PCI funciona demasiado por encima de los 33MHz, es posible que se produzcan errores, pudiendo llegar a dañar el periférico. Este parámetro tiene gran valor para los amantes del OVERCLOCKING. La memoria caché es un tipo de memoria adicional mucho más rápido que la memoria RAM. Los CPU Internal Cache procesadores 486 y superiores contienen memoria caché interna, y los ordenadores modernos poseen /External Cache memoria caché externa. Los datos almacenados en la memoria caché se transfieren mucho más rápido y por ello ambas opciones deben estar ENABLED CPU L1 Cache /L2 Cache Igual que el parámetro anterior. L1= internal; L2=external. Los procesadores Pentium II a partir de 300MHz y algunas unidades a 266MHz llevan una caché con Código de Corrección de Errores. Si este parámetro está ENABLED, el procesador comprueba CPU L2 Caché ECC con regularidad la integridad de los datos almacenados en la caché de nivel 2. Esto supone un nivel Checking extra de seguridad en los datos (al igual que instalar memoria RAM ECC - típica en ordenadores que vana funcionar como servidores de aplicaciones) pero ralentiza ligeramente el equipo Este campo permite habilitar (ENABLED) o desabilitar (DISABLED) las lecturas de línea CPU Line Read completa del procesador LINE READ quiere decir que el procesador lee una línea completa de la caché. Cuando una línea de la cache esta llena contiene 32 bits de datos. Si la línea está llena, el sistema sabe cuántos datos leerá y no necesita esperar a la señal de fin de datos, y por ello está libre para hacer otras cosas. CPU Line Read Multiple Cuando este apartado está ENABLED el sistema puede leer más de una línea completa de caché de cada vez. Ver el campo siguiente. Cuando este apartado está ENABLED, el sistema puede adelantar la lectura CPU Line Read Prefetch de la siguiente instrucción e iniciar el siguiente proceso. ENABLED mejora las prestaciones del equipo. El PREFETCH ocurre cuando durante un proceso (leyendo del bus PCI o de la memoria) el chipset CPU Read Multiple empieza a leer la siguiente instrucción. El chipset tiene cuatro líneas de lectura. Un prefetch múltiple Prefetch quiere decir que el chipset puede iniciar la lectura de más de una instrucción durante un proceso. ENABLED mejora las prestaciones del equipo Cuando está DISABLED la controladora de memoria cierra la página de memoria después de cada CPU to DRAM Page acceso. Cuando está ENABLED, la página de memoria permanece abierta hasta el siguiente acceso Mode a memoria Cuando está ENABLED, las escrituras del procesador al bus PCI pasan por los buffer, para CPU to PCI Buffer compensar así la diferencia de velocidad entre el procesador y el bus PCI. Cuando está DISABLED el procesador debe esperar a que se acabe una escritura antes de comenzar otra. CPU-to-PCI Burst Mem. Este parámetro se encuentra en las placas base con el chipset SIS5597, y cuando está ENABLED el WR chipset puede enviar ráfagas de datos desde sus buffers a los dispositivos PCI BYTE MERGING permite la fusión de datos en escrituras consecutivas del procesador al bus PCI con la misma dirección de memoria, dentro de la misma localización del buffer de escritura. La CPU to PCI Byte Merge colección fusionada de datos es enviada por el bus PCI como un dato simple. Este proceso sólo tiene lugar en el rango compatible VGA(0A0000-0BFFFF). CPU-to-PCI IDE Posting Seleccionando ENABLED se optimizan las transferencias del procesador al bus PCI. Los datos del procesador al bus PCI pueden pasar por el buffer o pueden ser enviados a ráfagas. CPU to PCI Ambos rasgos (POSTING y BURSTING) mejoran las prestaciones del equipo. Estos son los POST/BURST métodos: POST/CON.BURST Posting and conservative bursting POST/Agg.BURST Posting and aggressive bursting

9 NONE/NONE Neither posting nor bursting POST/NONE Posting but not bursting Cuando está ENABLED el procesador puede escribir cuatro bloques de datos en el bus PCI sin esperar a que concluya el ciclo PCI. Si está DISABLED, el procesador debe esperar después de cada CPU-to-PCI Write Buffer bloque de datos enviado a que el bus PCI le indique que está listo para recibir más datos. ENABLED acelera los procesos Cuando está ENABLED las escrituras del procesador al bus PCI pasan por el buffer para compensar la menor velocidad del bus PCI frente al procesador. Si está DISABLED, el procesador debe esperar CPU-to-PCI Write Post hasta que la escritura de datos se ha completado antes de enviar más datos. ENABLED acelera los procesos CPU Warning Selecciona los límites inferiores y superiores para la temperatura del procesador. Si se sobrepasa uno Temperature de los límites, se activará un sistema de aviso. Determina si la caché interna del procesador es de tipo WRITE-BACK (ENABLED) o de tipo CPU Write Back Cache WRITE-THROUGH (DISABLED). Determina el número de señales del reloj entre las fases de direccionado y escritura de datos entre el CPU/PCI Write Phase procesador y el bus PCI. Cuando está ENABLED el ventilador del procesador se apaga en modo SUSPEND de ahorro de CPUFAN Off in Suspend energía Seleccionar ENABLED para enviar ciclos de escritura del procesador al bus PCI. Los accesos a los CPU-To-PCI IDE Posting dispositivos IDE son enviados por el procesador a los buffers del bus PCI y así se optimizan los ciclos. ENABLED mejora las prestaciones del equipo Cuando está ENABLED el procesador puede escribir hasta cuatro bloques de datos al buffer PCI y CPU-To-PCI Write no esperar a que acabe cada ciclo PCI. Cuando está DISABLED el procesador debe esperar a que se Buffer el bus PCI le indique el final del ciclo de escritura antes de enviar más datos. Cuando está ENABLED las escrituras del procesador al bus PCI pasan por un buffer, para CPU-To-PCI Write Post compensar la diferencia de velocidad entre el procesador y el bus PCI. Cuando está DISABLED el procesador debe esperar a que finalice un ciclo de escritura antes de enviar nuevos datos al bus PCI. Cuando está ENABLED la señal del monitor se apaga cuando el sistema entra en modo de ahorro de CRT Power Down energía. Current CPU Si su ordenador tiene un sistema de control de temperatura, presenta la temperatura actual del Temperature procesador Current CPUFAN 1/2/3 Si su ordenador tiene un sistema de control, estos campos presentan la velocidad de hasta tres Speed Current System Temperature ventiladores del procesador. Si su ordenador tiene un sistema de control de temperatura, presenta la temperatura actual del sistema D Date Day of Month Alarm Daylight Saving Delay for HDD Delayed Transaction Dirty pin selection La BIOS determina el día de la semana a partir de la información de la fecha (sólo para información). Mover el cursor hacia la izquierda o la derecha hasta el campo deseado (date, month, year). Pulsar PgUp (RePag) o PgDn (AvPag)para aumentar o disminuir el valor, o escribir el valor deseado. Con el chipset SIS5597 escoge una fecha del mes. Si se pone 0, se puede escoger uan alarma semanal. Cuando está ENABLED este parámetro añade una hora cuando comienza el tiempo de ahorro. También resta una hora cuando vuelve el tiempo estándar. Algunos discos duros requieren algún tiempo funcionando para ser identificados correctamente. Este apartado especifica el tiempo que debe esperar la BIOS para intentar identificarlo. Cuando menor es el tiempo más rápido arranca el sistema El chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones. Seleccionar ENABLED para que esté de acuerdo con la versión 2.1 del bus PCI. ENABLED mejora las prestaciones del equuipo Cuando se selecciona COMBINE en el campo Tag/Dirty Implement,se puede escoger si el pin DIRTY de datos es para entrada y salida, bidireccional, o solo para entrada de datos.

10 DMA Clock Este apartado permite establecer la velocidad del DMA (acceso directo a memoria) a una velocidad igual o mitad de la velocidad de la señal del reloj de sistema (SYSCLK). Establecer una velocidad muy alta puede ser demasiado rápido para algunos componentes. Cuando los recursos se controlan manualmente, asignar a cada uno de los canales DMA del sistema uno de los siguientes tipos DMA n Assigned to Legacy ISA: PCI/ISA PnP: Dispositivos que cumplen la especificación original de bus AT, que requieren un canal DMA específico. Dispositivos que cumplen el estándar PLUG AND PLAY, tanto diseñados para la arquitectura de bus ISA como para el bus PCI. Doze Mode Doze Speed (div by) Doze Timer Doze Timer Select DRAM Auto Configuration Después del tiempo de inactividad seleccionado, el reloj del procesador va más lento aunque el resto de los componentes todavía operan a toda velocidad. Escoge un divisor para reducir la velocidad del procesador a una fracción de su velocidad normal durante el modo DOZE. Selecciona el periodo de tiempo para que el reloj del procesador vaya más lento aunque el resto de los componentes todavía operen a toda velocidad Selecciona el periodo de inactividad del sistema tras el cual el sistema entra en modo DOZE. Cuando está ENABLED, los valores de velocidad (timings) de memoria se escogen de acuerdo con los valores preestablecidos por el fabricante según el tipo de memoria. Cuando está DISABLED, podemos establecer los valores manualmente en los campos que aparecen debajo. DRAM Data Integrity Mode * DRAM ECC/PARITY Select * Memory Parity/ECC Check DRAM Enhanced Paging Selecciona el modo de correción (paridad- PARITY, o código de corrección de errores - ECC) de acuerdo con el tipo de memoria RAM instalada. Establecer esta opción de acuerdo con el tipo de memoria RAM instalada en el equipo: PARIDAD o ECC. En modo AUTO la BIOS habilita el chequeo automático si existe memoria con paridad o de tipo ECC (error correcting code). Cuando está ENABLED, una página de memoria RAM permanece abierta hasta que se produce un fallo de página o de fila. Cuando está DISABLED, el chipset usa información adicional para mantener la página abierta. DRAM Fast Leadoff DRAM Last Write to CAS# DRAM Leadoff Timing DRAM Page Idle Timer Seleccionar ENABLED para acortar los ciclos de salida de datos y optimizar las prestaciones. Seleccionar el número de ciclos transcurridos entre la última señal de datos y la asignación de CAS#. Este periodo es el tiempo establecido para la señal CAS. Seleccionar la combinación de ciclos del procesador que requiere el tipo de memoria instalada en el ordenador antes de cada lectura o escritura en memoria. A menor número mayor velocidad, pero aumentar el valor si se producen frecuentes errores de memoria. Selecciona la cantidad de tiempo en ciclos de reloj que la controladora de memoria espera para cerrar una página de memoria después de que el procesador está inactivo. Cuando está DISABLED, el registro de página abierta se limpia y se cierra la página DRAM Page Open Policy correspondiente de memoria. Cuando está ENABLED, la página permanece abierta, incluso cuando no hay peticiones. DRAM Posted Write Ver a continuación DRAM Posted Write Buffer. DRAM Posted Write Buffer El chipset mantiene su propio buffer interno para las escrituras de memoria. Cuando el buffer está ENABLED, los ciclos de escritura del procesador a memoria RAM se envían al buffer, de modo que el procesador puede empezar un nuevo ciclo antes de que la memoria finalice el ciclo anterior.

11 DRAM R/W Leadoff Timing DRAM RAS Only Refresh DRAM RAS# Precharge Time DRAM RAS# Pulse Width DRAM Read Burst (B/E/F) DRAM Read Burst (EDO/FPM) Selecciona la combinación de ciclos de reloj que requiere la memoria RAM instalada en el sistema antes de cada lectura o escritura en memoria. Cambiar el valor determinado por el fabricante para la memoria RAM instalada puede causar errores de memoria. En refresco alternativo a CAS-BEFORE-RAS. Debe estar DISABLED a menos que la memoria RAM del sistema requiera este método más antiguo de refresco de memoria. Seleccionar el número de ciclos de reloj asignados a la señal RAS# (ROW ADDRESS STROBE)para acumular su carga antes de que se refresque la memoria. Si se establece poco tiempo, el refresco puede ser incompleto y se pueden perder datos. El fabricante del equipo debe seleccionar el número de ciclos de reloj permitido para el refresco de RAS, de acuerdo con las especificaciones de la memoria RAM. Selecciona los tiempos para las lecturas a ráfagas de la memoria RAM. Cuanto menores son los números, más rápido se comunica el sistema con la memoria. Establece los tiempos para lecturas desde memoria EDO (EXTENDED DATA OUTPUT) o memoria FPM (FAST PAGE MODE). Cuanto menores son los números, más rápido se comunica el sistema con la memoria. Si se seleccionan unos números menores de los que soporta la memoria RAM instalada, pueden producirse errores de memoria. Cuando los valores son dobles, e.g. x222/x333, el primer valor corresponde a la memoria de tipo EDO y el segundo a la memoria de tipo FPM. DRAM Read Prefetch Buffer Cada vez que se hace una petición de acceso a memoria, se realiza la cuenta atrás de un número de ciclos de reloj preprogramados. Cuando la cuenta llega a cero,si el número de buffers llenados es igual o superioor que un valor de umbral determinado, la petición de acceso a memoria se convierte en prioritaria. Este mecanismo se usa para controlar la latencia del acceso a memoria. ENABLED mejora las prestaciones del equipo. DRAM Read Wait State DRAM Read/Write Timing DRAM Read-Around- Write DRAM Refresh Period DRAM Refresh Queue DRAM Refresh Rate DRAM Refresh Stagger By Estos números son el esquema de ciclos de reloj que usa el procesador para leer datos de la memoria principal. El fabricante de la placa base debe escoger la combinación adecuada, dependiendo del tamaño y la velocidad de la memoria RAM. Escoger el valor más bajo posible, pero si se producen errores frecuentes, ir aumentando el valor poco a poco. El diseñador de tus sistema debería seleccionar los tiempos que usa el sistema al leer o escribir en la memoria RAM. Escoger el valor más bajo posible, pero si se producen errores frecuentes, ir aumentando el valor poco a poco. Es un valor de optimización de la memoria RAM: si una lectura de memoria es dirigida a una posición cuya ultima escritura está en un buffer antes de ser escrita a memoria, la lectura se hace con el contenido del buffer, y la lectura no es enviada a memoria. Seleccionar el periodo necesario para refrescar la RAM de acuerdo con las especificaciones del tipo, marca y modelo de memoria. En general, a mayor tiempo mejores prestaciones. ENABLED permite situar uno tras otro hasta cuatro peticiones de refresco de memoria, de modo que la RAM se refresque a intervalos óptimos. DISABLED hace todas las peticiones de refresco prioritarias. De todos modos, esto depende de si la RAM instalada soporta esta característica; la mayoría lo hacen. Selecciona el periodo mecesario para refrescar la RAM de acuerdo con las especificaciones del tipo, marca y modelo de memoria. En general, a mayor tiempo mejores prestaciones Seleccionar el númro de ciclos de reloj (0-7) entre los refrescos de filas de memoria, según la distribución de memoria. Escogiendo 0, se refrescan todas las filas a la vez.

12 DRAM Slow Refresh DRAM Speculative Leadoff DRAM Speed Selection DRAM Timing El refresco de memoria RAM por defecto ocurre cada 15 µs. Una tarjeta de 16 bit con capacidad bus master puede activar el refresco. Seleccionando un periodo lento de refresco en este apartado especifica la frecuencia de la petición de refresco de una tarjeta ISA. Una petición de lectura del procesador a la controladora de memoria RAM incluye la dirección de memoria de los datos deseados. Cuando está ENABLED, este parámetro permite a la controladora de memoria pasar a memoria el comando de lectura antes de haber descodificado totalmente la dirección de memoria, acelerando así el proceso de lectura. El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo. NO cambiar los valores por defecto de este campo que han sido determinados por el fabricante de la placa para la RAM instalada. Este valor es la velocidad de acceso, por tanto un valor menor implica un equipo más rápido. El valor de este parámetro depende de la velocidad de los chips de memoria RAM instalada. Para aumentar las prestaciones del sistema, se puede escoger 60ns (nanosegundos) en caso de tener instalada en el sistema memoria RAM de tipo EDO o memoria de tipo FPM (Fast Page Mode) de 60ns. Si se producen errores de memoria o el sistema se cuelga con cierta frecuencia, se debe escoger 70ns. DRAM Timing Control Esto permite al usuario establecer los ciclos de reloj del sistema al leer o escribir a memoria. DRAM to PCI RSLP DRAM Write Burst (B/E/F) DRAM Write Burst Timing DRAM Write Wait State DREQ6 PIN as Cuando está ENABLED, the chipset permite el adelanto de dos líneas de datos de la memoria del sistema al bus PCI Establece los ciclos de reloj para las escrituras a memoria RAM en modo ráfaga. A menor número, más rápido se comunica el sistema con la memoria. Seleccionar ciclos de reloj menores que los que soporta la memoria RAM instalada da lugar a errores de memoria. El diseñador de la placa base puede decidir insertar un estado de espera en el ciclo de escritura de memoria, si es necesario. Este apartado permite al fabricante de la placa base invocar una rutina de ahorro de energía por software usando la señal DREQ6. Seleccionar SUSPEND SW sólo si la placa base soporta esta característica Selecciona las especificaciones correctas para la unidad de diskette instalada en el equipo Drive A Drive B None Sin disketera 360K, 5.25 in Disketera de 51/4 de baja densidad; 360k de capacidad 1.2M, 5.25 in Disketera de 51/4 de alta densidad; 1.2 megabyte de capacidad 720K, 3.5 in Disketera de 31/2 de doble cara; 720k de capacidad 1.44M, 3.5 in Disketera de 31/2 de doble cara; 1.44 megabyte de capacidad 2.88M, 3.5 in Disketera de 31/2 de doble cara; 2.88 megabyte de capacidad Drive NA before BRDY DRQ Detection Duplex Select Cuando está ENABLED, la señal NA tiene lugar un ciclo de reloj antes de la última BRDY# de cada ciclo para los ciclos de lectura/escritura, generando así una ADS# en el ciclo siguiente después de la BRDY#, eliminando un ciclo muerto. Cuando está ENABLED, cualquier actividad en una línea de señal DRQ despierta el sistema o pone a cero el temporizador de inactividad Este parámetro aparece en un modo de puerto de infrarrojos. El modo FULL DUPLEX permite la transmisión simultánea en ambas direcciones. El modo HALF DUPLEX permite la transmisión en una dirección de cada vez. Hay que seleccionar el valor requerido por el dispositivo de infrarrojos conectado al puerto de infrarrojos.

13 E ECP Mode Use DMA Selecciona un canal DMA (acceso directo a memoria) para el puerto. Sólo para memoria EDO. Esto permite al fabricante insertar un estado de espera adicional para el EDO CASx# MA Wait refresco de las columnas de memoria. Este valor debe dejarse como está y si se canbia observar si se State producen errores de memoria y volver al valor original EDO Back-to-Back En las placas con chipset SIS5571, de acurdo con las especificaciones de memoria podemos escoger Timing el número de ciclos entre los accesos de ida y de retorno. Establece los ciclos de reloj para las lecturas de la memoria RAM en modo ráfaga. Cuanto menor es EDO DRAM Read Burst el número, más rápidamente el sistema se comunica con la memoria. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo. EDO DRAM Speed NO cambiar los valores por defecto de este campo que han sido determinados por el fabricante de la Selection placa para la RAM instalada. Este valor es la velocidad de acceso, por tanto un valor menor implica un equipo más rápido. Establece los ciclos de reloj para las escrituras en la memoria RAM en modo ráfaga. Cuanto menor EDO DRAM Write Burst es el número, más rápidamente el sistema se comunica con la memoria. Este parámetro se aplica EDO RAS# Precharge Time EDO RAS# to CAS# Delay EDO Read WS solamente en caso de que el sistema tenga instalada memoria RAm de tipo EDO. El tiempo de precarga es el número de ciclos que se necesitan para que la RAS acumule su carga antes de que se produzca un refresco de memoria. Si el tiempo asignado es insuficiente, el refresco puede ser incompleto y la memoria RAM puede fallar al retener los datos. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. Permite insertar un retraso en los ciclos entre las señales CAS y RAS, usado cuando se lee, se escribe o se refresca la memoria. DISABLED aumenta las prestaciones; ENABLED da mayor estabilidad al sistema. EDO es la abreviatura de Extended Data Output. La memoria RAM de tipo EDO es más rápida que la memoria convencional si la controladora de memoria cache del sistema soporta el modo de transferencias a ráfagas. A diferencia de la memoria RAM convencional, que sólo permite que se lea un byte de cada vez, la memoria EDO permite copiar un bloque entero de memoria a su caché interna. Mientras el procesador está accediendo a esta cache, la memoria puede recibir un nuevo bloque para enviar. Selecciona la combinación correcta de ciclos de reloj de acuerdo con el diseño de la placa base y las especificaciones de la memoria EDO. Este parámetro que mejora la escritura en memoria debe estar DISABLED si la caché es de 512Kb y Enhanced Memory Write ENABLED si es mayor. Enhanced Page Mode Seleccionar ENABLED o DISABLED de acuerdo con las especificaciones de la memoria RAM instalada. ENABLED acelera el equipo. EPP Version Selecciona el puerto EPP de tipo 1.7 o 1.9. Extended CPU-PIIX4 PHLDA# Extended Read-Around- Write External Cache Cuando está ENABLED, el sistema añade una señal de reloj a la longitud de tiempo que la señal PHLDA# está activa bajo dos condiciones: Durante la fase de direccionamiento al comienzo de la transacción de lectura/escritura del bus PCI. Después de la fase de direccionamiento de un ciclo de bloqueo del procesador. Cuando este parámetro está ENABLED, el parámetro Passive Release y el parámetro Delayed Transaction deben estar también ENABLED. Cuando está ENABLED, las lecturas pueden ignorar las escrituras en los componentes del interfaz de memoria 82450GX, si las direcciones no coinciden. La memoria cache es una memoria adicional que es mucho más rápida que la memoria RAM convencional. La mayoría, aunque no todos, los ordenadores modernos tienen memoria caché externa. Cuando el procesador solicita datos, el sistema transfiere los datos de la memoria RAM a la memoria cache, para un acceso más rápido desde el procesador. Fast AT Cycle F Seleccionar ENABLED para acortar los ciclos del bus AT en una señal del reloj AT.

14 Fast Back-to- Back Fast DRAM Refresh Fast EDO Leadoff Fast EDO Path Select Fast MA to RAS# Delay [CLK] Fast RAS to CAS Delay FDD Detection Floppy 3 Mode Support Gate A20 Option Global Standby Timerv Global Suspend Timer Graphic Posted Write Buff Guaranteed Access Time Halt On Cuando está ENABLED, los ciclos de escritura consecutivos dirigidos al mismo esclavo se convierten en back-to-back rápidos en el bus PCI. La controladora de memoria caché ofrece dos modos de refresco, NORMAL y HIDDEN. En ambos modos, CAS se produce antes que RAS, pero el modo normal requiere un ciclo del procesador para cada uno. Por otra parte, se elimina un ciclo seleccionando HIDDEN para el refresco CAS. El modo HIDDEN no sólo es más rápido y más eficiente, sino que también permite al procesador mantener el status de la cache incluso si el sistema entra en el modo SUSPEND de ahorro de energía. Seleccionar ENABLED solamente para memoria RAM de tipo EDO con caché de tipo síncrono o en un sistema sin memoria caché.seleccionar DISABLED si cualquiera de los bancos de memoria contiene memoria RAM de tipo FPM (Fast Page Mode). ENABLED aumenta las prestaciones. Cuando está ENABLED, se selecciona un camino rápido para los ciclos de lectura de procesador a memoria RAM, siempre que el sistema tenga instalada memoria EDO. Este valor debe estar DISABLED si la velocidad deleccionada en el valor EDO DRAM READ BURST es x333 o x444 Los valores de este parámetro vienen dados por el fabricante de la placa base, dependiendo del tipo de memoria RAM instalada. No cambiar a menos que se cambie la memoria por una distinta con otras especificaciones o se cambie el procesador. Cuando se refresca la memoria RAM, las filas y columnas lo hacen independientemente. Este apartado permite determinar los ciclos de reloj de la transición de RAS a CAS. Escoger el valor más bajo, pero observar si se producen errores, pues no todas las memorias soportan un valor bajo. Cuando está ENABLED, cualquier actividad de la disketera anula el modo de ahorro de energía y pone a cero el temporizador de inactividad. Cuando está ENABLED, la BIOS soporta un tipo de disketera que lee disketes de 720Kb, 1.2 Kb y 1.44 Kb. G La puerta A20 se refiere a como el sistema se comunica con la memoria por encima de 1MB (memoria extendida). Cuando se selecciona FAST, el chipset del sistema controla la puerta A20. Cuando se selecciona NORMAL, la controladora de teclado controla la puerta A20. Seleccionando FAST, la velocidad del sistema mejora, especialmente en OS/2 y WINDOWS. Después del periodo de tiempo seleccionado para todo el equipo, el equipo entra en modo de ahorro de energía STAND-BY. Después del periodo de tiempo seleccionado para todo el equipo, el equipo entra en modo de ahorro de energía SUSPEND. El chipset mantiene su propio buffer interno para las escrituras a la memoria de la tarjeta gráfica. Cuando el buffer está ENABLED, las escrituras del procesador van a buffer, de modo que el procesador puede comenzar otro ciclo de escritura antes de que la memoria gráfica finalice su ciclo. Cuando está ENABLED, los dispositivos ISA tienen reservado un tiempo de acceso antes de dar el control al bus PCI. Si está DISABLED el bus PCI recupera el control inmediatamente H Durante el auto chequeo al encender el ordenador (POST), la BIOS se detiene si detecta algún error de hardware. Se puede indicar a la BIOS que ignore ciertos errores y continúe el proceso de arranque. Estas son las posibilidades: No errors No para en ningún error Si se detecta algún error, se detiene el arranque y se pide que se corrija el All errors error.v All, But Keyboard Se detiene en todos los errores excepto el de teclado All, But Diskette All, But Disk/Key Se detiene en todos los errores excepto el de disketera Se detiene en todos los errores excepto el de teclado o disco.

15 Explicación de las especificaciones de disco duro: Hard Disks Type: La BIOS contiene una tabla de tipos predefinidos. Si no coincide ninguna serie de valores, escoger USER. Size: Capacidad aproximada del disco. Este tamaño suele ser ligeramente mayor que la capacidad una vez formateado el disco. Cyls: Número de cilindros Head: Número de cabezas Precomp: Cilindro de precompensación de escritura. Este parámentro no tiene valor en los discos modernos. Landz: Zona de parada. Sólo para discos antiguos sin auto-aparcamiento Sector: Número de sectores Mode: Auto, Normal, Large, o LBA o Auto: La BIOS detecta automáticamente el modo óptimo. o Normal: El número máximo de cilindros, cabezas y sectores soportado es 1024, 16, y 63. o Large: Discos que no soportan modo LBA y tienen más de 1024 cilindros. Sólo unos pocos discos duros soportan este modo. o LBA (Logical Block Addressing): Durante los accesos a disco, la controladora IDE transforma la dirección de datos marcada por el número de sector, cabeza y cilindro en una dirección de bloque física, mejorando sensiblemente la tasa de transferencia de datos. Sólo para discos de más de 1024 cilindros. Cuando está ENABLED, cualquier actividad del disco duro anula el modo de ahorro de energía o pone a HDD Detection cero el temporizador de inactividad. Después del tiempo seleccionado de inactividad, el disco duro se apaga pero los otros dispositivos no. Si HDD Off After se selecciona SUSPEND el disco duro se apaga inmediatamente HDD Power Down Después del tiempo seleccionado de inactividad, el disco duro se apaga pero los otros dispositivos no HDD Standby Después del tiempo seleccionado de inactividad, el disco duro se apaga. El tiempo es independiente de los Timer otros seleccionados para otros dispositivos Cuando está DISABLED, la memoria RAM se refresca en el modo IBM AT, usando ciclos de reloj del procesador para cada refresco. Cuando está ENABLED, la controladora de memoria busca el momento Hidden Refresh más oportuno para el refresco, independientemente de los ciclos del procesador, no afectando a la actividad del sistema ni a las prestaciones. ENABLED es más rápido y más eficiente, y permite al procesador mantener el estado de la memoria RAM incluso en modo de ahorro de energía. Cuando está ENABLED, la controladora de periféricos (PIIX4) reintenta, sin iniciar una transferencia Host-to-PCI Bridge retardada, los ciclos PCI nonlock# iniciados por el procesador. No debe haber transferencias retardadas Retry a la controladora pendientes y debe estar activo PASSIVE RELEASE. Cuando este valor está ENABLED, el valor Passive Release y el valor Delayed Transaction deben estar ENABLED. Con el chipset SIS5597, se debe poner ENABLED cuando existe un botón diferenciado para el apagado Hot Key Power Off del equipo y otro para ponerlo en modo ahorro. IDE 32-bit Transfer Mode IDE Buffer for DOS & Win IDE Burst Mode IDE Data Port Post Mode IDE HDD Block Mode I El interfaz IDE de la controladora integrada de periféricos soporta transferencias de 32 bits. Seleccionar ENABLED sólo si los discos duros instalados soportan transferencias de 32 bits. Seleccionar ENABLED para aumentar la transferencia hacia y desde los dispositivos IDE usando los buffers IDE para lectura anticipada y escritura retrasada. El uso de buffers puede hacer a los discos duros lentos aún más lentos. Si se tienen dudas, se deben hacer pruebas para comprobar el valor que ofrece mayores prestaciones e integridad de datos. Seleccionar ENABLED para reducir los tiempos de espera entre cada cilco de lectura/escritura en el disco. Easto puede provocar probelmas enc iertos equipos que no soportan tanta rapidez, por lo que si se producen errores de lectura o escritura a disco, debemos dejarlo en DISABLED. Seleccionar ENABLED para acelerar los procesos de lectura y escritura a disco, aunque puede dar errores con equipos que no soporten el aumento de prestaciones. Si se producen errores de disco, dejar en DISABLED. También se llama BLOCK TRANSFER, comandos múltiples y lectura/escritura de múltiples sectores. Si el disco duro soporta el modo transferencia en bloques (BLOCK MODE), aunque la mayoría de los discos

16 nuevos lo soportan, seleccionar ENABLED para una detección automática del número óptimo de lecturas/escrituras en bloque por cada sector que el disco duro soporta. Los interfaces IDE integrados en la placa base soportan busqueda adelantada (PREFETCHING) para un acceso más rápido al disco duro. Si se instala una tarjeta controladora IDE primaria y/o secundaria, IDE Prefetch Mode seleccionar DISABLED en caso de no soportar este modo. ENABLED mejora las prestaciones del equipo. IDE Primary/ Los cuatro apartados para la entrada/salida programada de datos (PIO)permiten seleccionar el modo PIO Secondary (0-4) para cada uno de los cuatro dispositivos IDE. A mayor número mayor velocidad. En modo AUTO, Master/Slave PIO el sistema detecta automáticamente el mejor modo para cada dispositivo IDE. IDE Primary/ Secondary Master/Slave UDMA IDE Second Channel Control In Order Queue Depth UDMA (Ultra DMA) es un protocolo de transferencia DMA (acceso directo a memoria) que permite transferencias de datos de hasta 33 MB/s en ráfagas. Seleccionando AUTO en los cuatro apartados, el sistema detecta automáticamente la tasa de transferencia óptima para cada dispositivo IDE. El chipset soporta dos canales IDE. seleccionar ENABLED para habilitar el segundo canal IDE para conectar dispositivos, y seleccionar DISABLED para liberar la IRQ15 si no se tienen ningún dispositivo IDE instalado en el segundo canal o si se instala en el equipo una tarjeta con una controladora secundaria. Seleccionar 8 para permitir acumular hasta 8 transacciones sucesivas de datos. Estos apartados permiten mostrar el voltaje de hasta 7 lineas de entrada, si el ordenador tiene un sistema IN0-IN6 (V) de monitorización. Inactive Timer Seleccionar el periodo de inactividad del sistema para que este entre en modo inactivo. Siempre debe ser Select superior al tiempo para modo STANDBY Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo.full-duplex InfraRed Duplex permite la transmisión simultánea en ambas direcciones. HALF-DUPLEX permite la transmisión en una Type dirección de cada vez. Si no hay instalado un puerto de infrarrojos, seleccionar DISABLED. El chipset integra un interfaz IDE que soporta dos canales IDE, uno primario (IRQ14) y uno secundario (IRQ15). Cada canal IDe soporta dos dispositivos IDE conectados. SDe debe seleccionar PRIMARY, Internal PCI/IDE SECONDARY o BOTH (los dos) dependiendo del número y la colocación de los dispositivos IDE instalados * IR Duplex Mode Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. HALF-DUPLEX permite la transmisión en una * UART 1/2 dirección de cada vez. Si no hay instalado un puerto de infrarrojos, seleccionar DISABLED Duplex Mode Cuando se controlan manualmente los recursos, asignar cada IRQ (petición de interrupción) como uno de los siguientes tipos, dependiendo del dispositivo que use dicha interrupción: Dispositivos compatibles con la especificación de bus original PC AT, que IRQ n Assigned to Legacy ISA: requieren una interrupción específica. Dispositivos compatibles con el estándar Plug and Play, tanto de PCI/ISA PnP: arquitectura ISA como PCI. IRQ8 Break Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock - Reloj en tiempo real) Suspend para que no anule el modo SUSPEND de ahorro de energía. Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock - Reloj en tiempo real) IRQ8 Clock Event.. para que no anule el modo de ahorro de energía Cuando está ENABLED, cualquier actividad en la IRQ seleccionada anula el modo de ahorro de energía IRQn Detection o pone a cero el temporizador de inactividad Este apartado sólo aparece cuando se selecciona para la UART2 (puerto COM2) el modo de infrarrojos IRRX Mode Select (IrDA) modo 1.1. No debe modificarse en cvaso de venir seleccionado de fábrica. En caso de añadirse o cambiarse el dispositivo de infrarrojos, debe leerse la documentación del dispositivo. Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad de reloj del ISA Bus Clock procesador. ISA Bus Clock La velocidad de reloj del bus ISA es la velocidad a la cual el procesador se comunica con el bus AT (bus Option de expansión). La velocidad se mide como una fracción del PCICLKI ( la señal de ciclo de reloj del bus ISA Bus Clock PCI). Si un periférico tiene problemas de velocidad, se debe experimentar con un valor más bajo (de Frequency PCICLKI/3 a PCICLKI/4). Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad de reloj del ISA Clock procesador. El procesador y el bus PCI y VESA son mucho más rápidos que el bus ISA. ENABLED proporciona un ISA I/O Recovery tiempo adicional a los dispositivos de entrada/salida para responder al sistema. Si no, se pueden perder

17 ISA Line Buffer datos. DISABLED puede acelerar los procesos si todos los dispositivos ISA soportan FAST I/O (entrada/salida rápida de datos). El puente PCI a ISA tiene un buffer en línea bidireccional para las lecturas y escrituras de memoria al bus PCI desde el bus ISA o en el modo DMA. Cuando está ENABLED, el bus ISA o el modo DMA pueden adelantar una búsqueda de un ciclo de lectura en el buffer en línea. J Joystick Function Seleccionar ENABLED si el equipo tiene conectado un joystick. K El fabricante debe seleccionar la frecuencia correcta para el reloj controlador del teclado. No cambiar este KBC input clock valor. La velocidad del reloj controlador del teclado es la velocidad a la cual el procesador se comunica con la Keyboard controladora del teclado. Dependiendo de la controladora de teclado instalada, la velocidad puede fijarse Controller Clock en 7.16MHz o ser una fracción del (PCICLKI), la señal del ciclo de reloj del bus PCI. Cuando está ENABLED, se habilitan la puerta A20 y la emulación de reseteo por software para una Keyboard controladora de teclado externa. Este campo debe coincidir con la opción seleccionada en GATE A20 Emulation OPTION (FAST=ENABLED, NORMAL=DISABLED). Keyboard Resume Cuando está DISABLED, la actividad del teclado no hace despertar el equipo del modo ahorro. L1 Cache Policy L1/L2 Cache Update Mode L2 Cache Cacheable Size L2 Cache Write Policy L2 (WB) Tag Bit Length L2 to PCI Read Buffer LCD&CRT LDEV Detection Linear Merge Local Memory 15-16M LREQ Detection L Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB). WRITE-THROUGH hace que la memoria se actualice con datos de la caché cada vez que el procesador lleva a cabo un ciclo de escritura. WRITE-BACK hace que la memeira se actualice solamente cuando se solicitan a la memoria datos que están en la caché. El modo WRITE-BACK mejora la eficacia del procesador y causa menos interrupciones, mejorando las prestaciones. Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB). WRITEBACK es un poco más rápida que WRITE THROUGH Seleccionar 512 solamente si la memoria RAM del equipo es mayor de 64MB. Además del modo WRITE-BACK y WRITE-THROUGH, la cache de segundo nivel también puede ser ADAPTIVE WB1 y ADAPTIVE WB2. Ambos modos adaptivos de WRITE-BACK intentan reducir las desventajas de los dos sistemas anteriores. El fabricante debe seleccionar el modo óptimo de acuerdo con las especificaciones de la memoria caché instalada. Se utiliza esta opción para poner la memoria caché en modo WRITE-BACK. Cuando se seleccciona 7 bits se pone en modo WRITE-BACK. Cuando se selecciona 8 bits se pone en modo WRITE-THROUGH. Esta opción no siempre aparece en la BIOS. El chipset mantiene su propio buffer interno para las escrituras de la cache externa al bus PCI. Cuando el buffer esta ENABLED, los ciclos de escritura de la caché externa al bus PCI son enviadas al buffer, de este modo cada dispositivo puede completar sus ciclos sin esperar por el otro. Selecciona el dispositivo de video: LCD Pantalla de cristal líquido para portatil CRT Monitor auxiliar La BIOS autodetecta el dispositivo en uso (este modo permite cambiar entre AUTO dispositivos). LCD&CRT Mostrar en ambos dispositivos Cuando está ENABLED, cualquier actividad de la línea de señal LDEV anula el modo de ahorro de energía o pone a cero el temporizador de inactividad Cuando está ENABLED, solamente las direcciones lineales consecutivas pueden ser fusionadas Para aumentar las prestaciones, el sistema puede situar la memoria de un dispositivo más lento (normalmente conectado al bus ISA) en una memoria de bus local mucho más rápida. Esto se hace reservando memoria de bus local y transfiriendo el punto de comienzo de la memoria del dispositivo a la memoria de bus local. Usar este apartado para habilitar o desabilitar esta característica. Por defecto está ENABLED. Cuando Está ENABLED, cualquier actividad en la línea de la señal LREQ anula el modo de ahorro de energía o pone a cero el temporizador de inactividad. M

18 M1 Linear Burst Mode MA Additional Wait State Master Mode Byte Swap Seleccionar ENABLED si el equipo tiene un procesador CYRIX M1 Seleccionando ENABLED se inserta un estado de espera adicional antes del comienzo de una lectura de memoria. Este apartado depende del diseño de la placa base. No cambiar el valor original a menos que se produzcan errores de direccionamiento de memoria (MEMORY ADDRESS ERROR) Seleccionar ENABLED o DISABLED Establece cuántas señales del reloj PCI el procesador intenta un ciclo PCI antes de que el ciclo se da por Master Retry Timer terminado. Mem. Drive Str. (Memory Address Drive Strength) Este valor controla la fuerza de los buffers de salida de información de (MA/RAS) MA y BA1 (primer valor) y SRASx#, SCASx#, MWEx#, y CKEx (segundo valor). No se puede cambiar ningún valor. Sólo es para información. Base Memory 640 KB. Llamada memoria convencional. Usada por el sistema operativo y las aplicaciones convencionales. Extended Memory Por encima del límite de 1MB. Memory Entre 640 KB y 1 MB; llamada High memory. El sistema operativo puede cargar programas residentes, como drivers de dispositivos, en esta área para liberar la memoria Other Memory convencionallas líneas del CONFIG.SYS que empiezan con LOADHIGH se cargan en esta área de memoria. Memory Hole at Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. Si se reserva, 15M Addr. no se puede utilizar como cache. Ver el manual de los dispositivos por si la necesitan. Memory Hole at Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. Si se reserva, 15M-16M no se puede utilizar como caché. Ver el manual de los dispositivos por si la necesitan. Memory Parity Seleccionar ENABLED si los chips de memoria RAM del equipo soportan paridad. Check MODEM Use IRQ Especifica la IRQ asignada al modem, si lo hay. En ON MODE, el temporizador de ahorro de energía STANDBY empieza a contar si no se detecta actividad y ha transcurrido el periodo de tiempo especificado. Monitor Event in Al habilitar (ENABLED) la monitorización de un dispositivo, la actividad de éste anula. Full On Mode Al deshabilitar (DISABLED) la monitorización de un dispositivo, la actividad de éste no anula el modo de MPS Version Control for OS MPU-401 Configuration MPU-401 I/O Base Address ahorro de energía. La BIOS soporta las versiones 1.1 y 1.4 de las especificaciones de multiprocesador Intel. Seleccionar la versión que soporta el sistema operativo instalado en el equipo. Seleccionar ENABLED para configurar el interfaz MPU-401. Selecciona una dirección base de entrada/salida para el interfaz MPU-401. Onboard Audio Chip Onboard FDC Controller * Onboard IDE Controller Seleccionar ENABLED para usar las capacidades de audio de la placa base N Ñ O Seleccionar ENABLED si el sistema tiene una controladora de diskete en placa base y quiere usarse. Si el equipo no tiene disketera o quiere usarse una disketera externa, seleccionar DISABLED. * On-Chip IDE Controller El chipset tiene un interfaz IDE PCI que soporta dos canales IDE. Seleccionar PRIMARY para activar sólo el canal primario IDE si se instala una tarjeta controladora para el canal secundario. BOTH activa ambos canales del chipset. NONE desactiva el interfaz y por tanto ambos canales para instalar una tarjeta controladora IDE o PCI en una ranura de expansión. *On-Chip PCI IDE

19 * PCI IDE Controller * Onboard IDE First/Second Channel * On-Chip IDE First/Second El chipset tiene integrado un interfaz IDE que soporta dos canales IDE. Seleccionar ENABLED para activar el primero y/o el segundo canal IDE. Seleccionar DISABLED para desactivar un canal, en caso de instalar una controladora IDE en tarjeta de canal primario y/o secundario Channel Onboard Parallel Seleccionar una dirección lógica de memoria y una interrupción (IRQ) para el puerto LPT (paralelo). Port Onboard PCI SCSI Seleccionar ENABLED si la placa base tiene una controladora SCSI integrada y va a utilizarse. Chip Onboard Serial Seleccionar un nombre, una dirección de memoria y la IRQ correspondiente para el primer y el segundo Ports (1/2, A/B) puerto COM (puerto serie) Onboard UART 1/2 Ver Onboard Serial Ports Onboard UART 1/2 Ver UART 2 Mode. Los modos se aplican al puerto seleccionado Mode On-Chip Local Bus IDE OS Select for DRAM>64MB Page Hit Control Page Mode Read WS Parallel Port EPP Type Parallel Port Mode Passive Release PCI 2.1 Compliance PCI Arbitration Mode PCI burst Read/Write WS PCI Burst Write Combine PCI CLK PCI Delayed Transaction PCI Dynamic Bursting PCI Fast Back to Back Wr El chipset tiene integrado un interfaz IDE avanzado (de bus local) con dos canales IDE. Ya que cada canal soporta dos dispositivos IDE (disco duro, CD-Rom, Backup, etc.), el sistema soporta un total de cuatro dispositivos IDE. Si su sistema tiene dispositivos IDE, la opción debe ser ENABLED. Si se instala una tarjeta controladora IDE, unos o ambos canales deben estar DISABLED Seleccionar OS2 solamente si el sistema operativo instalado en el ordenador es OS/2 y el equipo tiene más de 64 MB de memoria RAM. P Esta función se utiliza para comprobar la controladora. Selecciona la combinación correcta de ciclos de reloj según las especificaciones de la placa base y las especificaciones de la memoria RAM de tipo FPM (Fast Page Mode) Seleccionar tipo 1.7 o 1.9 para el puerto EPP, de acuerdo con el periférico conectado al puerto paralelo Selecciona un modo de funcionamiento para el puerto paralelo de la placa base. Seleccionar NORMAL, COMPATIBLE o SPP a menos que se esté seguro que tanto el software como el hardware soportan uno de los otros modos posibles. Cuando está ENABLED, los accesos del procesador al bus PCI se pueden realizar durante el PASSIVE RELEASE. Si no, el arbitro sólo acepta otro acceso del bus PCI a memoria RAM. ENABLED mejora las prestaciones. Seleccionar ENABLED para soportar compatibilidad con la especificación PCI 2.1 El método por el cual el bus PCI determina qué dispositivo gana el acceso al bus. Normalmente el acceso se da al que primero llega. Cuando se rota la prioridad, cuando un dispositivo accede al bus se le asigna la menor prioridad y los demás dispositivos avanzan en la lista de prioridad. Seleccionar el número de ciclos de reloj asignados para una lectura/escritura en ráfagas de un PCI master Cuando esta opción está ENABLED, el chipset envía largas ráfagas de datos desde los buffers. El fabricante de la placa base decide si el reloj PCI está sincronizado con el reloj del procesador o es asíncrono. El chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones. Seleccionar ENABLED para que esté de acuerdo con la versión 2.1 del bus PCI. ENABLED mejora las prestaciones del equipo Cuando está ENABLED cada transacción de escritura va al buffer de escritura y si los datos lo permiten se envían a ráfagas al bus PCI, acelerando el equipo al reducir el número de accesos al bus PCI y enviando más datos en cada paquete de cada vez. Cuando está ENABLED, el bus PCI interpreta los ciclos de lectura del procesador como el protocolo PCI de ráfagas, de este modo los ciclos secuenciales de lectura de memoria del procesador BACK-TO-BACK dirigidos al bus PCI se traducen a ciclos de lectura de memoria en ráfagas al bus PCI.

20 PCI IDE IRQ Map to PCI IRQ Activated by PCI Master 0 WS Write PCI Mem Line Read PCI Mem Line Read Prefetch Este apartado permite seleccionar la IRQ para la controladora IDE PCI o ISA. Si el equipo no tiene controladoras integradas en placa base, debe seleccionarse la IRQ adecuada a la tarjeta instalada. Las IRQ estándar para los canales IDE son IRQ14 para el canal primario y IRQ15 para el canal secundario. Dejar el activador de la IRQ en LEVEL a menos que el dispositivo PCI asignado a la IRQ especifique interrupción activada por EDGE. Cuando está ENABLED, las escrituras al bus PCI se ejecutan sin estados de espera. Cuando está ENABLED, los comandos PCI de línea de lectura de memoria buscan líneas completas de cache. Cuando está DISABLED, un comando PCI de línea de lectura de memoria da lecturas parciales en el bus del procesador. Cuando está ENABLED, los comandos PCI de memoria buscan líneas completas de caché junto con la búsqueda adelantada de tres líneas adicionales de cache. La búsqueda por adelantado no cruza los límites de dirección de 4KB. Cuando está DISABLED, no se realiza la búsqueda por adelantado. Este valor no tiene sentido si el valor PCI MEM LINE READ está DISABLED. ENABLED mejora las prestaciones del equipo. PCI Posted Write Se puede habilitar o deshabilitar la habilidad del chipset para usar un buffer para las escrituras enviadas Buffer iniciadas en el bus PCI. Establece la duración en ciclos de reloj antes de que un comando PCI de por finalizado el anterior cuando PCI Preempt Timer hay una petición pendiente. Pre-snooping es una técnica por la cual un comando PCI puede continuar enviando una ráfaga de datos PCI Pre-Snoop hasta el límite de página de 4K, en vez de hasta un límite de línea de memoria. Selecciona el número de ciclos de reloj para una lectura en ráfaga. Ni muchos ni pocos, todo depende si PCI Read Burst WS trabajamos con bloques grandes de datos o múltiples datos de pequeño tamaño respectivamente. Cuando está DISABLED, los ciclos PCI se desconectan si el primer acceso a datos no se completa en 16 PCI Timeout ciclos del reloj PCI. Cuando está ENABLED, los ciclos PCI permanecen conectados aunque no se complete el acceso de datos antes de 16 ciclos del reloj PCI. PCI to DRAM Buffer PCI to L2 Write Buffer PCI/VGA Palette Snoop PCI-To-CPU Write Posting PCI-To-DRAM Pipeline El sistema soporta escrituras almacenadas en buffer del bus PCI a la memoria RAM para aumentar la velocidad. El chipset mantiene su propio buffer interno para las escrituras del bus PCI a la memoria caché externa. Cuando el buffer está ENABLED, los ciclos de escritura del bus PCI a la cache externa pasan al buffer, de modo que cada dispositivo puede completar sus ciclos sin esperar al siguiente Dejar este parámetro DISABLED. Solamente ha de estar ENABLED si una tarjeta ISA instalada en el sistema lo requiere, para sincronizar la tarjeta descompresora MPEG con la tarjeta gráfica o si se usa un convertidor VGA/TV. Cuando este valor está ENABLED, las escrituras del bus PCI al procesador pasan por el buffer, de modo que el bus PCI puede continuar escribiendo mientras el procesador está ocupado con otro proceso. Cuando está DISABLED, las escrituras no pasan por el buffer y el bus PCI debe esperar hasta que el procesador esté libre antes de comenzar otro ciclo de escritura. ENABLED mejora las prestaciones del equipo. Es un rasgo de optimización de la memoria RAM: si está ENABLED, se habilita la escritura continua del bus PCI a memoria RAM. Los buffer del chipset almacenan los datos escritos del bus PCI a la memoria. Cuando está DISABLED, las escrituras del bus PCI a la memoria RAM se limitan a una sola transferencia por cada ciclo de escritura PCI Write Burst ENABLED permite que varias escrituras sucesivas al bus PCI se hagan en modo ráfaga de una sola vez. PCI Write Burst Establece el número de ciclos de reloj que puede durar una escritura en ráfaga. WS PEER CONCURRENCY significa que más de un dispositivo PCI puede estar activo a la vez. Peer Concurrency ENABLED acelera la velocidad del bus PCI, aumentando las prestaciones del equipo. Seleccionar ENABLED para habilitar la función de lectura y escritura continua de la caché cuando la Pipeline memoria caché de segundo nivel del sistema es de tipo continuo síncrono (pipelined synchronous cache) Pipeline Cache Para una caché secundaria de un sólo banco, seleccionar FASTER. Si es de dos bancos, seleccionar Timing FASTEST. Cuando está ENABLED, la controladora pide al procesador una nueva dirección de memoria antes que Pipelined Function todas las transferencias de datos de los ciclos actuales estén completados, dando lugar a un aumento de prestaciones. PM Control by Si se instala en el equipo el sistema avanzado de ahorro de energía (APM), seleccionar YES mejora el APM ahorro. Se puede desactivar la monitorización de algunos dispositivos y algunas IRQ para que no anulen el modo de ahorro de energía. El dispositivo desactivador por defecto es el uso del teclado. Cuando está ON (o se PM Events nombre el dispositivo, LPT o COM) la actividad de uno de los dispositivos de la lista anula el modo de ahorro de energía.